JPH1174403A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH1174403A
JPH1174403A JP9231928A JP23192897A JPH1174403A JP H1174403 A JPH1174403 A JP H1174403A JP 9231928 A JP9231928 A JP 9231928A JP 23192897 A JP23192897 A JP 23192897A JP H1174403 A JPH1174403 A JP H1174403A
Authority
JP
Japan
Prior art keywords
plastic substrate
semiconductor chip
semiconductor device
resist film
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9231928A
Other languages
English (en)
Inventor
Yoshihiro Tomita
至洋 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9231928A priority Critical patent/JPH1174403A/ja
Priority to US09/066,859 priority patent/US5959353A/en
Priority to KR1019980022314A priority patent/KR100298985B1/ko
Priority to DE19828489A priority patent/DE19828489A1/de
Publication of JPH1174403A publication Critical patent/JPH1174403A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

(57)【要約】 【課題】 封止部材およびプラスチック基板間の密着力
が強い半導体装置を提供する。 【解決手段】 複数の配線が設けられた多層構造のプラ
スチック基板１と、はんだ材を用いて前記複数の配線に
それぞれ接続される複数の電極を有する半導体チップ２
と、該半導体チップを前記プラスチック基板に密着させ
る封止樹脂からなる封止部材８とを含んでなる半導体装
置であって、前記プラスチック基板中に金属プレーン層
９が設けられる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置のパッ
ケージ構造に関する。さらに詳しくは、半導体装置を製
品に実装するときのはんだ付に用いられるはんだボール
がマトリクス状に基板の裏面に配置されたＢＧＡ（Ball
Grid Array）構造を有する半導体装置のパッケージ構
造に関する。
【０００２】
【従来の技術】従来の半導体装置は、ＢＧＡ基板と、該
ＢＧＡ基板上に配置される半導体チップと、該半導体チ
ップにおいて発生した熱を外部に放散するヒートスプレ
ッダーと、前記ＢＧＡ基板およびヒートスプレッダー間
に所定の間隔を設けかつ両者を接合するためのリングと
からなる。ＢＧＡ基板は複数の絶縁性基板が重ねられた
多層構造であり、各絶縁性基板には複数の配線およびビ
アホールが設けられる。前記ＢＧＡ基板は、複数の基板
を重ねるときにビアホールを介して所定の配線を互いに
接続させたものであり、複数の配線を絶縁性基板を介し
て立体的に交差させることができ、半導体装置の小型化
を実現することができる。
【０００３】図４は、従来の半導体装置の一例を示す一
部切欠斜視説明図である。図４において、１はＢＧＡ基
板であるプラスチック基板、２は半導体チップ、３はヒ
ートスプレッダー、４はリング、６ははんだボール、８
は封止部材を示す。
【０００４】プラスチック基板１に設けられた各配線
（図示せず）は半導体装置の外部電極（図示せず）に電
気的に接続されている。はんだボール６は、はんだ材か
らなり、半導体装置の外部電極に電気的に接続される。
半導体チップ２の複数の電極（図示せず）はそれぞれプ
ラスチック基板１の所定の配線に電気的に接続される。
当該接続は、たとえば、半導体チップ２の各電極表面お
よびプラスチック基板１の各配線に接続された外部電極
表面にはんだバンプをあらかじめ設け、該はんだバンプ
を用いてはんだ付することにより実現される。封止部材
８は、封止樹脂からなり、半導体チップ２をプラスチッ
ク基板１に密着させるために設けられる。すなわち、封
止部材８は、プラスチック基板１の反りなどにより、プ
ラスチック基板１の配線および半導体チップ２の電極の
接続部で破断が生じないように設けられる。
【０００５】また、リング４は、板状の部材の中央に開
口部が設けられたものである。前記開口部の形状は半導
体チップ２の形状に応じて定める。ヒートスプレッダー
３の形状はプラスチック基板１の形状と同様の薄板状で
ある。また、半導体チップ２およびヒートスプレッダー
３、プラスチック基板１およびリング４、ならびにヒー
トスプレッダー３およびリング４は接着剤を用いて接着
される。半導体チップ２およびヒートスプレッダー３を
接着する接着剤は、高放熱性を有するたとえばシリコー
ン系またはエポキシ系の接着剤である。一方、プラスチ
ック基板１およびリング４、ならびにヒートスプレッダ
ーおよびリング４を接着する接着剤は、エポキシ系のた
とえばフィルム状接着剤である。
【０００６】つぎに、半導体装置の製法の一例について
説明する。図５および図６は、従来の半導体装置の製法
の一例を示す工程断面説明図である。図５および図６に
おいて、図４と同一の箇所は同じ符号を用いて示した。
なお、５ａは、半導体チップ２に含まれる電極（図示せ
ず）に電気的に接続された第１のはんだバンプ、５ｂ
は、プラスチック基板１に設けられた複数の配線の一端
部（図示せず）に電気的に接続された第２のはんだバン
プを示す。７ａは、プラスチック基板１およびリング
４、ならびにヒートスプレッダー３およびリング４を接
着する接着剤からなる第１の接着層、７ｂは、半導体チ
ップ２およびヒートスプレッダー３を接着する接着剤か
らなる第２の接着層を示す。
【０００７】まず、半導体チップ２に含まれる電極上に
第１のはんだバンプ５ａを設け、同様に、プラスチック
基板１の複数の配線の一端部上に第２のはんだバンプ５
ｂを設ける（図５（ａ）参照）。ついで、プラスチック
基板１表面のうち第２のはんだバンプ５ｂが形成された
領域にフラックス材を塗布する。プラスチック基板１上
に半導体チップ２を載置し、第１のはんだバンプ５ａお
よび第２のはんだバンプ５ｂを接触させた状態で、プラ
スチック基板１および半導体チップ２を熱処理炉（いわ
ゆるリフロー炉）内に投入する。その結果、第１のはん
だバンプ５ａおよび第２のはんだバンプ５ｂが溶け、互
いに接触していた第１のはんだバンプ５ａおよび第２の
はんだバンプ５ｂが一体となる。図５では、第１のはん
だバンプおよび第２のはんだバンプが一体になったもの
をはんだバンプ５として示している。前記はんだバンプ
５により、半導体チップ２に含まれる電極とプラスチッ
ク基板１の複数の配線とが電気的に接続される（図５
（ｂ）参照）。さらに、フラックス材の洗浄を行ったの
ち、第１の接着層７ａによりプラスチック基板１にリン
グ４を接着する（図５（ｃ）参照）。つぎに、プラスチ
ック基板１および半導体チップ２間の間隙部に封止樹脂
を注入したのち固めて封止部材８を形成し、該封止部材
８を介して半導体チップ２をプラスチック基板１に密着
させた状態で固定する。ついで、半導体チップ２上表面
に接着剤を塗布して第２の接着層７ｂを設け（図６
（ａ）参照）、リング４上表面に接着剤を塗布して第１
の接着層７ａを設けたのち、半導体チップ２およびリン
グ４上にヒートスプレッダー３を載せ、半導体チップ２
およびリング４にヒートスプレッダー３を接着する（図
６（ｂ）参照）。最後に、プラスチック基板１の複数の
配線の他の端部に接続された半導体装置の外部電極上に
はんだボール６を設け、半導体装置をうる（図６（ｃ）
参照）。
【０００８】
【発明が解決しようとする課題】従来の半導体装置で
は、ＢＧＡ基板を形成する際にプラスチック基板を使用
する。プラスチック基板は比較的水分が浸透しやすい性
質を有する。したがって、半導体装置の使用過程におい
てプラスチック基板を介して半導体装置内に取り込まれ
た水分により、封止部材が劣化するばあいがある。その
結果、封止部材およびプラスチック基板間の密着力が弱
くなるという問題がある。
【０００９】かかる問題を考慮して、たとえば特開平８
−２８８６８６号公報には、無電界メッキ法を用いて半
導体装置表面に金属薄膜を形成することによりプラスチ
ック基板の水分吸収を妨げる半導体装置が開示されてい
る。しかし、半導体装置の電気特性への影響が懸念さ
れ、さらに、はんだバンプを配置している領域には形成
できないため、製造コストが高いわりに有効な解決策に
はなりえない。
【００１０】本発明はかかる問題を解決し、封止部材お
よびプラスチック基板間の密着力が強い半導体装置を提
供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の請求項１記載の
半導体装置は、複数の配線が設けられた多層構造のプラ
スチック基板と、はんだ材を用いて前記複数の配線にそ
れぞれ接続される複数の電極を有する半導体チップと、
該半導体チップを前記プラスチック基板に密着させる封
止樹脂からなる封止部材とを含んでなる半導体装置であ
って、前記プラスチック基板中に金属プレーン層が設け
られるものである。
【００１２】また、本発明の請求項２記載の半導体装置
は、前記金属プレーン層が半導体チップの下方に設けら
れるものである。
【００１３】さらに、本発明の請求項３記載の半導体装
置は、前記金属プレーン層の形状が板状およびメッシュ
状のいずれか一方である。
【００１４】さらに、本発明の請求項４記載の半導体装
置は、前記金属プレーン層の厚さが０．０１〜０．０３
ｍｍである。
【００１５】本発明の請求項５記載の半導体装置は、複
数の配線が設けられた多層構造のプラスチック基板と、
はんだ材を用いて前記複数の配線にそれぞれ接続される
複数の電極を有する半導体チップと、該半導体チップを
前記プラスチック基板に密着させる封止樹脂からなる封
止部材とを含んでなる半導体装置であって、前記プラス
チック基板表面にソルダレジスト膜が設けられており、
該ソルダレジスト膜の半導体チップ側表面に粗化処理が
施されるものである。
【００１６】また、本発明の請求項６記載の半導体装置
は、前記粗化処理がドライエッチングによる処理であ
る。
【００１７】さらに、本発明の請求項７記載の半導体装
置は、前記粗化処理が、反応性のイオンエッチングまた
はプラズマエッチングを用いたドライエッチングによる
処理である。
【００１８】本発明の請求項８記載の半導体装置は、複
数の配線が設けられた多層構造のプラスチック基板と、
はんだ材を用いて前記複数の配線にそれぞれ接続される
複数の電極を有する半導体チップと、該半導体チップを
前記プラスチック基板に密着させる封止樹脂からなる封
止部材とを含んでなる半導体装置であって、前記プラス
チック基板表面にソルダレジスト膜が設けられており、
前記半導体チップの各電極が、はんだ材からなるはんだ
バンプおよび前記ソルダレジスト膜を介してプラスチッ
ク基板の各配線に接続されており、ソルダレジスト膜の
うちはんだバンプに接触する部分の周辺部がリング状に
除去され、ソルダレジスト膜表面および前記プラスチッ
ク基板表面のうちソルダレジスト膜が除去された領域に
粗化処理が施されるものである。
【００１９】また、本発明の請求項９記載の半導体装置
は、前記粗化処理がドライエッチングによる処理であ
る。
【００２０】さらに、本発明の請求項１０記載の半導体
装置は、前記粗化処理が、反応性のイオンエッチングま
たはプラズマエッチングを用いたドライエッチングによ
る処理である。
【００２１】本発明の請求項１１記載の半導体装置は、
複数の配線が設けられた多層構造のプラスチック基板
と、はんだ材を用いて前記複数の配線にそれぞれ接続さ
れる複数の電極を有する半導体チップと、該半導体チッ
プを前記プラスチック基板に密着させる封止樹脂からな
る封止部材と、前記半導体チップにおいて発生した熱を
外部に放散するヒートスプレッダーと、前記プラスチッ
ク基板およびヒートスプレッダー間に所定の間隔を設け
かつ両者を接合するためのリングとを含んでなる半導体
装置であって、前記プラスチック基板中に金属プレーン
層が設けられるものである。
【００２２】本発明の請求項１２記載の半導体装置は、
複数の配線が設けられた多層構造のプラスチック基板
と、はんだ材を用いて前記複数の配線にそれぞれ接続さ
れる複数の電極を有する半導体チップと、該半導体チッ
プを前記プラスチック基板に密着させる封止樹脂からな
る封止部材と、前記半導体チップにおいて発生した熱を
外部に放散するヒートスプレッダーと、前記プラスチッ
ク基板およびヒートスプレッダー間に所定の間隔を設け
かつ両者を接合するためのリングとを含んでなる半導体
装置であって、前記プラスチック基板表面にソルダレジ
スト膜が設けられており、該ソルダレジスト膜の半導体
チップ側表面に粗化処理が施されるものである。
【００２３】本発明の請求項１３記載の半導体装置は、
複数の配線が設けられた多層構造のプラスチック基板
と、はんだ材を用いて前記複数の配線にそれぞれ接続さ
れる複数の電極を有する半導体チップと、該半導体チッ
プを前記プラスチック基板に密着させる封止樹脂からな
る封止部材と、前記半導体チップにおいて発生した熱を
外部に放散するヒートスプレッダーと、前記プラスチッ
ク基板およびヒートスプレッダー間に所定の間隔を設け
かつ両者を接合するためのリングとを含んでなる半導体
装置であって、前記プラスチック基板表面にソルダレジ
スト膜が設けられており、前記半導体チップの各電極
が、はんだ材からなるはんだバンプおよび前記ソルダレ
ジスト膜を介してプラスチック基板の各配線に接続され
ており、ソルダレジスト膜のうちはんだバンプに接触す
る部分およびその周辺部が円形状に除去され、ソルダレ
ジスト膜表面および前記プラスチック基板表面のうちソ
ルダレジスト膜が除去された領域に粗化処理が施される
ものである。
【００２４】
【発明の実施の形態】つぎに、本発明の半導体装置の実
施の形態について説明する。
【００２５】実施の形態１．図面を参照しつつ、本発明
の半導体装置の一実施の形態について説明する。
【００２６】図１は、本発明の半導体装置の実施の形態
１を示す断面説明図である。図１において、図５および
図６と同一の箇所は同じ符号を用いて示した。また、９
はプラスチック基板中に設けられた金属プレーン層を示
す。
【００２７】本実施の形態において、半導体装置は多層
構造のプラスチック基板中に金属プレーン層が設けられ
たものである。なお、図１において、前記金属プレーン
層９は概略的に１つのみ示されるが、実際は、プラスチ
ック基板を構成する複数の絶縁性基板表面に、該絶縁性
基板に設けられた配線およびビアホールを避けて設けら
れるものである。前記金属プレーン層９は、金属からな
りプラスチック基板１と比較して水分を吸収しない。し
たがって、半導体装置の外部から（図中、矢印Ａで示さ
れる方向から）プラスチック基板１中に浸透した水分を
金属プレーン層９で遮断することができ、封止部材８の
劣化を防止することができる。その結果、封止部材およ
びプラスチック基板間の密着力を強くすることができ
る。
【００２８】また、前記金属プレーン層９を半導体チッ
プ２の下方のみに設けても、プラスチック基板１全体に
設けてもよい。金属プレーン層９を半導体チップ２の下
方のみに設けたばあい、製造コストの低減および製造工
程の簡略化を実現することができる。前記金属プレーン
層９の形状は板状およびメッシュ状のいずれであっても
よい。金属プレーン層９の形状がメッシュ状であるばあ
い、金属プレーン層９の開口率はたとえば２０〜３０％
である。さらに、前記金属プレーン層９の厚さが０．０
１〜０．０３ｍｍであることが、プラスチック基板１中
に浸透した水分を充分に遮断できるため好ましい。
【００２９】また、前記金属プレーン層９の材料は、た
とえば銅が電気特性に優れているため好ましい。
【００３０】実施の形態２．つぎに、本発明の半導体装
置の他の実施の形態について図面を参照しつつ説明す
る。
【００３１】図２は、本発明の半導体装置の実施の形態
２を示す断面説明図である。図２において、図１と同一
の箇所は同じ符号を用いて示した。また、１０は、プラ
スチック基板１表面に設けられたソルダレジスト膜を示
す。該ソルダレジスト膜１０は、プラスチック基板１中
の配線（図示せず）上へのはんだのヌレ拡がりを防止す
るために、プラスチック基板表面に上に設けられる。
【００３２】本実施の形態においては、ソルダレジスト
膜１０の半導体チップ側表面に粗化処理が施される。ソ
ルダレジスト膜１０に粗化処理を施すことによりソルダ
レジスト膜１０表面に凹凸ができ、封止部材８とソルダ
レジスト膜１０との密着力が強くなる。その結果、半導
体チップ２およびプラスチック基板１間の密着力を強く
することができる。
【００３３】実施の形態３．つぎに、本発明の半導体装
置のさらに他の実施の形態について図面を参照しつつ説
明する。
【００３４】図３は、本発明の半導体装置の実施の形態
３を示す部分拡大断面説明図である。図３において、図
１と同一の箇所は同じ符号を用いて示した。図３には、
半導体装置のうち、とくにはんだバンプおよびその周辺
部のみが示されている。
【００３５】本実施の形態においては、プラスチック基
板１の表面に設けられたソルダレジスト膜のうちはんだ
バンプ５に接触する部分およびその周辺部が円形状に除
去される。なお、図３では、プラスチック基板１中の配
線のうちはんだバンプ５の下部をとくにランドといい、
参照符号１０ａを用いて示す。該ランド１０ａは、半導
体チップの端子（電極）と接続するために形成される。
【００３６】本実施の形態においては、プラスチック基
板１の表面のうちソルダレジスト膜を円形状に除去する
ことにより露出した領域（図中、参照符号１ａを用いて
示される）と、ソルダレジスト膜１０ｂ表面に粗化処理
が施される。該粗化処理により、封止部材８とソルダレ
ジスト膜１０ｂとの密着力を強くできる。また、一般
に、はんだバンプ５周辺部では破断が生じやすく密着力
をとくに強くする必要がある。本実施の形態において
は、露出した領域１ａにも粗化処理を施すことにより、
はんだバンプ５周辺部のソルダレジスト膜１０との密着
力を強くすることができる。
【００３７】前記実施の形態２および実施の形態３にお
いては、ソルダレジスト膜の材料として、エポキシ樹脂
またはアクリル樹脂などが用いられうる。なお、前記エ
ポキシ樹脂またはアクリル樹脂にフィラー（充填材）を
混入させたものも用いられうる。また、前記粗化処理と
してドライエッチングを用いることができる。さらに、
ドライエッチングの一例としては、反応性のイオンエッ
チングまたはプラズマエッチングなどがあげられる。
【００３８】また、実施の形態２および実施の形態３に
示される半導体装置に、実施の形態１に示される半導体
装置の金属プレーン層をさらに設けてもよい。
【００３９】なお、本実施の形態では、半導体装置の一
例としてヒートスプレッダーおよびリングを含んでなる
半導体装置が用いられたが、半導体装置がヒートスプレ
ッダーおよびリングを含まない半導体装置であっても同
様の効果がえられる。
【００４０】
【発明の効果】本発明の請求項１記載の半導体装置は、
複数の配線が設けられた多層構造のプラスチック基板
と、はんだ材を用いて前記複数の配線にそれぞれ接続さ
れる複数の電極を有する半導体チップと、該半導体チッ
プを前記プラスチック基板に密着させる封止樹脂からな
る封止部材とを含んでなる半導体装置であって、前記プ
ラスチック基板中に金属プレーン層が設けられるもので
あるので、封止部材の水分吸収による劣化を防止するこ
とができる。
【００４１】また、本発明の請求項２記載の半導体装置
は、前記金属プレーン層が半導体チップの下方に設けら
れるものであるので、製造コストの低減および製造工程
の簡略化を実現することができる。
【００４２】さらに、本発明の請求項３記載の半導体装
置は、前記金属プレーン層の形状が板状およびメッシュ
状のいずれか一方であることが好ましい。
【００４３】さらに、本発明の請求項４記載の半導体装
置は、前記金属プレーン層の厚さが０．０１〜０．０３
ｍｍであるので、プラスチック基板１中に浸透した水分
を充分に遮断できる。
【００４４】本発明の請求項５記載の半導体装置は、複
数の配線が設けられた多層構造のプラスチック基板と、
はんだ材を用いて前記複数の配線にそれぞれ接続される
複数の電極を有する半導体チップと、該半導体チップを
前記プラスチック基板に密着させる封止樹脂からなる封
止部材とを含んでなる半導体装置であって、前記プラス
チック基板表面にソルダレジスト膜が設けられており、
該ソルダレジスト膜の半導体チップ側表面に粗化処理が
施されるものであるので、封止部材とソルダレジスト膜
との密着力を強くできる。
【００４５】また、本発明の請求項６記載の半導体装置
は、前記粗化処理がドライエッチングによる処理である
ことが好ましい。
【００４６】さらに、本発明の請求項７記載の半導体装
置は、前記粗化処理が、反応性のイオンエッチングまた
はプラズマエッチングを用いたドライエッチングによる
処理であることが好ましい。
【００４７】本発明の請求項８記載の半導体装置は、複
数の配線が設けられた多層構造のプラスチック基板と、
はんだ材を用いて前記複数の配線にそれぞれ接続される
複数の電極を有する半導体チップと、該半導体チップを
前記プラスチック基板に密着させる封止樹脂からなる封
止部材とを含んでなる半導体装置であって、前記プラス
チック基板表面にソルダレジスト膜が設けられており、
前記半導体チップの各電極が、はんだ材からなるはんだ
バンプおよび前記ソルダレジスト膜を介してプラスチッ
ク基板の各配線に接続されており、ソルダレジスト膜の
うちはんだバンプに接触する部分の周辺部がリング状に
除去され、ソルダレジスト膜表面および前記プラスチッ
ク基板表面のうちソルダレジスト膜が除去された領域に
粗化処理が施されるものであるので、はんだバンプ周辺
部のソルダレジスト膜との密着力を強くすることができ
る。
【００４８】また、本発明の請求項９記載の半導体装置
は、前記粗化処理がドライエッチングによる処理である
ことが好ましい。
【００４９】さらに、本発明の請求項１０記載の半導体
装置は、前記粗化処理が、反応性のイオンエッチングま
たはプラズマエッチングを用いたドライエッチングによ
る処理であることが好ましい。
【００５０】本発明の請求項１１記載の半導体装置は、
複数の配線が設けられた多層構造のプラスチック基板
と、はんだ材を用いて前記複数の配線にそれぞれ接続さ
れる複数の電極を有する半導体チップと、該半導体チッ
プを前記プラスチック基板に密着させる封止樹脂からな
る封止部材と、前記半導体チップにおいて発生した熱を
外部に放散するヒートスプレッダーと、前記プラスチッ
ク基板およびヒートスプレッダー間に所定の間隔を設け
かつ両者を接合するためのリングとを含んでなる半導体
装置であって、前記プラスチック基板中に金属プレーン
層が設けられるものであるので、封止部材の水分吸収に
よる劣化を防止することができる。
【００５１】本発明の請求項１２記載の半導体装置は、
複数の配線が設けられた多層構造のプラスチック基板
と、はんだ材を用いて前記複数の配線にそれぞれ接続さ
れる複数の電極を有する半導体チップと、該半導体チッ
プを前記プラスチック基板に密着させる封止樹脂からな
る封止部材と、前記半導体チップにおいて発生した熱を
外部に放散するヒートスプレッダーと、前記プラスチッ
ク基板およびヒートスプレッダー間に所定の間隔を設け
かつ両者を接合するためのリングとを含んでなる半導体
装置であって、前記プラスチック基板表面にソルダレジ
スト膜が設けられており、該ソルダレジスト膜の半導体
チップ側表面に粗化処理が施されるものであるので、封
止部材とソルダレジスト膜との密着力を強くできる。
【００５２】本発明の請求項１３記載の半導体装置は、
複数の配線が設けられた多層構造のプラスチック基板
と、はんだ材を用いて前記複数の配線にそれぞれ接続さ
れる複数の電極を有する半導体チップと、該半導体チッ
プを前記プラスチック基板に密着させる封止樹脂からな
る封止部材と、前記半導体チップにおいて発生した熱を
外部に放散するヒートスプレッダーと、前記プラスチッ
ク基板およびヒートスプレッダー間に所定の間隔を設け
かつ両者を接合するためのリングとを含んでなる半導体
装置であって、前記プラスチック基板表面にソルダレジ
スト膜が設けられており、前記半導体チップの各電極
が、はんだ材からなるはんだバンプおよび前記ソルダレ
ジスト膜を介してプラスチック基板の各配線に接続され
ており、ソルダレジスト膜のうちはんだバンプに接触す
る部分およびその周辺部が円形状に除去され、ソルダレ
ジスト膜表面および前記プラスチック基板表面のうちソ
ルダレジスト膜が除去された領域に粗化処理が施される
ものであるので、はんだバンプ周辺部のソルダレジスト
膜との密着力を強くすることができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の実施の形態１を示す断
面説明図である。
【図２】 本発明の半導体装置の実施の形態２を示す断
面説明図である。
【図３】 本発明の半導体装置の実施の形態３を示す部
分拡大断面説明図である。
【図４】 従来の半導体装置の一例を示す一部切欠斜視
説明図である。
【図５】 従来の半導体装置の製法の一例を示す工程断
面説明図である。
【図６】 従来の半導体装置の製法の一例を示す工程断
面説明図である。
【符号の説明】
１ プラスチック基板、２ 半導体チップ、３ ヒート
スプレッダー、４ リング、６ はんだボール、８ 封
止部材、９ 金属プレーン層、１０ ソルダレジスト
膜。

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 複数の配線が設けられた多層構造のプラ
    スチック基板と、はんだ材を用いて前記複数の配線にそ
    れぞれ接続される複数の電極を有する半導体チップと、
    該半導体チップを前記プラスチック基板に密着させる封
    止樹脂からなる封止部材とを含んでなる半導体装置であ
    って、前記プラスチック基板中に金属プレーン層が設け
    られる半導体装置。
  2. 【請求項２】 前記金属プレーン層が半導体チップの下
    方に設けられる請求項１記載の半導体装置。
  3. 【請求項３】 前記金属プレーン層の形状が板状および
    メッシュ状のいずれか一方である請求項２記載の半導体
    装置。
  4. 【請求項４】 前記金属プレーン層の厚さが０．０１〜
    ０．０３ｍｍである請求項２記載の半導体装置。
  5. 【請求項５】 複数の配線が設けられた多層構造のプラ
    スチック基板と、はんだ材を用いて前記複数の配線にそ
    れぞれ接続される複数の電極を有する半導体チップと、
    該半導体チップを前記プラスチック基板に密着させる封
    止樹脂からなる封止部材とを含んでなる半導体装置であ
    って、前記プラスチック基板表面にソルダレジスト膜が
    設けられており、該ソルダレジスト膜の半導体チップ側
    表面に粗化処理が施される半導体装置。
  6. 【請求項６】 前記粗化処理がドライエッチングによる
    処理である請求項５記載の半導体装置。
  7. 【請求項７】 前記粗化処理が、反応性のイオンエッチ
    ングまたはプラズマエッチングを用いたドライエッチン
    グによる処理である請求項６記載の半導体装置。
  8. 【請求項８】 複数の配線が設けられた多層構造のプラ
    スチック基板と、はんだ材を用いて前記複数の配線にそ
    れぞれ接続される複数の電極を有する半導体チップと、
    該半導体チップを前記プラスチック基板に密着させる封
    止樹脂からなる封止部材とを含んでなる半導体装置であ
    って、前記プラスチック基板表面にソルダレジスト膜が
    設けられており、前記半導体チップの各電極が、はんだ
    材からなるはんだバンプおよび前記ソルダレジスト膜を
    介してプラスチック基板の各配線に接続されており、ソ
    ルダレジスト膜のうちはんだバンプに接触する部分の周
    辺部がリング状に除去され、ソルダレジスト膜表面およ
    び前記プラスチック基板表面のうちソルダレジスト膜が
    除去された領域に粗化処理が施される半導体装置。
  9. 【請求項９】 前記粗化処理がドライエッチングによる
    処理である請求項８記載の半導体装置。
  10. 【請求項１０】 前記粗化処理が、反応性のイオンエッ
    チングまたはプラズマエッチングを用いたドライエッチ
    ングによる処理である請求項９記載の半導体装置。
  11. 【請求項１１】 複数の配線が設けられた多層構造のプ
    ラスチック基板と、はんだ材を用いて前記複数の配線に
    それぞれ接続される複数の電極を有する半導体チップ
    と、該半導体チップを前記プラスチック基板に密着させ
    る封止樹脂からなる封止部材と、前記半導体チップにお
    いて発生した熱を外部に放散するヒートスプレッダー
    と、前記プラスチック基板およびヒートスプレッダー間
    に所定の間隔を設けかつ両者を接合するためのリングと
    を含んでなる半導体装置であって、前記プラスチック基
    板中に金属プレーン層が設けられる半導体装置。
  12. 【請求項１２】 複数の配線が設けられた多層構造のプ
    ラスチック基板と、はんだ材を用いて前記複数の配線に
    それぞれ接続される複数の電極を有する半導体チップ
    と、該半導体チップを前記プラスチック基板に密着させ
    る封止樹脂からなる封止部材と、前記半導体チップにお
    いて発生した熱を外部に放散するヒートスプレッダー
    と、前記プラスチック基板およびヒートスプレッダー間
    に所定の間隔を設けかつ両者を接合するためのリングと
    を含んでなる半導体装置であって、前記プラスチック基
    板表面にソルダレジスト膜が設けられており、該ソルダ
    レジスト膜の半導体チップ側表面に粗化処理が施される
    半導体装置。
  13. 【請求項１３】 複数の配線が設けられた多層構造のプ
    ラスチック基板と、はんだ材を用いて前記複数の配線に
    それぞれ接続される複数の電極を有する半導体チップ
    と、該半導体チップを前記プラスチック基板に密着させ
    る封止樹脂からなる封止部材と、前記半導体チップにお
    いて発生した熱を外部に放散するヒートスプレッダー
    と、前記プラスチック基板およびヒートスプレッダー間
    に所定の間隔を設けかつ両者を接合するためのリングと
    を含んでなる半導体装置であって、前記プラスチック基
    板表面にソルダレジスト膜が設けられており、前記半導
    体チップの各電極が、はんだ材からなるはんだバンプお
    よび前記ソルダレジスト膜を介してプラスチック基板の
    各配線に接続されており、ソルダレジスト膜のうちはん
    だバンプに接触する部分およびその周辺部が円形状に除
    去され、ソルダレジスト膜表面および前記プラスチック
    基板表面のうちソルダレジスト膜が除去された領域に粗
    化処理が施される半導体装置。
JP9231928A 1997-08-28 1997-08-28 半導体装置 Pending JPH1174403A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9231928A JPH1174403A (ja) 1997-08-28 1997-08-28 半導体装置
US09/066,859 US5959353A (en) 1997-08-28 1998-04-27 Semiconductor device
KR1019980022314A KR100298985B1 (ko) 1997-08-28 1998-06-15 반도체장치
DE19828489A DE19828489A1 (de) 1997-08-28 1998-06-25 Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9231928A JPH1174403A (ja) 1997-08-28 1997-08-28 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005326600A Division JP2006060261A (ja) 2005-11-10 2005-11-10 半導体装置

Publications (1)

Publication Number Publication Date
JPH1174403A true JPH1174403A (ja) 1999-03-16

Family

ID=16931264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9231928A Pending JPH1174403A (ja) 1997-08-28 1997-08-28 半導体装置

Country Status (4)

Country Link
US (1) US5959353A (ja)
JP (1) JPH1174403A (ja)
KR (1) KR100298985B1 (ja)
DE (1) DE19828489A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207370A (ja) * 2002-12-24 2004-07-22 Cmk Corp プリント配線板の製造方法
JP2009302556A (ja) * 2009-08-31 2009-12-24 Renesas Technology Corp 半導体装置
DE102010031892B4 (de) 2010-07-21 2019-01-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Faserverstärkte Verbundstoffe, Verfahren zu deren Herstellung sowie deren Verwendung

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3653417B2 (ja) * 1999-06-09 2005-05-25 株式会社日立製作所 マルチチップモジュールの封止構造
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
US6362522B1 (en) * 2000-06-28 2002-03-26 Advanced Micro Devices, Inc. Cool frame for protecting packaged electronic devices
DE10113192B4 (de) * 2001-03-19 2007-03-01 Infineon Technologies Ag Halbleiterbauelement
DE10137666A1 (de) 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen und Verfahren zu ihrer Herstellung
DE10137618A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen
US6979594B1 (en) 2002-07-19 2005-12-27 Asat Ltd. Process for manufacturing ball grid array package
US6987032B1 (en) 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
DE10239866B3 (de) * 2002-08-29 2004-04-08 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
KR100484890B1 (ko) * 2002-09-19 2005-04-28 재단법인서울대학교산학협력재단 반도체 소자 제조공정의 솔더마스크와 언더필간 결합력증가방법
DE10300958A1 (de) * 2003-01-13 2004-07-22 Epcos Ag Modul mit Verkapselung
JP3855947B2 (ja) * 2003-03-10 2006-12-13 株式会社村田製作所 電子部品装置およびその製造方法
WO2005088706A1 (en) * 2004-02-11 2005-09-22 Infineon Technologies Ag Semiconductor package with perforated substrate
DE102004058917B4 (de) * 2004-12-07 2007-01-04 Harvatek Corp. Gehäuseanordnung für einen Halbleiter
CN101854771A (zh) 2005-06-30 2010-10-06 揖斐电株式会社 印刷线路板
JP5021472B2 (ja) * 2005-06-30 2012-09-05 イビデン株式会社 プリント配線板の製造方法
WO2008117434A1 (ja) * 2007-03-27 2008-10-02 Fujitsu Limited 半導体部品および半導体部品の製造方法
US9254532B2 (en) 2009-12-30 2016-02-09 Intel Corporation Methods of fabricating low melting point solder reinforced sealant and structures formed thereby
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga
US11101236B2 (en) * 2018-08-31 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
DE102019119094A1 (de) * 2018-08-31 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und Verfahren zum Ausbilden derselben
US11945714B2 (en) 2020-07-30 2024-04-02 Stmicroelectronics S.R.L. Electronic device and corresponding method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE186795T1 (de) * 1990-07-21 1999-12-15 Mitsui Chemicals Inc Halbleiteranordnung mit einer packung
JP3080236B2 (ja) * 1990-07-21 2000-08-21 三井化学株式会社 耐湿性および放熱性の改良された半導体装置およびその製造方法
JPH07135271A (ja) * 1993-11-10 1995-05-23 Apic Yamada Kk 半導体装置用基板と半導体装置
US5500555A (en) * 1994-04-11 1996-03-19 Lsi Logic Corporation Multi-layer semiconductor package substrate with thermally-conductive prepeg layer
JPH08204059A (ja) * 1995-01-20 1996-08-09 Kyocera Corp 半導体素子収納用パッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207370A (ja) * 2002-12-24 2004-07-22 Cmk Corp プリント配線板の製造方法
JP2009302556A (ja) * 2009-08-31 2009-12-24 Renesas Technology Corp 半導体装置
DE102010031892B4 (de) 2010-07-21 2019-01-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Faserverstärkte Verbundstoffe, Verfahren zu deren Herstellung sowie deren Verwendung

Also Published As

Publication number Publication date
KR100298985B1 (ko) 2001-10-27
US5959353A (en) 1999-09-28
KR19990023155A (ko) 1999-03-25
DE19828489A1 (de) 1999-03-11

Similar Documents

Publication Publication Date Title
JPH1174403A (ja) 半導体装置
KR100532179B1 (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP2008251702A (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
WO2006132151A1 (ja) インタポーザおよび半導体装置
JP2004363126A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2002026198A (ja) 半導体装置及びその製造方法
KR100723497B1 (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
JP2010245455A (ja) 基板および半導体装置
EP1571706A1 (en) Electronic device
JPH1174312A (ja) 半導体装置およびはんだバンプの形成方法
KR100608610B1 (ko) 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
JP2001015629A (ja) 半導体装置及びその製造方法
JP4010311B2 (ja) 半導体装置および半導体装置の製造方法
KR100761863B1 (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
JP3211746B2 (ja) 電子部品の実装構造
JP2001127194A (ja) フリップチップ型半導体装置及びその製造方法
JP2006060261A (ja) 半導体装置
JPH11274363A (ja) 電子部品の実装構造
JP2004266016A (ja) 半導体装置、半導体装置の製造方法、及び半導体基板
JPH09162240A (ja) 半導体装置
JP3424515B2 (ja) 電子部品の実装構造
JP2004363319A (ja) 実装基板及び半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060124