JP2006060261A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006060261A JP2006060261A JP2005326600A JP2005326600A JP2006060261A JP 2006060261 A JP2006060261 A JP 2006060261A JP 2005326600 A JP2005326600 A JP 2005326600A JP 2005326600 A JP2005326600 A JP 2005326600A JP 2006060261 A JP2006060261 A JP 2006060261A
- Authority
- JP
- Japan
- Prior art keywords
- plastic substrate
- semiconductor chip
- resist film
- semiconductor device
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
Abstract
【課題】封止部材およびプラスチック基板間の密着力が強い半導体装置を提供する。
【解決手段】複数の配線が設けられた多層構造のプラスチック基板1と、はんだ材を用いて前記複数の配線にそれぞれ接続される複数の電極を有する半導体チップ2と、該半導体チップを前記プラスチック基板に密着させる封止樹脂からなる封止部材8とを含んでなる半導体装置であって、前記プラスチック基板中に金属プレーン層9が設けられる。
【選択図】図1
【解決手段】複数の配線が設けられた多層構造のプラスチック基板1と、はんだ材を用いて前記複数の配線にそれぞれ接続される複数の電極を有する半導体チップ2と、該半導体チップを前記プラスチック基板に密着させる封止樹脂からなる封止部材8とを含んでなる半導体装置であって、前記プラスチック基板中に金属プレーン層9が設けられる。
【選択図】図1
Description
本発明は、半導体装置のパッケージ構造に関する。さらに詳しくは、半導体装置を製品に実装するときのはんだ付に用いられるはんだボールがマトリクス状に基板の裏面に配置されたBGA(Ball Grid Array)構造を有する半導体装置の パッケージ構造に関する。
従来の半導体装置は、BGA基板と、該BGA基板上に配置される半導体チップと、該半導体チップにおいて発生した熱を外部に放散するヒートスプレッダーと、前記BGA基板およびヒートスプレッダー間に所定の間隔を設けかつ両者を接合するためのリングとからなる。BGA基板は複数の絶縁性基板が重ねられた多層構造であり、各絶縁性基板には複数の配線およびビアホールが設けられる。前記BGA基板は、複数の基板を重ねるときにビアホールを介して所定の配線を互いに接続させたものであり、複数の配線を絶縁性基板を介して立体的に交差させることができ、半導体装置の小型化を実現することができる。
図4は、従来の半導体装置の一例を示す一部切欠斜視説明図である。図4において、1はBGA基板であるプラスチック基板、2は半導体チップ、3はヒートスプレッダー、4はリング、6ははんだボール、8は封止部材を示す。
プラスチック基板1に設けられた各配線(図示せず)は半導体装置の外部電極(図示せず)に電気的に接続されている。はんだボール6は、はんだ材からなり、半導体装置の外部電極に電気的に接続される。半導体チップ2の複数の電極(図示せず)はそれぞれプラスチック基板1の所定の配線に電気的に接続される。当該接続は、たとえば、半導体チップ2の各電極表面およびプラスチック基板1の各配線に接続された外部電極表面にはんだバンプをあらかじめ設け、該はんだバンプを用いてはんだ付することにより実現される。封止部材8は、封止樹脂からなり、半導体チップ2をプラスチック基板1に密着させるために設けられる。すなわち、封止部材8は、プラスチック基板1の反りなどにより、プラスチック基板1の配線および半導体チップ2の電極の接続部で破断が生じないように設けられる。
また、リング4は、板状の部材の中央に開口部が設けられたものである。前記開口部の形状は半導体チップ2の形状に応じて定める。ヒートスプレッダー3の形状はプラスチック基板1の形状と同様の薄板状である。また、半導体チップ2およびヒートスプレッダー3、プラスチック基板1およびリング4、ならびにヒートスプレッダー3およびリング4は接着剤を用いて接着される。半導体チップ2およびヒートスプレッダー3を接着する接着剤は、高放熱性を有するたとえばシリコーン系またはエポキシ系の接着剤である。一方、プラスチック基板1およびリング4、ならびにヒートスプレッダーおよびリング4を接着する接着剤は、エポキシ系のたとえばフィルム状接着剤である。
つぎに、半導体装置の製法の一例について説明する。図5および図6は、従来の半導体装置の製法の一例を示す工程断面説明図である。図5および図6において、図4と同一の箇所は同じ符号を用いて示した。なお、5aは、半導体チップ2に含まれる電極(図示せず)に電気的に接続された第1のはんだバンプ、5bは、プラスチック基板1に設けられた複数の配線の一端部(図示せず)に電気的に接続された第2のはんだバンプを示す。7aは、プラスチック基板1およびリング4、ならびにヒートスプレッダー3およびリング4を接着する接着剤からなる第1の接着層、7bは、半導体チップ2およびヒートスプレッダー3を接着する接着剤からなる第2の接着層を示す。
まず、半導体チップ2に含まれる電極上に第1のはんだバンプ5aを設け、同様に、プラスチック基板1の複数の配線の一端部上に第2のはんだバンプ5bを設ける(図5(a)参照)。ついで、プラスチック基板1表面のうち第2のはんだバンプ5bが形成された領域にフラックス材を塗布する。プラスチック基板1上に半導体チップ2を載置し、第1のはんだバンプ5aおよび第2のはんだバンプ5bを接触させた状態で、プラスチック基板1および半導体チップ2を熱処理炉(いわゆるリフロー炉)内に投入する。その結果、第1のはんだバンプ5aおよび第2のはんだバンプ5bが溶け、互いに接触していた第1のはんだバンプ5aおよび第2のはんだバンプ5bが一体となる。図5では、第1のはんだバンプおよび第2のはんだバンプが一体になったものをはんだバンプ5として示している。前記はんだバンプ5により、半導体チップ2に含まれる電極とプラスチック基板1の複数の配線とが電気的に接続される(図5(b)参照)。さらに、フラックス材の洗浄を行ったのち、第1の接着層7aによりプラスチック基板1にリング4を接着する(図5(c)参照)。つぎに、プラスチック基板1および半導体チップ2間の間隙部に封止樹脂を注入したのち固めて封止部材8を形成し、該封止部材8を介して半導体チップ2をプラスチック基板1に密着させた状態で固定する。ついで、半導体チップ2上表面に接着剤を塗布して第2の接着層7bを設け(図6(a)参照)、リング4上表面に接着剤を塗布して第1の接着層7aを設けたのち、半導体チップ2およびリング4上にヒートスプレッダー3を載せ、半導体チップ2およびリング4にヒートスプレッダー3を接着する(図6(b)参照)。最後に、プラスチック基板1の複数の配線の他の端部に接続された半導体装置の外部電極上にはんだボール6を設け、半導体装置をうる(図6(c)参照)。
従来の半導体装置では、BGA基板を形成する際にプラスチック基板を使用する。プラスチック基板は比較的水分が浸透しやすい性質を有する。したがって、半導体装置の使用過程においてプラスチック基板を介して半導体装置内に取り込まれた水分により、封止部材が劣化するばあいがある。その結果、封止部材およびプラスチック基板間の密着力が弱くなるという問題がある。
かかる問題を考慮して、たとえば特開平8−288686号公報には、無電界メッキ法を用いて半導体装置表面に金属薄膜を形成することによりプラスチック基板の水分吸収を妨げる半導体装置が開示されている。しかし、半導体装置の電気特性への影響が懸念され、さらに、はんだバンプを配置している領域には形成できないため、製造コストが高いわりに有効な解決策にはなりえない。
本発明はかかる問題を解決し、封止部材およびプラスチック基板間の密着力が強い半導体装置を提供することを目的とする。
本発明の請求項1記載の半導体装置は、複数の配線が設けられた多層構造のプラスチック基板と、はんだ材を用いて前記複数の配線にそれぞれ接続される複数の電極を有する半導体チップと、該半導体チップを前記プラスチック基板に密着させる封止樹脂からなる封止部材とを含んでなる半導体装置であって、前記プラスチック基板表面にソルダレジスト膜が設けられており、該ソルダレジスト膜の半導体チップ側表面に粗化処理が施されるものである。
また、本発明の請求項2記載の半導体装置は、前記粗化処理がドライエッチングによる処理である。
さらに、本発明の請求項3記載の半導体装置は、前記粗化処理が、反応性のイオンエッチングまたはプラズマエッチングを用いたドライエッチングによる処理である。
本発明の請求項4記載の半導体装置は、複数の配線が設けられた多層構造のプラスチック基板と、はんだ材を用いて前記複数の配線にそれぞれ接続される複数の電極を有する半導体チップと、該半導体チップを前記プラスチック基板に密着させる封止樹脂からなる封止部材とを含んでなる半導体装置であって、前記プラスチック基板表面にソルダレジスト膜が設けられており、前記半導体チップの各電極が、はんだ材からなるはんだバンプおよび前記ソルダレジスト膜を介してプラスチック基板の各配線に接続されており、ソルダレジスト膜のうちはんだバンプに接触する部分の周辺部がリング状に除去され、ソルダレジスト膜表面および前記プラスチック基板表面のうちソルダレジスト膜が除去された領域に粗化処理が施されるものである。
また、本発明の請求項5記載の半導体装置は、前記粗化処理がドライエッチングによる処理である。
さらに、本発明の請求項6記載の半導体装置は、前記粗化処理が、反応性のイオンエッチングまたはプラズマエッチングを用いたドライエッチングによる処理である。
本発明の請求項7記載の半導体装置は、複数の配線が設けられた多層構造のプラスチック基板と、はんだ材を用いて前記複数の配線にそれぞれ接続される複数の電極を有する半導体チップと、該半導体チップを前記プラスチック基板に密着させる封止樹脂からなる封止部材と、前記半導体チップにおいて発生した熱を外部に放散するヒートスプレッダーと、前記プラスチック基板およびヒートスプレッダー間に所定の間隔を設けかつ両者を接合するためのリングとを含んでなる半導体装置であって、前記プラスチック基板表面にソルダレジスト膜が設けられており、該ソルダレジスト膜の半導体チップ側表面に粗化処理が施されるものである。
本発明の請求項8記載の半導体装置は、複数の配線が設けられた多層構造のプラスチック基板と、はんだ材を用いて前記複数の配線にそれぞれ接続される複数の電極を有する半導体チップと、該半導体チップを前記プラスチック基板に密着させる封止樹脂からなる封止部材と、前記半導体チップにおいて発生した熱を外部に放散するヒートスプレッダーと、前記プラスチック基板およびヒートスプレッダー間に所定の間隔を設けかつ両者を接合するためのリングとを含んでなる半導体装置であって、前記プラスチック基板表面にソルダレジスト膜が設けられており、前記半導体チップの各電極が、はんだ材からなるはんだバンプおよび前記ソルダレジスト膜を介してプラスチック基板の各配線に接続されており、ソルダレジスト膜のうちはんだバンプに接触する部分およびその周辺部が円形状に除去され、ソルダレジスト膜表面および前記プラスチック基板表面のうちソルダレジスト膜が除去された領域に粗化処理が施されるものである。
本発明の請求項1記載の半導体装置は、複数の配線が設けられた多層構造のプラスチック基板と、はんだ材を用いて前記複数の配線にそれぞれ接続される複数の電極を有する半導体チップと、該半導体チップを前記プラスチック基板に密着させる封止樹脂からなる封止部材とを含んでなる半導体装置であって、前記プラスチック基板表面にソルダレジスト膜が設けられており、該ソルダレジスト膜の半導体チップ側表面に粗化処理が施されるものであるので、封止部材とソルダレジスト膜との密着力を強くできる。
また、本発明の請求項2記載の半導体装置は、前記粗化処理がドライエッチングによる処理であることが好ましい。
さらに、本発明の請求項3記載の半導体装置は、前記粗化処理が、反応性のイオンエッチングまたはプラズマエッチングを用いたドライエッチングによる処理であることが好ましい。
本発明の請求項4記載の半導体装置は、複数の配線が設けられた多層構造のプラスチック基板と、はんだ材を用いて前記複数の配線にそれぞれ接続される複数の電極を有する半導体チップと、該半導体チップを前記プラスチック基板に密着させる封止樹脂からなる封止部材とを含んでなる半導体装置であって、前記プラスチック基板表面にソルダレジスト膜が設けられており、前記半導体チップの各電極が、はんだ材からなるはんだバンプおよび前記ソルダレジスト膜を介してプラスチック基板の各配線に接続されており、ソルダレジスト膜のうちはんだバンプに接触する部分の周辺部がリング状に除去され、ソルダレジスト膜表面および前記プラスチック基板表面のうちソルダレジスト膜が除去された領域に粗化処理が施されるものであるので、はんだバンプ周辺部のソルダレジスト膜との密着力を強くすることができる。
また、本発明の請求項5記載の半導体装置は、前記粗化処理がドライエッチングによる処理であることが好ましい。
さらに、本発明の請求項6記載の半導体装置は、前記粗化処理が、反応性のイオンエッチングまたはプラズマエッチングを用いたドライエッチングによる処理であることが好ましい。
本発明の請求項7記載の半導体装置は、複数の配線が設けられた多層構造のプラスチック基板と、はんだ材を用いて前記複数の配線にそれぞれ接続される複数の電極を有する半導体チップと、該半導体チップを前記プラスチック基板に密着させる封止樹脂からなる封止部材と、前記半導体チップにおいて発生した熱を外部に放散するヒートスプレッダーと、前記プラスチック基板およびヒートスプレッダー間に所定の間隔を設けかつ両者を接合するためのリングとを含んでなる半導体装置であって、前記プラスチック基板表面にソルダレジスト膜が設けられており、該ソルダレジスト膜の半導体チップ側表面に粗化処理が施されるものであるので、封止部材とソルダレジスト膜との密着力を強くできる。
本発明の請求項8記載の半導体装置は、複数の配線が設けられた多層構造のプラスチック基板と、はんだ材を用いて前記複数の配線にそれぞれ接続される複数の電極を有する半導体チップと、該半導体チップを前記プラスチック基板に密着させる封止樹脂からなる封止部材と、前記半導体チップにおいて発生した熱を外部に放散するヒートスプレッダーと、前記プラスチック基板およびヒートスプレッダー間に所定の間隔を設けかつ両者を接合するためのリングとを含んでなる半導体装置であって、前記プラスチック基板表面にソルダレジスト膜が設けられており、前記半導体チップの各電極が、はんだ材からなるはんだバンプおよび前記ソルダレジスト膜を介してプラスチック基板の各配線に接続されており、ソルダレジスト膜のうちはんだバンプに接触する部分およびその周辺部が円形状に除去され、ソルダレジスト膜表面および前記プラスチック基板表面のうちソルダレジスト膜が除去された領域に粗化処理が施されるものであるので、はんだバンプ周辺部のソルダレジスト膜との密着力を強くすることができる。
つぎに、本発明の半導体装置の実施の形態について説明する。
実施の形態1.
図面を参照しつつ、本発明の半導体装置の一実施の形態について説明する。
図面を参照しつつ、本発明の半導体装置の一実施の形態について説明する。
図1は、本発明の半導体装置の実施の形態1を示す断面説明図である。図1において、図5および図6と同一の箇所は同じ符号を用いて示した。また、9はプラスチック基板中に設けられた金属プレーン層を示す。
本実施の形態において、半導体装置は多層構造のプラスチック基板中に金属プレーン層が設けられたものである。なお、図1において、前記金属プレーン層9は概略的に1つのみ示されるが、実際は、プラスチック基板を構成する複数の絶縁性基板表面に、該絶縁性基板に設けられた配線およびビアホールを避けて設けられるものである。前記金属プレーン層9は、金属からなりプラスチック基板1と比較して水分を吸収しない。したがって、半導体装置の外部から(図中、矢印Aで示される方向から)プラスチック基板1中に浸透した水分を金属プレーン層9で遮断することができ、封止部材8の劣化を防止することができる。その結果、封止部材およびプラスチック基板間の密着力を強くすることができる。
また、前記金属プレーン層9を半導体チップ2の下方のみに設けても、プラスチック基板1全体に設けてもよい。金属プレーン層9を半導体チップ2の下方のみに設けたばあい、製造コストの低減および製造工程の簡略化を実現することができる。前記金属プレーン層9の形状は板状およびメッシュ状のいずれであってもよい。金属プレーン層9の形状がメッシュ状であるばあい、金属プレーン層9の開口率はたとえば20〜30%である。さらに、前記金属プレーン層9の厚さが0.01〜0.03mmであることが、プラスチック基板1中に浸透した水分を充分に遮断できるため好ましい。
また、前記金属プレーン層9の材料は、たとえば銅が電気特性に優れているため好ましい。
実施の形態2.
つぎに、本発明の半導体装置の他の実施の形態について図面を参照しつつ説明する。
つぎに、本発明の半導体装置の他の実施の形態について図面を参照しつつ説明する。
図2は、本発明の半導体装置の実施の形態2を示す断面説明図である。図2において、図1と同一の箇所は同じ符号を用いて示した。また、10は、プラスチック基板1表面に設けられたソルダレジスト膜を示す。該ソルダレジスト膜10は、プラスチック基板1中の配線(図示せず)上へのはんだのヌレ拡がりを防止するために、プラスチック基板表面に上に設けられる。
本実施の形態においては、ソルダレジスト膜10の半導体チップ側表面に粗化処理が施される。ソルダレジスト膜10に粗化処理を施すことによりソルダレジスト膜10表面に凹凸ができ、封止部材8とソルダレジスト膜10との密着力が強くなる。その結果、半導体チップ2およびプラスチック基板1間の密着力を強くすることができる。
実施の形態3.
つぎに、本発明の半導体装置のさらに他の実施の形態について図面を参照しつつ説明する。
つぎに、本発明の半導体装置のさらに他の実施の形態について図面を参照しつつ説明する。
図3は、本発明の半導体装置の実施の形態3を示す部分拡大断面説明図である。図3において、図1と同一の箇所は同じ符号を用いて示した。図3には、半導体装置のうち、とくにはんだバンプおよびその周辺部のみが示されている。
本実施の形態においては、プラスチック基板1の表面に設けられたソルダレジスト膜のうちはんだバンプ5に接触する部分およびその周辺部が円形状に除去される。なお、図3では、プラスチック基板1中の配線のうちはんだバンプ5の下部をとくにランドといい、参照符号10aを用いて示す。該ランド10aは、半導体チップの端子(電極)と接続するために形成される。
本実施の形態においては、プラスチック基板1の表面のうちソルダレジスト膜を円形状に除去することにより露出した領域(図中、参照符号1aを用いて示される)と、ソルダレジスト膜10b表面に粗化処理が施される。該粗化処理により、封止部材8とソルダレジスト膜10bとの密着力を強くできる。また、一般に、はんだバンプ5周辺部では破断が生じやすく密着力をとくに強くする必要がある。本実施の形態においては、露出した領域1aにも粗化処理を施すことにより、はんだバンプ5周辺部のソルダレジスト膜10との密着力を強くすることができる。
前記実施の形態2および実施の形態3においては、ソルダレジスト膜の材料として、エポキシ樹脂またはアクリル樹脂などが用いられうる。なお、前記エポキシ樹脂またはアクリル樹脂にフィラー(充填材)を混入させたものも用いられうる。また、前記粗化処理としてドライエッチングを用いることができる。さらに、ドライエッチングの一例としては、反応性のイオンエッチングまたはプラズマエッチングなどがあげられる。
また、実施の形態2および実施の形態3に示される半導体装置に、実施の形態1に示される半導体装置の金属プレーン層をさらに設けてもよい。
なお、本実施の形態では、半導体装置の一例としてヒートスプレッダーおよびリングを含んでなる半導体装置が用いられたが、半導体装置がヒートスプレッダーおよびリングを含まない半導体装置であっても同様の効果がえられる。
1 プラスチック基板、2 半導体チップ、3 ヒートスプレッダー、4 リング、6 はんだボール、8 封止部材、9 金属プレーン層、10 ソルダレジスト膜。
Claims (8)
- 複数の配線が設けられた多層構造のプラスチック基板と、はんだ材を用いて前記複数の配線にそれぞれ接続される複数の電極を有する半導体チップと、該半導体チップを前記プラスチック基板に密着させる封止樹脂からなる封止部材とを含んでなる半導体装置であって、
前記プラスチック基板表面にソルダレジスト膜が設けられており、該ソルダレジスト膜の半導体チップ側表面に粗化処理が施される半導体装置。 - 前記粗化処理がドライエッチングによる処理である請求項1記載の半導体装置。
- 前記粗化処理が、反応性のイオンエッチングまたはプラズマエッチングを用いたドライエッチングによる処理である請求項2記載の半導体装置。
- 複数の配線が設けられた多層構造のプラスチック基板と、はんだ材を用いて前記複数の配線にそれぞれ接続される複数の電極を有する半導体チップと、該半導体チップを前記プラスチック基板に密着させる封止樹脂からなる封止部材とを含んでなる半導体装置であって、
前記プラスチック基板表面にソルダレジスト膜が設けられており、前記半導体チップの各電極が、はんだ材からなるはんだバンプおよび前記ソルダレジスト膜を介してプラスチック基板の各配線に接続されており、ソルダレジスト膜のうちはんだバンプに接触する部分の周辺部がリング状に除去され、ソルダレジスト膜表面および前記プラスチック基板表面のうちソルダレジスト膜が除去された領域に粗化処理が施される半導体装置。 - 前記粗化処理がドライエッチングによる処理である請求項4記載の半導体装置。
- 前記粗化処理が、反応性のイオンエッチングまたはプラズマエッチングを用いたドライエッチングによる処理である請求項5記載の半導体装置。
- 複数の配線が設けられた多層構造のプラスチック基板と、はんだ材を用いて前記複数の配線にそれぞれ接続される複数の電極を有する半導体チップと、該半導体チップを前記プラスチック基板に密着させる封止樹脂からなる封止部材と、前記半導体チップにおいて発生した熱を外部に放散するヒートスプレッダーと、前記プラスチック基板およびヒートスプレッダー間に所定の間隔を設けかつ両者を接合するためのリングとを含んでなる半導体装置であって、
前記プラスチック基板表面にソルダレジスト膜が設けられており、該ソルダレジスト膜の半導体チップ側表面に粗化処理が施される半導体装置。 - 複数の配線が設けられた多層構造のプラスチック基板と、はんだ材を用いて前記複数の配線にそれぞれ接続される複数の電極を有する半導体チップと、該半導体チップを前記プラスチック基板に密着させる封止樹脂からなる封止部材と、前記半導体チップにおいて発生した熱を外部に放散するヒートスプレッダーと、前記プラスチック基板およびヒートスプレッダー間に所定の間隔を設けかつ両者を接合するためのリングとを含んでなる半導体装置であって、
前記プラスチック基板表面にソルダレジスト膜が設けられており、前記半導体チップの各電極が、はんだ材からなるはんだバンプおよび前記ソルダレジスト膜を介してプラスチック基板の各配線に接続されており、ソルダレジスト膜のうちはんだバンプに接触する部分およびその周辺部が円形状に除去され、ソルダレジスト膜表面および前記プラスチック基板表面のうちソルダレジスト膜が除去された領域に粗化処理が施される半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005326600A JP2006060261A (ja) | 2005-11-10 | 2005-11-10 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005326600A JP2006060261A (ja) | 2005-11-10 | 2005-11-10 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9231928A Division JPH1174403A (ja) | 1997-08-28 | 1997-08-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006060261A true JP2006060261A (ja) | 2006-03-02 |
Family
ID=36107412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005326600A Pending JP2006060261A (ja) | 2005-11-10 | 2005-11-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006060261A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008210827A (ja) * | 2007-02-23 | 2008-09-11 | Nec Electronics Corp | 半導体装置および配線基板、ならびにそれらの製造方法 |
-
2005
- 2005-11-10 JP JP2005326600A patent/JP2006060261A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008210827A (ja) * | 2007-02-23 | 2008-09-11 | Nec Electronics Corp | 半導体装置および配線基板、ならびにそれらの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1174403A (ja) | 半導体装置 | |
JP5649805B2 (ja) | 半導体装置の製造方法 | |
US20030173666A1 (en) | Semiconductor device | |
JP2006210851A (ja) | 回路基板 | |
JP2006210852A (ja) | 表面実装型回路部品を実装する回路基板及びその製造方法 | |
JP2010245455A (ja) | 基板および半導体装置 | |
EP1571706A1 (en) | Electronic device | |
JP2005129663A (ja) | 多層配線基板 | |
TWI574364B (zh) | 封裝體及其製作方法 | |
JPH1174312A (ja) | 半導体装置およびはんだバンプの形成方法 | |
WO2017006391A1 (ja) | 半導体装置 | |
JP2010118522A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005011978A (ja) | 半導体装置 | |
JP2007027576A (ja) | 半導体装置 | |
JP2006060261A (ja) | 半導体装置 | |
KR100761863B1 (ko) | 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 | |
JP2004266016A (ja) | 半導体装置、半導体装置の製造方法、及び半導体基板 | |
JP5267540B2 (ja) | 半導体装置 | |
JP5372235B2 (ja) | 半導体装置および半導体装置実装体 | |
TWI423405B (zh) | 具載板之封裝結構 | |
JP2008277691A (ja) | 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法 | |
JP2008141036A (ja) | プリント基板およびその製造方法 | |
JPH1197575A (ja) | 電子部品の実装構造 | |
JPH09246416A (ja) | 半導体装置 | |
JP2010177303A (ja) | 半導体装置および半導体装置に用いられる樹脂基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080611 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080617 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20081014 Free format text: JAPANESE INTERMEDIATE CODE: A02 |