JPH07135271A - 半導体装置用基板と半導体装置 - Google Patents

半導体装置用基板と半導体装置

Info

Publication number
JPH07135271A
JPH07135271A JP5280926A JP28092693A JPH07135271A JP H07135271 A JPH07135271 A JP H07135271A JP 5280926 A JP5280926 A JP 5280926A JP 28092693 A JP28092693 A JP 28092693A JP H07135271 A JPH07135271 A JP H07135271A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
resin
resin sealing
sealing portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5280926A
Other languages
English (en)
Inventor
Masahiro Morimura
政弘 森村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apic Yamada Corp
Original Assignee
Apic Yamada Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apic Yamada Corp filed Critical Apic Yamada Corp
Priority to JP5280926A priority Critical patent/JPH07135271A/ja
Publication of JPH07135271A publication Critical patent/JPH07135271A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15158Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159Side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【目的】 樹脂封止後、樹脂が個化して体積が収縮した
際に、樹脂封止部外端部分の基板面からの剥離を防止し
得る半導体装置用基板と、それを用いた半導体装置を提
供する。 【構成】 一方の面に半導体素子16が配設されると共
に、該一方の面のみに樹脂封止部22が形成される半導
体装置10用基板12において、前記一方の面であっ
て、形成される前記樹脂封止部22の輪郭線より若干内
側に相当する位置に他方の面方向へ掛止孔28が形成さ
れている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置用基板と半導
体装置に関し、一層詳細には一方の面に半導体素子が配
設されると共に、一方の面のみに樹脂封止部が形成され
る半導体装置用基板と、それを用いた半導体装置に関す
る。
【0002】
【従来の技術】一方の面に半導体素子が配設されると共
に、一方の面のみに樹脂封止部が形成される半導体装置
用基板と、それを用いた半導体装置の例としては、PC
T国際公開WO92/11654号公報に開示されるも
のがある。この半導体装置は、基板の一方の面にICチ
ップを配設し、ワイヤボンディングを施した後、ICチ
ップ等をトランスファモールドで樹脂封止して成る。
【0003】
【発明が解決しようとする課題】しかしながら、上記の
従来の半導体装置には次のような課題がある。基板の一
方の面に配設されたICチップ等を樹脂封止した後、樹
脂が固化すると樹脂封止部の体積が収縮する。その収縮
により、樹脂封止部の外端部分は基板の一方の面から剥
離し易くなる。樹脂封止部の外端部分が基板面から剥離
すると、樹脂封止部内へ水分が侵入して回路を短絡させ
るおそれがある。また、剥離した箇所は強度的に弱くな
るため欠損することがある。特に当該箇所に成形品ゲー
トが形成された場合、ゲートブレーク工程において応力
が集中して当該箇所で欠損し易いという課題もある。従
って、本発明は樹脂封止後、樹脂が固化して体積が収縮
した際に、樹脂封止部外端部分の基板面からの剥離を防
止し得る半導体装置用基板と、それを用いた半導体装置
を提供することを目的とする。
【0004】
【課題を解決するための手段】上記課題を解決するた
め、本発明は次の構成を備える。すなわち、一方の面に
半導体素子が配設されると共に、該一方の面のみに樹脂
封止部が形成される半導体装置用基板において、前記一
方の面であって、形成される前記樹脂封止部の輪郭線よ
り若干内側に相当する位置に他方の面方向へ掛止孔が形
成されていることを特徴とする。または、一方の面に半
導体素子が配設されると共に、該一方の面のみに樹脂封
止部が形成される半導体装置用基板において、前記一方
の面であって、形成される前記樹脂封止部の輪郭線より
若干内側に相当する複数の位置に掛止凸部が突設されて
いることを特徴とする。
【0005】
【作用】作用について説明する。掛止孔が形成された基
板を用いた半導体装置の場合、樹脂封止を行うと、樹脂
封止部の外端部の若干内側に在る掛止孔内へ樹脂が進入
する。樹脂が固化すると、樹脂封止部は掛止孔と掛止状
態となるので体積が収縮しても当該外端部が基板の面か
ら剥離するのを防止可能となる。一方、掛止凸部が形成
された基板を用いた半導体装置の場合、樹脂封止を行う
と、樹脂封止部の外端部の若干内側に在る掛止凸部を樹
脂が被覆する。樹脂が固化すると、樹脂封止部は掛止凸
部と掛止状態となるので体積が収縮しても当該外端部が
基板の面から剥離するのを防止可能となる。
【0006】
【実施例】以下、本発明の好適な実施例について添付図
面と共に詳述する。 (第1実施例)第1実施例について図1(断面図)と共
に説明する。なお、第1実施例の半導体装置10はボー
ルグリッドアレイ型の半導体装置である。12は基板で
あり、ガラスエポキシ樹脂性の平板である。基板12の
上面には回路パターン14aが、基板12の下面には回
路パターン14bが多数プリントされている。16は半
導体素子の一例であるICチップであり、基板12の上
面に固定されている。各回路パターン14aとICチッ
プ16の各端子18とはボンディングワイヤ20で接続
されている。
【0007】22は樹脂封止部であり、基板12の上面
側に形成されている。樹脂封止部22は平面矩形状に形
成され、ICチップ16および回路パターン14aを被
覆している。樹脂封止部22はトランスファモールド装
置によって成形されている。24はスルーホールであ
り、基板12に対して上下方向へ多数透設されている。
スルーホール24の内面および上下端面には導体メッキ
が施されており、各回路パターン14aを対応する回路
パターン14bと電気的に接続している。26は接点で
あり、各回路パターン14bに設けられている。接点2
6は基板12下面の所定位置に半田を半球状のバンプに
形成して成る。多数の接点26はマトリクス状に配設さ
れている。28は掛止孔であり、上下方向へ複数透設さ
れている。掛止孔28は樹脂封止部22の外縁(輪郭
線)より若干内側に透設されている。掛止孔28の下部
は大径に形成され、樹脂封止部22を形成する際に進入
して固化した樹脂が抜脱するのを防止するための抜止部
30になっている。掛止孔28は、矩形状の樹脂封止部
22の各コーナー部に対応して配設されている。なお、
掛止孔28の数は樹脂封止部22の態様によって異な
り、1個でもよい場合もある。
【0008】上記の構成を有する半導体装置10におい
て、樹脂封止部22を形成すべくトランスファモールド
を行い、樹脂封止部22を形成すると共に、樹脂封止部
22の外端部の若干内側に在る掛止孔28内に進入した
樹脂が固化すると、樹脂封止部22は掛止孔28と掛止
状態となるので、樹脂封止部22の体積が収縮しても樹
脂封止部22の外端部が基板12の上面から剥離するの
を防止可能となる。樹脂封止部22の外端部が基板12
から剥離しないので、樹脂封止部22内への水分の侵入
および樹脂封止部22の欠損を防止可能となる。
【0009】(第2実施例)第2実施例について図2
(平面図)と共に説明する。なお、第2実施例もボール
グリッドアレイ型の半導体装置であり、第1実施例と同
一の構成要素については第1実施例と同一の符号を付
し、説明は省略する。基板12は平面矩形状に形成さ
れ、樹脂封止部22も平面矩形状に形成されている。4
個の掛止孔28は、樹脂封止部22の各コーナー部に相
当する位置に配設されている。
【0010】4個の掛止孔28のうちの1個の掛止孔2
8aは、トランスファモールド装置を介して樹脂封止部
22を成形して樹脂封止する際に、樹脂封止部22と連
結して形成される成形品ゲート32の近傍に相当する位
置に配設されている。掛止孔28aをこの位置に配設す
ると、樹脂封止後のゲートブレーク工程で成形品ゲート
32近傍に外力が加えられても、掛止孔28a内の固化
した樹脂が樹脂封止部22を掛止してするので外力に対
抗でき、樹脂封止部22の欠損を防止可能となってい
る。さらに、成形品ゲート32近傍における樹脂封止部
22の外端部(輪郭線)と、基板12の外縁との間の距
離Aを可及的に短距離に形成すると、成形品ゲート32
と基板12面との付着面積が小さくなり、両者の付着力
も小さくすることができ、ゲートブレークをより小さな
力で行うことができる。その結果、樹脂封止部22の欠
損をより一層防止可能になっている。
【0011】(第3実施例)第3実施例について図3
(部分断面図)と共に説明する。なお、先行実施例と同
一の構成要素については先行実施例と同一の符号を付
し、説明は省略する。第3実施例の基板12は多層基板
であり、第3実施例では互いに接合された上層基板部3
4aと下層基板部34bとから成るが、特に層数は限定
されない。掛止孔28は上層基板部34aに透設され、
掛止孔28の下端は下層基板部34bによって閉塞され
ている。なお、多層基板の場合でも掛止孔28の下端は
必ずしも閉塞しなくてもよい。第3実施例の基板12を
用いると、掛止孔28内に進入した樹脂が基板12の下
面に露出することがない。従って、基板12の下面に樹
脂を露出させたくないような態様での使用に有利であ
る。なお、基板12の下面に樹脂が露出するのを防止す
るためには、特に多層基板を使用せず、単層基板に有底
孔を穿設してもよい。しかし、抜止部30を容易に形成
するためには多層基板の方が有利である。
【0012】(第4実施例)第4実施例について図4
(部分断面図)と共に説明する。なお、先行実施例と同
一の構成要素については先行実施例と同一の符号を付
し、説明は省略する。第4実施例では掛止孔28に代え
て掛止凸部36が設けられている。掛止凸部36は、基
板12の上面であって、樹脂封止部22の外端部(輪郭
線)より若干内側に複数上方へ突設されている。掛止凸
部36の上部には、掛止凸部36を被覆して固化した樹
脂が掛止凸部36から抜脱するのを防止するため、大径
に形成されたの抜止部38が形成されている。複数の掛
止凸部36のうちの1個は、第2実施例同様、樹脂封止
部22と連結して形成される成形品ゲート32の近傍に
相当する位置に配設するとよい。また、成形品ゲート3
2近傍の樹脂封止部22の外端部(輪郭線)と、基板1
2外縁との間の距離Aを可及的に短く形成するとよい。
さらに、樹脂封止部22を矩形状に形成し、掛止凸部3
6を、樹脂封止部22の各コーナー部に相当する位置に
配設してもよい。
【0013】第4実施例においても樹脂封止部22を形
成すべくトランスファモールドを行い、樹脂封止部22
を形成すると、掛止凸部36を樹脂が被覆する。樹脂が
固化すると、樹脂封止部22は掛止凸部36と掛止状態
となるので、樹脂封止部22の体積が収縮しても樹脂封
止部22の外端部が基板12の上面から剥離するのを防
止可能となる。樹脂封止部22の外端部が基板12から
剥離しないので、樹脂封止部22内への水分の侵入およ
び樹脂封止部22の欠損を防止可能となる。なお、本発
明は、一方の面に半導体素子が配設されると共に、その
一方の面のみに樹脂封止部が形成される半導体装置用基
板を前提としているが、単なる樹脂封止部の収縮による
剥離だけを防止するのであれば、両方の面に樹脂封止部
が形成される半導体装置用基板に応用することもでき
る。以上、本発明の好適な実施例について種々述べてき
たが、本発明は上述の実施例に限定されるのではなく、
例えば基板12は金属製でもよいし、半導体装置10も
ボールグリッドアレイに限定されない等、発明の精神を
逸脱しない範囲でさらに多くの改変を施し得るのはもち
ろんである。
【0014】
【発明の効果】本発明に係る半導体装置用基板を用いる
と、掛止孔が形成された基板を用いた半導体装置の場
合、樹脂封止を行うと、樹脂封止部の外端部の若干内側
に在る掛止孔内へ樹脂が進入する。樹脂が固化すると、
樹脂封止部は掛止孔と掛止状態となるので体積が収縮し
ても当該外端部が基板の面から剥離するのを防止可能と
なる。一方、掛止凸部が形成された基板を用いた半導体
装置の場合、樹脂封止を行うと、樹脂封止部の外端部の
若干内側に在る掛止凸部を樹脂が被覆する。樹脂が固化
すると、樹脂封止部は掛止凸部と掛止状態となるので体
積が収縮しても当該外端部が基板の面から剥離するのを
防止可能となる。従って、どちらの場合も樹脂封止部の
外端部が基板から剥離しないので、樹脂封止部内への水
分の侵入および樹脂封止部の欠損を防止可能となる等の
著効を奏する。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の第1実施例を示した
断面図。
【図2】本発明に係る半導体装置の第2実施例を示した
平面図。
【図3】本発明に係る半導体装置の第3実施例を示した
部分断面図。
【図4】本発明に係る半導体装置の第4実施例を示した
部分断面図。
【符号の説明】
10 半導体装置 12 基板 16 ICチップ 22 樹脂封止部 28、28a 掛止孔 30、38 抜止部 32 成形品ゲート 36 掛止凸部

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 一方の面に半導体素子が配設されると共
    に、該一方の面のみに樹脂封止部が形成される半導体装
    置用基板において、 前記一方の面であって、形成される前記樹脂封止部の輪
    郭線より若干内側に相当する位置に他方の面方向へ掛止
    孔が形成されていることを特徴とする半導体装置用基
    板。
  2. 【請求項2】 前記掛止孔は透孔であることを特徴とす
    る請求項1記載の半導体装置用基板。
  3. 【請求項3】 前記掛止孔は有底孔であることを特徴と
    する請求項1記載の半導体装置用基板。
  4. 【請求項4】 前記掛止孔には、掛止孔内へ進入して固
    化した樹脂が掛止孔から抜脱するのを防止するための抜
    止部が形成されていることを特徴とする請求項1、2ま
    たは3記載の半導体装置用基板。
  5. 【請求項5】 一方の面に半導体素子が配設されると共
    に、該一方の面のみに樹脂封止部が形成される半導体装
    置用基板において、 前記一方の面であって、形成される前記樹脂封止部の輪
    郭線より若干内側に相当する複数の位置に掛止凸部が突
    設されていることを特徴とする半導体装置用基板。
  6. 【請求項6】 前記掛止凸部には、掛止凸部を被覆して
    固化した樹脂が掛止凸部から抜脱するのを防止するため
    の抜止部が形成されていることを特徴とする請求項5記
    載の半導体装置用基板。
  7. 【請求項7】 複数の前記掛止孔または掛止凸部のうち
    の1個は、樹脂封止の際に前記樹脂封止部と連結して形
    成される成形品ゲートの近傍に相当する位置に配設され
    ていることを特徴とする請求項1、2、3、4、5また
    は6記載の半導体装置用基板。
  8. 【請求項8】 樹脂封止の際に前記樹脂封止部と連結し
    て形成される成形品ゲート近傍に相当する部分における
    樹脂封止部の輪郭線と、外縁との間の距離は短距離であ
    ることを特徴とする請求項1、2、3、4、5、6また
    は7記載の半導体装置用基板。
  9. 【請求項9】 前記樹脂封止部は矩形状に形成され、前
    記掛止孔または掛止凸部は、樹脂封止部の各コーナー部
    に相当する位置に配設されていることを特徴とする請求
    項1、2、3、4、5、6、7または8記載の半導体装
    置用基板。
  10. 【請求項10】 請求項1、2、3、4、5、6、7、
    8または9記載の半導体装置用基板の一方の面に配設さ
    れた半導体素子を樹脂封止して成る半導体装置。
JP5280926A 1993-11-10 1993-11-10 半導体装置用基板と半導体装置 Pending JPH07135271A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5280926A JPH07135271A (ja) 1993-11-10 1993-11-10 半導体装置用基板と半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5280926A JPH07135271A (ja) 1993-11-10 1993-11-10 半導体装置用基板と半導体装置

Publications (1)

Publication Number Publication Date
JPH07135271A true JPH07135271A (ja) 1995-05-23

Family

ID=17631862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5280926A Pending JPH07135271A (ja) 1993-11-10 1993-11-10 半導体装置用基板と半導体装置

Country Status (1)

Country Link
JP (1) JPH07135271A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959353A (en) * 1997-08-28 1999-09-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2010219346A (ja) * 2009-03-17 2010-09-30 Toshiba Corp プリント回路板及びプリント回路板を備えた電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959353A (en) * 1997-08-28 1999-09-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2010219346A (ja) * 2009-03-17 2010-09-30 Toshiba Corp プリント回路板及びプリント回路板を備えた電子機器

Similar Documents

Publication Publication Date Title
US6798049B1 (en) Semiconductor package and method for fabricating the same
KR100280762B1 (ko) 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US6333252B1 (en) Low-pin-count chip package and manufacturing method thereof
US6861295B2 (en) Low-pin-count chip package and manufacturing method thereof
US6700188B2 (en) Low-pin-count chip package having concave die pad and/or connections pads
KR100477020B1 (ko) 멀티 칩 패키지
JP2000058711A (ja) Cspのbga構造を備えた半導体パッケージ
JP2914097B2 (ja) 射出成形プリント基板
KR19990068199A (ko) 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
JPH01179334A (ja) 半導体素子の実装方法
JP3542297B2 (ja) 半導体装置用パッケージおよびその製造方法
KR100538485B1 (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
US20020149121A1 (en) Base interconnection substrate, manufacturing method thereof, semiconductor device and manfacturing method thereof
US20020104684A1 (en) Tape circuit board and semiconductor chip package including the same
JPH07135271A (ja) 半導体装置用基板と半導体装置
US5982026A (en) Inexpensive resin molded semiconductor device
US6312975B1 (en) Semiconductor package and method of manufacturing the same
KR950005456B1 (ko) 수지봉지형 반도체장치
JPH01146376A (ja) チップled
JPH03161958A (ja) プラスチックピングリッドアレイ型半導体パッケージ構造
KR0146061B1 (ko) 적층형 패키지 및 그 제조방법
JP3136274B2 (ja) 半導体装置
KR200212345Y1 (ko) 반도체패키지의 가요성회로기판 구조_
KR100708050B1 (ko) 반도체패키지