KR950005456B1 - 수지봉지형 반도체장치 - Google Patents

수지봉지형 반도체장치 Download PDF

Info

Publication number
KR950005456B1
KR950005456B1 KR1019910020113A KR910020113A KR950005456B1 KR 950005456 B1 KR950005456 B1 KR 950005456B1 KR 1019910020113 A KR1019910020113 A KR 1019910020113A KR 910020113 A KR910020113 A KR 910020113A KR 950005456 B1 KR950005456 B1 KR 950005456B1
Authority
KR
South Korea
Prior art keywords
resin
insulating member
semiconductor device
encapsulated semiconductor
semiconductor element
Prior art date
Application number
KR1019910020113A
Other languages
English (en)
Other versions
KR920010851A (ko
Inventor
마야 오바따
아사오 니시무라
마꼬또 기따노
아끼히로 야구찌
Original Assignee
가부시끼가이샤 히다찌세이사꾸쇼
가나이 쯔또무
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다찌세이사꾸쇼, 가나이 쯔또무 filed Critical 가부시끼가이샤 히다찌세이사꾸쇼
Publication of KR920010851A publication Critical patent/KR920010851A/ko
Application granted granted Critical
Publication of KR950005456B1 publication Critical patent/KR950005456B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

수지봉지형 반도체장치
제1도는 본 발명의 1실시예에 의한 리이드온칩구조의 수지봉지형 반도체장치의 부분단면사시도.
제2도는 본 발명의 다른 실시예에 의한 리이드온칩구조의 수지봉지형 반도체장치의 부분단면사시도.
제3도 및 제4도(a)~(f)는 제1도 및 제2도에 도시한 실시예의 다른 절연막형상을 도시한 평면도.
제5도는 본 발명의 1실시예에 의한 칩온리이드구조의 수지봉지형 반도체장치의 부분단면사시도.
제6도 내지 제8도는 본 발명을 리이드온칩, 또는 칩온리이드구조 이외의 구조의 수지봉지형 반도체장치에 적용한 경우의 실시예를 도시한 것으로써, 제6도 및 제7도는 이들의 수지봉지형 반도체장치의 단면도.
제8도는 부분단면 사시도.
제9도는 수지균열의 발생 메커니즘을 설명하기 위한 부분단면도.
제10도는 종래의 리이드온칩구조의 수지봉지형 반도체장치의 1예를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체소자 2 : 절연막
3 : 리이드 4 : 금속세선
5 : 봉지수지 6 : 탭
7 : 박리 8 : 수지균열
3a : 공용리이드 3b : 신호용 리이드
본 발명은 수지봉지형 반도체장치에 관한 것으로, 특히 한정된 외형치수하에서 가능한한 대형의 반도체소자를 탑재할 수 있으며, 또 수지균열의 방지에 적합한 수지봉지형 반도체장치에 관한 것이다.
종래, 수지봉지형 반도체장치에서는 반도체소자를 탭이라 하는 소자탑재부에 고정하여 탭주위에 여러개의 리이드를 배치하고, 반도체소자상의 단자와 리이드를 금속세선에 의하여 전기적으로 접속해서 그 주위를 봉지수지로 몰드하는 구조가 채용되고 있다. 최근 반도체소자의 고집적화에 의해서 소자치수가 대형화되는 경향에 있고, 그 반면에 반도체장치의 외형치수는 고밀도내장상의 요구로 자유롭게 확대할 수 없는가, 또는 역으로 소형화되는 경향에 있다. 이 때문에 종래와 같이 탭상에 반도체소자를 탑재하는 구조에서는 외형치수가 일정한채로 반도체소자의 치수를 대형화해가면 리이드를 수지에 고정하는 부분의 길이가 부족하여 리이드의 충분한 고정강도가 얻어지지 않는다는 문제가 발생하였다.
이와 같은 문제를 해소하기 위한 방법으로써는 제10도에 도시한 바와 같은 구조가 일본국 특허공개공보 소화61－241959호 등에 의해 알려지고 있다. 이 구조는 반도체소자(1)의 회로형성면의 2장소에 절연막(2)를 접착하고, 각각의 절연막(2)상에 전기적 접속용의 공용리이드(3a)를 서로 대향하도록 절연막(2)의 안쪽끝 근방에 고정하고, 공용리이드(3a)와는 떨어진 위치에 신호용리이드(3b)를 고정하여 공용리이드(3a) 및 신호용리이드(3b)와 반도체소자(1)을 금속세선(4)로 전기적으로 접속한다는 것이다. 이와 같은 구조를 통칭해서 리이드온칩구조라 한다. 또, 같은 취지로 탭을 사용하지 않는 구조에는 리이드온칩의 역구조, 즉 반도체소자(1)의 회로형성면의 반대측을 리이드(3)상에 탑재한 칩온리이드구조가 알려지고 있다. 칩온리이드구조의 예로서는 일본국 특허공개공보 소화61－258458호에 기재된 기술이 있다.
먼저 종래기술의 문제점에 대해서 리이드온칩구조를 예로해서 설명한다.
일반적으로 절연막에는 기본재료로써 폴리이미드 등의 고분자재료가 사용되고 있다. 이들의 절연막 기본재료는 봉지수지와의 접착성이 결여된다. 반도체소자의 회로형성면과 각 리이드는 금속세선 등에 의해 전기적인 접속을 취할 필요가 있다. 그 때문에 절연막은 통상 필요한 장소에만 부분적으로 접착된다.
그런데, 수지봉지형 반도체장치에서는 이것을 구성하는 반도체소자, 리이드, 절연막 및 봉지수지의 선팽창계수가 통상 서로 다르므로, 장치의 온도변화에 의해서 장치내에 열응력이 발생한다. 특히 절연막과 수지봉지는 선팽창계수의 차가 크고, 접착성에도 결여되므로, 열응력이 걸려 있는 상황에서는 어떠한 원인으로 용이하게 경계면 박리가 발생한다. 절연막과 봉지수지의 경계면이 박리하는 것에 의해 절연막의 상단부에 높은 응력이 발생하여 이 부분에서 수지균열이 발생한다.
수지균열의 발생 메커니즘을 모식적으로 제9도에 도시한다. 이것은 반도체장치 수지봉지후의 냉각이나 온도 사이클 시험시의 온도저하에 의한 수지균열 발생메커니즘이다. 앞서도 기술한 바와 같이 장치의 구성재 각각의 선팽창계수의 차이에 의해 반도체소자(1)상부에서는 냉각에 의해 수축하고자하는 봉지수지(5)가 반도체소자(1)에 의해서 끌려진다. 이것이 절연막 바깥쪽측면(2c)의 박리(7)에 의해서 절연막(2)의 상단부에 응력집중을 일으켜 수지균열(8b)에 이른다. 또, 절연막의 측면부근에 리이드가 위치하는 경우도 마찬가지이다. 제9도에서 절연막 안쪽측면(2b)에 박리(7)이 발생하면, 절연막(2)안쪽측면(2b)와 거의 같은 위치에 존재하면 공용리이드(3a)측면과 봉지수지 (5)의 경계면에도 박리(7)이 진행하여 공용리이드(3a) 상반부에 응력집중을 일으켜 수지균열(8a)에 이른다.
일반적으로 수지균열이 발생하면 반도체장치의 봉지성능 및 외관을 손상시키는 이외에 공용리이드(3a) 상단부에서 수지균열(8a)가 발생하는 경우에는 공용리이드 (3a) 또는 신호용리이드(3b)와 반도체소자(1)을 전기적으로 접속하는 금속세선도 단선시킨다는 문제가 일어난다.
이상 리이드온칩구조의 경우에 대하여 기술했지만, 수지봉지형 반도체장치에서 그밖의 형태로 절연막을 사용한 경우에도 마찬가지이다.
본 발명의 목적은 수지균열을 방지해서 한정된 외형치수하에서 가능한한 대형의 반도체소자를 탑재할 수 있는 수지봉지형 반도체장치를 제공하는 것이다.
상기 목적은 절연부재(예를들면, 막 이하동일)끝부와 봉지수지의 경계면에 박리가 발생 또는 성장하지 않는 수단을 강구하는 것에 의해서 달성된다. 구체적으로는 절연부재의 주위측면에 오목볼록을 마련하는 것에 의해 달성된다.
즉, 본 발명은 반도체소자, 이 반도체소자에 각각 도통접속되는 여러개의 리이드, 상기 반도체소자와 리이드의 한쪽 또는 양쪽에 붙여진 절연부재 및 상기 리이드의 일부가 절연부재와 반도체소자를 덮는 수지봉지를 구비한 수지봉지형 반도체장치에 있어서, 절연부재의 측면의 적어도 일부에 오목볼록을 마련하는 것을 특징으로 하는 것이다.
또, 본 발명은 반도체소자, 이 반도체소자에 각각 도통접속되는 여러개의 리이드, 상기 반도체소자와 리이드 사이에 기재하는 절연부재 및 상기 리이드의 일부와 절연부재와 반도체소자를 덮는 수지봉지를 구비한 수지봉지형 반도체장치에 있어서, 절연부재의 측면의 적어도 일부에 오목볼록을 마련한 것을 특징으로 하는 것이다.
또, 본 발명은 반도체소자의 회로형성면측의 적어도 2장소에 절연부재가 접착되고, 각각의 이 절연부재상에 전기접속용의 제 1의 리이드가 절연부재의 측면에 따라서 마련되며, 또한 제 1의 리이드끼리가 서로 대향하도록 배치되고, 또 이 제 1의 리이드와는 떨어진 위치에 여러개의 제 2의 리이드가 배치되고, 이 제 1의 리이드와 제 2의 리이드의 일부 및 반도체소자, 그리고 절연부재를 수지로 봉지해서 이루어지는 수지봉지형 반도체장치에 있어서, 상기 절연부재의 측면의 적어도 일부에 오목볼록을 마련한 것을 특징으로 하는 것이다.
상기한 수지봉지형 반도체장치에서 제 1의 리이드근방에 위치하는 다른 제 1의 리이드와 대향하는 절연부재측면의 적어도 일부에 오목볼록을 마련하는 것이 좋다.
또, 본 발명은 반도체소자의 아래면에 절연부재가 접착되고, 이 반도체소자에 각각 도통접속되는 여러개의 리이드를 상기 절연부재의 아래면까지 연장시켜서 상기 리이드의 일부, 절연부재 및 반도체소자를 수지로 봉지해서 이루어지는 수지봉지형 반도체장치에 있어서, 절연부재의 측면의 적어도 일부에 오목볼록을 마련한 것을 특징으로 하는 것이다.
또, 본 발명은 반도체소자의 아래면에 절연부재가 접착되고, 이 반도체소자에 각각 도통접속되는 여러개의 리이드를 상기 절연부재의 윗면까지 연장시켜서 상기 리이드의 일부, 절연막부재 및 반도체소자를 수지로 봉지해서 이루어지는 수지봉지형 반도체장치에 있어서, 절연부재의 측면의 적어도 일부에 오목볼록을 마련한 것을 특징으로 하는 것이다.
또, 본 발명은 반도체소자, 이 반도체소자를 탑재하는 탭, 그 주위에 마련된 상기 반도체소자에 각각 도통접속되는 여러개의 리이드, 이 리이드의 여러개의 공통으로 접착된 1개 또는 여러개의 절연부재 및 상기 리이드의 일부, 탭, 절연부재 그리고 반도체소자를 덮는 수지로 이루어지는 수지봉지형 반도체장치에 있어서, 절연부재의 측면의 적어도 일부에 오목볼록을 마련한 것을 특징으로 하는 것이다.
상기 수지봉지형 반도체장치에서 절연부재의 측면에 따른 방향의 오목부 열린구멍끝의 폭을 오복부 내부의 폭보다 좁개한 것이 좋다. 또, 절연부재측면의 적어도 일부를 오목볼록 대신에 배의 껍질처럼 오톨도톨하게 짠 천모양으로 한 것이 좋다. 또, 절연부재의 오목부에 둥그스름한 모양을 붙인 것이 좋다.
상기와 같이 절연막의 주위측면에 오목볼록을 마련하는 것에 의해서 막측면과 봉지수지의 경계면에 작용하는 응력이 분산되므로 절연막과 봉지수지사이에 박리가 좀처럼 발생하지 않는다. 만일 박리가 발생해도 박리는 절연막측면에 따라서 광범위하게 진전할 수 없게 된다. 따라서 박리는 최소한으로 멈추어져서 수지균열의 발생을 방지할 수 있으므로 대형의 반도체소자를 탑재한 경우라도 고신뢰성의 수지봉지형 반도체장치를 얻을수가 있다.
이하, 본 발명의 1실시예를 도면에 따라 설명한다.
제1도는 본 발명의 1실시예에 의한 리이드온칩구조의 수지봉지형 반도체장치의 부분단면사시도이다. 도면에서,공용리이드(3a)는 반도체소자(1)의 중앙부분을 그 긴변과 평행하게 신장하고 있으며, 반도체소자(1)의 회로형성면(1a)상에서 반도체소자 (1)과 금속세선(4)에 의해서 전기접속이 실행되고 있다. 2개의 공용리이드선(3a)의 주요부끼리는 서로서로 마주대해서 배치되어 있다. 회로형성면(1a)는 대부분이 폴리이미드 등의 비활성화막으로 덮어져 있지만 이 전기접속부분의 영역에 대해서는 비활성화막이 없어 회로형성면이 노출되어 있다. 또, 신호용리이드(3b)는 장방형상의 반도체소자 (1)의 어느것인가의 변을 횡단해서 반도체소자(1)의 중앙측으로 신장되어 있고, 반도체소자(1)의 회로형성면(1a)상에서 반도체소자(1)과 그 선단부가 금속세선(4)에 의해서 전기적으로 접속되어 있다.
공용리이드(3a)의 아래면 및 신호용리이드(3b)의 아래면과 반도체소자(1)의 회로형성면(1a)사이에는 공용리이드(3a) 및 신호용리이드(3b)와 반도체소자(1)을 전기적으로 절연하기 위한 폴리이미드제의 절연막(2)가 마련되어 있다. 2개의 절연막(2)의 안쪽, 즉 공용리이드(3a)에 따른 측면에는 오목볼록(2a)가 마련되어 있다. 이것은 사전에 절연막(2)의 측면에 에칭 또는 펀칭 등에 의해서 오목볼록을 마련한 것을 부착해도 좋고, 장방형의 절연막(2)를 반도체소자(1) 또는 리이드(3)에 부착하고나서 적당한 형상으로 에칭해도 좋다.
본 실시예에 의하면 절연막(2)의 안쪽측면과 봉지수지(5)의 경계면에 작용하는 응력이 분산되므로 절연막(2)의 안쪽측면과 봉지수지(5)의 박리가 좀처럼 발생하지 않으며, 또 발생한 경우라도 박리는 측면에 따라 광범위하게 진전할 수가 없게 되므로 공용리이드(3a) 바깥쪽의 상부에서의 수지균열을 방지할 수 있다. 또한, 오목볼록(2a)는 상기 측면전부가 아니고, 그 중앙부분에만 마련해도 좋다. 이 형태의 반도체장치는 이 중앙부분이 특히 균열이 발생하기 쉽기 때문이다. 절연막의 재질로써는 폴리이미드, 에폭시등의 고분자막 이외에 글라스크로스 등의 수지함침재라도 좋다. 또, 미리 성형한 수지판이나 세라믹판이라도 마찬가지의 효과를 기대할 수가 있다.
제2도는 본 발명의 다른 실시예에 의한 리이드온칩구조의 수지봉지형 반도체장치의 부분단면사시도이다. 절연막(2)의 형상이외는 제1도와 마찬가지이다. 본 실시예에서는 절연막(2)의 측면전체둘레에 오목볼록(2a)가 마련되어 있다. 본 실시예에 의하면, 공용리이드(3a)에서의 수지균열 이외에 막끝에서의 수지균열도 방지할 수 있다.
절연막측면의 오목볼록(2a)는 제1도 및 제2도에 도시한 바와 같은 안쪽측면 또는 전체둘레에 한정된 것은 아니고, 균열발생이 문제가 되는 부분에 필요에 따라서 특정한 방향의 측면, 또는 각각의 방향의 측면중 일부분에만 한정해서 마련해도 좋다. 또, 절연막의 개수는 2개의 경우에 한정된 것은 아니고, 반도체소자(1)이나 리이드(3)의 형상, 규격 등에 따라서 1개 또는 3개 이상이라도 좋다. 이 경우에도 오목볼록(2a)는 전체둘레에 마련해도 좋고, 균열발생이 문제가 되는 부분에 필요에 따라서 마련해도 좋으며, 2개의 절연막을 사용한 경우와 같다.
절연막(2)측면의 오목볼록(2a)의 형상으로써는 제1도 또는 제2도에 도시한 장방형이외에 제3도에 도시한 바와 같이 받침대형상이라도 좋다. 이때, 절연막측면에 따른 방향의 오목부의 폭을 열린구멍부에서 오목부내부의 폭보다 좁게하면 절연막과 봉지수지의 접착이 보다 견고하게 되므로 수지균열 방지에 더욱 효과적이다.
또, 제4도(a)~(f)에 도시한 바와 같이 정현파형상의 오목볼록이나 부분 원호형상의 오목볼록, 또는 부분원호와 직선을 조합한 형상의 오목볼록이라도 좋다. 제4도 (a)~(f)의 각예와 같이 절연막(2)의 오목부에 둥그스름한 모양을 붙이면 막오목부의 끝부에서 막이 잘게 찢어진다는 문제가 좀처럼 발생하지 않는 효과도 있다. 이들 경우에 있어서도 제4도(c)~(f)에 도시한 바와 같이 절연막(2)의 측면에 따른 방향의 폭을 열린구멍부에서 오목부내부의 폭보다 좋게하면 수지균열방지에 더욱 효과적인 것은 제3도와 마찬가지이다.
절연막측면의 오목볼록형상과 리이드의 배선패턴의 위치관계는 리이드가 존재하는 부분의 절연막을 볼록 형상으로 해도 오목형상으로 해도 좋다. 또, 절연막측면의오목볼록위치는 배선패턴과 관계가 없어도 좋고, 규칙적인 간격으로 배치하지 않아도 좋다. 또, 절연막측면의 오목볼록으로써는 제 1 도 내지 제 4도와 같은 절연막의 윤곽의 오목볼록 뿐만아니라 절연막의 측면을 조잡화하여 배껍질과 같은 오톨도톨한 형상(1~ 100미크론 정도의 랜덤한 면거칠음)으로 해도 마찬가지의 박리방지 및 수지균열방지효과를 얻을 수가 있다. 또, 오목볼록형상은 규칙적이 아니라도 좋다.
제 5 도는 본 실시예를 칩온리이드구조의 수지봉지형 반도체장치에 적용한 경우의 1실시예를 도시한 부분단면사시도이다. 반도체소자(1)은 절연막(2)를 거쳐서 리이드(3)위에 탑재되어 있다. 반도체소자(1)의 회로 형성면(1a)는 위쪽, 즉 리이드(3)의 반대쪽에 향해져 있고, 금속세선(4)에 의해서 리이드(3)의 선단부(3c)와 전기적으로 접속 되어 있다. 절연막(2)의 측면에는 리이드온칩구조의 경우와 마찬가지로 오목볼록 (2a)가 마련되어 있다. 이와 같이 오목볼록(2a)를 마련하는 것에 의해 절연막(2)의 측면과 봉지수지(5)의 접착이 견고하게 되므로 절연막(2)와 봉지수지(5)이 경계면에서의 발리가 좀처럼 발생하지 않으며, 발생한 경우라도 박리는 절연막(2)의 측면에 따라서 좀처럼 진전하지 않게 되므로 절연막(2)이 끝부에서의 수지균열을 방지할 수 있다.
이상에서는 리이드가 절연막을 거쳐서 반도체소자에 고정되는(리이드가 반도체소자의 윗면 또는 아래면까지 도달하고 있는) 경우에 대해서 설명하였지만 예를들면 제6도나 제7도에 그 단면형상을 도시한 바와 같이 절연막(2)위에 반도체소자(1)을 탑재하고, 그 절연막(2)를 반도체소자(1) 주위에 배치한 리이드(3)으로 지지하는 구조의 수지봉지형 반도체장치에 대해서도 본 발명을 적용할 수가 있다. 그 경우에도 지금까지 기술한 것과 마찬가지로 절연막 끝부(2d)에서의 수지균열을 방지하는 효과가 있다.
또, 제8도는 종래의 탭을 사용한 구조의 수지봉지형 반도체장치에서 절연막을 수지몰드전의 리이드의 고정을 위해서 사용한 경우의 본 발명의 적용예를 도시한 부분단면사시도이다. 여러개의 리이드(3)이 공통의 절연막(2)에 접착되어 서로 연결되어 있다. 이와 같이 절연막(2)를 사용하는 것에 의해서 반도체장치의 조립공정에서의 리이드(3)의 변형을 방지할 수가 있다. 이와 같은 구조의 수지봉지형 반도체장치에서도 절연막(2)의 측면에 오목볼록(2a)를 마련하는 것에 의해 절연막 끝부에서의 수지균열을 방지할 수 있다. 또한, 여러개의 리이드(3)간의 피치와 오목볼록(2a)의 피치를 제8도에서는 일치시킨 경우가 도시되어 있지만, 이것에 한정되지 않고 불일치해도 좋다. 또, 오목볼록(2a)의 피치를 리이드간의 피치보다 작게 형성하는 것이 좋다.
본 발명에 의하면 열응력에 의해서 큰 박리가 발생하는 일이 없으므로 수지균열의 발생을 방지할 수가 있다. 이것에 의해, 한정되 외형치수하에서 가능한한 대형의 반도체소자를 탑재할 수 있는 고신뢰성의 수지봉지형 반도체장치를 얻을 수가 있다.

Claims (25)

  1. 반도체소자, 이 반도체소자에 각각 도통접속되는 여러개의 리이드, 상기 반도체소자와 리이드의 한쪽 또는 양쪽에 붙여진 절연부재, 상기 리이드의 일부와 절연부재와 반도체소자를 덮는 봉지수지를 구비한 수지봉지형 반도체장치에 있어서, 상기 절연부재의 측면의 적어도 일부에 오목볼록을 마련한 수지봉지형 반도체장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 절연부재의 측면에 따른 방향의 오목부 열린구멍의 선단의 폭을 오목부내부의 폭보다 좁게한 수지봉지형 반도체장치.
  3. 특허청구의 범위 제1항에 있어서, 상기 절연부재측면의 적어도 일부를 오목볼록 대신에 배껍질모양의 오톨도톨한 상태로 한 수지봉지형 반도체장치.
  4. 특허청구의 범위 제1항에 있어서, 상기 절연부재의 오목부에 둥그스름한 모양을 붙인 수지봉지형 반도체장치.
  5. 반도체소자, 이 반도체소자에 각각 도통접속되는 여러개의 리이드, 상기 반도체소자와 리이드사이에 개재하는 절연부재, 상기 리이드의 일부와 절연부재와 반도체소자를 덮는 봉지수지를 구비한 수지봉지형 반도체장치에 있어서, 상기 절연부재의 측면의 적어도 일부에 오목볼록을 마련한 수지봉지형 반도체장치.
  6. 특허청구의 범위 제5항에 있어서, 상기 절연부재의 측면에 따른 방향의 오목부열린구멍의 선단의 폭을 오목부내부의 폭보다 좁게한 수지봉지형 반도체장치.
  7. 특허청구의 범위 제5항에 있어서, 상기 절연부재측면의 적어도 일부를 오목볼록 대신에 배껍질 모양의 오톨도톨한 상태로 한 수지봉지형 반도체장치.
  8. 특허청구의 범위 제5항에 있어서, 상기 절연부재의 오목부에 둥그스름한 모양을 붙인 수지봉지형 반도체장치.
  9. 반도체소자의 회로형성면측의 적어도 2장소에 절연부재가 접착되고, 각각의 상기 절연부재에 전기접속용의 제 1의 리이드가 절연부재의 측면에 따라서 배치되며, 또한 상기 제 1의 리이드끼리가 서로 대향하도록 배치되고, 또 상기 제 1의 리이드와는 떨어진 위치에 여러개의 제 2의 리이드가 배치되고, 상기 제 1의 리이드와 제 2의 리이드의 일부 및 반도체소자 그리고 절연부재를 수지로 봉지해서 이루어지는 수지봉지형 반도체장치에 있어서, 상기 절연부재 측면의 적어도 일부에 오목볼록을 마련한 수지봉지형 반도체장치.
  10. 특허청구의 범위 제9항에 있어서, 상기 제 1의 리이드근방에 위치하는 다른 제 1의 리이드와 대향하는 절연부재 측면의 적어도 일부에 오목볼록을 마련한 수지봉지형 반도체장치.
  11. 특허청구의 범위 제9항에 있어서, 상기 절연부재의 측면에 따른 방향의 오목부 열린구멍선단의 폭을 오목부 내부의 폭보다 좁게한 수지봉지형 반도체장치.
  12. 특허청구의 범위 제9항에 있어서, 상기 절연부재 측면의 적어도 일부를 오목볼록 대신에 배껍질모양의 오톨도톨한 상태로 한 수지봉지형 반도체장치.
  13. 특허청구의 범위 제9항에 있어서, 상기 절연부재의 오목부에 둥그스름한 모양을 붙인 수지봉지형 반도체장치.
  14. 반도체소자의 아래면에 절연부재가 접착되고, 상기 반도체소자에 각각 도통접속되는 여러개의 리이드를 상기 절연부재의 아래면까지 연장시켜서 상기 리이드의 일부와 절연부재와 반도체소자를 수지로 봉지해서 이루어지는 수지봉지형 반도체장치에 있어서, 상기 절연부재 측면의 적어도 일부에 오목볼록을 마련한 수지봉지형 반도체장치.
  15. 특허청구의 범위 제14항에 있어서, 상기 절연부재의 측면에 따른 방향의 오목부 열린구멍선단의 폭을 오목부내부의 폭보다 좁게한 수지봉지형 반도체장치.
  16. 특허청구의 범위 제14항에 있어서, 상기 절연부재의 측면의 적어도 일부를 오목볼록 대신에 배껍질 모양의 오톨도톨한 상태로 한 수지봉지형 반도체장치.
  17. 특허청구의 범위 제14항에 있어서, 상기 절연부재의 오목부에 둥그스름한 모양을 붙인 수지봉지형 반도체장치.
  18. 반도체소자의 아래면에 절연부재가 접착되고, 상기 반도체소자에 각각 도통접속되는 여러개의 리이드를 상기 절연부재의 윗면까지 연장시켜서 상기 리이드의 일부와 절연부재와 반도체소자를 수지로 봉지해서 이루어지는 수지봉지형 반도체장치에 있어서, 상기 절연부재 측면의 적어도 일부에 오목볼록을 마련한 수지봉지형 반도체장치.
  19. 특허청구의 범위 제18항에 있어서, 상기 절연부재의 측면에 따른 방향의 오목부 열린구멍선단의 폭을 오목부내부의 폭보다 좁게한 수지봉지형 반도체장치.
  20. 특허청구의 범위 제18항에 있어서, 상기 절연부재의 측면의 적어도 일부를 오목볼록 대신에 배껍질 모양의 오톨도톨한 상태로 한 수지봉지형 반도체장치.
  21. 특허청구의 범위 제18항에 있어서, 상기 절연부재의 오목부에 둥그스름한 모양을 붙인 수지봉지형 반도체장치.
  22. 반도체소자, 이 반도체소자를 탑재하는 탭, 그 주위에 배치되어서 상기 반도체소자에 각각 도통접속되는 여러개의 리이드, 상기 리이드의 여러개에 공통으로 접착된 1개 또는 여러개의 절연부재, 상기 리이드의 일부, 탭, 절연부재 및 반도체소자를 덮는 봉지수지로 이루어지는 수지봉지형 반도체장치에 있어서, 상기 절연부재의 측면의 적어도 일부에 오목볼록을 마련한 수지봉지형 반도체장치.
  23. 특허청구의 범위 제22항에 있어서, 상기 절연부재의 측면에 따른 방향의 오목부 열린구멍선단의 폭을 오목부 내부의 폭보다 좁게한 수지봉지형 반도체장치.
  24. 특허청구의 범위 제22항에 있어서, 상기 절연부재 측면의 적어도 일부를 오목볼록 대신에 배껍질 모양의 오톨도톨한 상태로 한 수지봉지형 반도체장치.
  25. 특허청구의 범위 제22항에 있어서, 상기 절연부재의 오목부에 둥그스름한 모양을 붙인 수지봉지형 반도체장치.
KR1019910020113A 1990-11-28 1991-11-13 수지봉지형 반도체장치 KR950005456B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2326332A JPH04196349A (ja) 1990-11-28 1990-11-28 樹脂封止型半導体装置
JP90-326332 1990-11-28

Publications (2)

Publication Number Publication Date
KR920010851A KR920010851A (ko) 1992-06-27
KR950005456B1 true KR950005456B1 (ko) 1995-05-24

Family

ID=18186595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020113A KR950005456B1 (ko) 1990-11-28 1991-11-13 수지봉지형 반도체장치

Country Status (2)

Country Link
JP (1) JPH04196349A (ko)
KR (1) KR950005456B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831561B2 (ja) * 1991-03-20 1996-03-27 テキサス インスツルメンツ インコーポレイテツド 半導体装置
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置

Also Published As

Publication number Publication date
KR920010851A (ko) 1992-06-27
JPH04196349A (ja) 1992-07-16

Similar Documents

Publication Publication Date Title
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US5358905A (en) Semiconductor device having die pad locking to substantially reduce package cracking
US6459145B1 (en) Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor
US4984059A (en) Semiconductor device and a method for fabricating the same
US6014318A (en) Resin-sealed type ball grid array IC package and manufacturing method thereof
US6700188B2 (en) Low-pin-count chip package having concave die pad and/or connections pads
US5653891A (en) Method of producing a semiconductor device with a heat sink
US5365409A (en) Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
KR940007385B1 (ko) 수지 봉지형 반도체장치 및 그 리이드 프레임
US20020056926A1 (en) Low-pin-count chip package and manufacturing method thereof
KR100200254B1 (ko) 반도체 장치 및 그 제조 방법
JPS6324647A (ja) 半導体パッケ−ジ
KR100231086B1 (ko) 관통 슬릿이 형성된 다이패드를 포함하는 반도체 칩 패키지
US6774479B2 (en) Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device
KR950005456B1 (ko) 수지봉지형 반도체장치
US5982026A (en) Inexpensive resin molded semiconductor device
JPH0936155A (ja) 半導体装置の製造方法
US5256903A (en) Plastic encapsulated semiconductor device
KR100221918B1 (ko) 칩 스케일 패키지
JPH03161958A (ja) プラスチックピングリッドアレイ型半導体パッケージ構造
KR100218335B1 (ko) 칩 사이즈 패키지
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법
KR100575589B1 (ko) 커플 본딩부를 구비한 빔 리드를 포함하는 에프비지에이패키지

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080508

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee