JPH03161958A - プラスチックピングリッドアレイ型半導体パッケージ構造 - Google Patents
プラスチックピングリッドアレイ型半導体パッケージ構造Info
- Publication number
- JPH03161958A JPH03161958A JP30245689A JP30245689A JPH03161958A JP H03161958 A JPH03161958 A JP H03161958A JP 30245689 A JP30245689 A JP 30245689A JP 30245689 A JP30245689 A JP 30245689A JP H03161958 A JPH03161958 A JP H03161958A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- grid array
- heat sink
- array type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 239000004033 plastic Substances 0.000 title claims description 34
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 229920005989 resin Polymers 0.000 claims abstract description 61
- 239000011347 resin Substances 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims description 37
- 238000007789 sealing Methods 0.000 claims description 20
- 230000017525 heat dissipation Effects 0.000 claims description 9
- 230000000694 effects Effects 0.000 abstract description 9
- 239000012790 adhesive layer Substances 0.000 abstract description 5
- 230000001070 adhesive effect Effects 0.000 abstract description 4
- 239000003822 epoxy resin Substances 0.000 abstract description 4
- 229920000647 polyepoxide Polymers 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 1
- 230000008961 swelling Effects 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプラスチックビングリッドアレイ型半導体パッ
ケージ構造に係り、半導体素子等を封止する封止樹脂部
の膨潤に伴い発生するボンデイン３ グワイヤの断線を防止するに好適なパッケージ構造に関
する。
ケージ構造に係り、半導体素子等を封止する封止樹脂部
の膨潤に伴い発生するボンデイン３ グワイヤの断線を防止するに好適なパッケージ構造に関
する。
従来のプラスチックピングリッドアレイ型半導体装置は
、例えば日経マイクロデバイス、２６（１９８７年）第
５６頁から第６９頁において論じられているように、金
属ビンが挿入された基板」二に半導体素子を接着し、基
板表面の金属配線と素子上の電極パッドをボンディング
ワイヤにて電気的に接続した後、さらに樹脂を用いて素
子とワイヤを基板上に封止することしこより構成される
。
、例えば日経マイクロデバイス、２６（１９８７年）第
５６頁から第６９頁において論じられているように、金
属ビンが挿入された基板」二に半導体素子を接着し、基
板表面の金属配線と素子上の電極パッドをボンディング
ワイヤにて電気的に接続した後、さらに樹脂を用いて素
子とワイヤを基板上に封止することしこより構成される
。
樹脂部は１ヘランスファーモールド方式又はポツティン
グの後ベークして固化させる方式のいずれかで形成され
、後者の方式では必要に応じて、固化前の樹脂の流れ止
め用に枠部材（ダム）を基板七に設置したり、樹脂上部
にキャップを固定した構造がある。基板はボンデイング
の作業性等を考慮して素子搭載部にキャビティ部（ザグ
リ加工部）を設ける構造が多く、さらに最近では放熱特
性の向１；を目的として、日経エレク１・ロニクス別冊
＝４一 「マイクロデバイセズＪ （１９８４年）第１６０頁
から第１６８頁において論じられているように、金属製
の放熱板を基板に接合する構造が主流となりつつある。
グの後ベークして固化させる方式のいずれかで形成され
、後者の方式では必要に応じて、固化前の樹脂の流れ止
め用に枠部材（ダム）を基板七に設置したり、樹脂上部
にキャップを固定した構造がある。基板はボンデイング
の作業性等を考慮して素子搭載部にキャビティ部（ザグ
リ加工部）を設ける構造が多く、さらに最近では放熱特
性の向１；を目的として、日経エレク１・ロニクス別冊
＝４一 「マイクロデバイセズＪ （１９８４年）第１６０頁
から第１６８頁において論じられているように、金属製
の放熱板を基板に接合する構造が主流となりつつある。
しかし、これら従来のプラスチックピングリッドアレイ
型半導体装置では、封止樹脂の膨潤作川に対して配慮が
されていなかった。このため第７図に示すように、信頼
性評価に用いられるプレッシャークッカー（ＰＣＴ）試
験等の際に、吸湿した樹脂部７の膨張により装置全体が
曲げ変形して、剥離していた素子３上面の封止樹脂７と
の界面にすき間が生じ、これに伴いこのすき間の発生を
妨げようとするワイヤ６に引張荷重が作用してワイヤ６
が断線（６ａ）するという問題があった。
型半導体装置では、封止樹脂の膨潤作川に対して配慮が
されていなかった。このため第７図に示すように、信頼
性評価に用いられるプレッシャークッカー（ＰＣＴ）試
験等の際に、吸湿した樹脂部７の膨張により装置全体が
曲げ変形して、剥離していた素子３上面の封止樹脂７と
の界面にすき間が生じ、これに伴いこのすき間の発生を
妨げようとするワイヤ６に引張荷重が作用してワイヤ６
が断線（６ａ）するという問題があった。
本発明は、封止樹脂部の膨潤に起因して発生するこのボ
ンディングワイヤの断線不良を防止する構造にして、信
頼性の高いプラスチックピングリッドアレイ型半導体装
置のパッケージ構造を提供することを目的とする。
ンディングワイヤの断線不良を防止する構造にして、信
頼性の高いプラスチックピングリッドアレイ型半導体装
置のパッケージ構造を提供することを目的とする。
上記］１的を達或するために、本発明のプラスチックピ
ングリッドアレイ型半導体装置のパッケージ構造は、半
導体素子と、該半導体素子を収容するキャビティ部を有
しかつ外部端子と電気的に接続するための金属ピンを挿
入した基板と、前記半導体素子と基板を電気的に接続す
るボンテイングワイヤと、該ボンテイングワイヤ及び前
記半導体素子を前記基板上に封止する樹脂部とから構成
されたプラスチックピングリッドアレイ型半導体パッケ
ージ構造において、前記キャビティ部の内壁上部に前記
半導体素子方向に突き出した突出部を設けたことを特徴
としている。
ングリッドアレイ型半導体装置のパッケージ構造は、半
導体素子と、該半導体素子を収容するキャビティ部を有
しかつ外部端子と電気的に接続するための金属ピンを挿
入した基板と、前記半導体素子と基板を電気的に接続す
るボンテイングワイヤと、該ボンテイングワイヤ及び前
記半導体素子を前記基板上に封止する樹脂部とから構成
されたプラスチックピングリッドアレイ型半導体パッケ
ージ構造において、前記キャビティ部の内壁上部に前記
半導体素子方向に突き出した突出部を設けたことを特徴
としている。
また、−Ｌ記目的を達戒するために、本発明の別のプラ
スチックピングリッドアレイ型半導体パッケージ構造は
，半導体素子と、該半導体素子を搭載する金属製放熱板
と、該放熱板を嵌め込み接合する貫通穴と該貫通穴の上
面周囲にざぐり面を設け、かつ外部端子と電気的に接続
するための金属ピンを挿入した基板と、前記半導体素子
と基板を電気的に接続するボンディンクワイヤと、該ボ
ンディングワイヤ及び前記半導体素子を前記基板！二に
封止する樹脂部とから構成されたプラスチックピングリ
ッドアレイ型半導体パッケージ構造において、前記放熱
板の側面−ｌｘ部に前記ざぐり而上方に突き出した突出
部を設けたことを特徴としている。
スチックピングリッドアレイ型半導体パッケージ構造は
，半導体素子と、該半導体素子を搭載する金属製放熱板
と、該放熱板を嵌め込み接合する貫通穴と該貫通穴の上
面周囲にざぐり面を設け、かつ外部端子と電気的に接続
するための金属ピンを挿入した基板と、前記半導体素子
と基板を電気的に接続するボンディンクワイヤと、該ボ
ンディングワイヤ及び前記半導体素子を前記基板！二に
封止する樹脂部とから構成されたプラスチックピングリ
ッドアレイ型半導体パッケージ構造において、前記放熱
板の側面−ｌｘ部に前記ざぐり而上方に突き出した突出
部を設けたことを特徴としている。
また、上記目的を達或するために、本発明のさらに別の
プラスチックピングリッドアレイ型半尊体パッケージ構
造は、半導体素子と、該半導体素子を搭載する金属製放
熱板と、該放熱板を嵌め込み接合する貫通穴と該貫通穴
の上面周囲にざぐり面を設けかつ外部端子と電気的に接
続するための金属ピンを挿入した基板と、前記半導体素
子と基板を電気的に接続するボンディングワイヤと、該
ボンディングワイヤ及び前記半導体素子を前記基板」二
に封止する樹脂部とから構成されたプラスチックピング
リッドアレイ型半導体パッケージ構造において、前記ざ
ぐり面から上に突き出した前記放熱板の側面部に該側面
部の周方向に溝を設けた７ ことを特徴としている。
プラスチックピングリッドアレイ型半尊体パッケージ構
造は、半導体素子と、該半導体素子を搭載する金属製放
熱板と、該放熱板を嵌め込み接合する貫通穴と該貫通穴
の上面周囲にざぐり面を設けかつ外部端子と電気的に接
続するための金属ピンを挿入した基板と、前記半導体素
子と基板を電気的に接続するボンディングワイヤと、該
ボンディングワイヤ及び前記半導体素子を前記基板」二
に封止する樹脂部とから構成されたプラスチックピング
リッドアレイ型半導体パッケージ構造において、前記ざ
ぐり面から上に突き出した前記放熱板の側面部に該側面
部の周方向に溝を設けた７ ことを特徴としている。
さらに、４；記目的を達或するために、本発明のまたさ
らに別のプラスチックピングリッドアレイ型半導体パッ
ケージ構造は、半導体素子と、該半導体素子を搭載する
金属製放熱板と、該放熱板を嵌め込み接合する貫通穴を
設け，かつ外部端子と電気的に接続するための金属ピン
を挿入した基板と、前記半導体素子と基板を電気的に接
続するボンディングワイヤと、該ボンディングワイヤ及
び前記半導体素子を前記基板上に封止する樹脂部とから
構成されたプラスチックビングリッドアレイ型半導体パ
ッケージ構造において、前記放熱板に前記半導体素子を
収容するキャビティを設け、該キャビティの内壁上部に
該半導体素子方向に突出した突出部を設けたことを特徴
としている。
らに別のプラスチックピングリッドアレイ型半導体パッ
ケージ構造は、半導体素子と、該半導体素子を搭載する
金属製放熱板と、該放熱板を嵌め込み接合する貫通穴を
設け，かつ外部端子と電気的に接続するための金属ピン
を挿入した基板と、前記半導体素子と基板を電気的に接
続するボンディングワイヤと、該ボンディングワイヤ及
び前記半導体素子を前記基板上に封止する樹脂部とから
構成されたプラスチックビングリッドアレイ型半導体パ
ッケージ構造において、前記放熱板に前記半導体素子を
収容するキャビティを設け、該キャビティの内壁上部に
該半導体素子方向に突出した突出部を設けたことを特徴
としている。
本発明のプラスチックピングリッドアレイ型半導体パッ
ケージ構造においては、半導体を搭載する部分の近辺に
凹部を設ける。すなわち、半導体を収容したキャビティ
の内壁Ｊ二部に設けた突出部８ー とその底部とから凹部を形或する、または基板に設けた
ざぐり面と半導体を搭載した放熱板の側面上方に設けた
突出部とから四部を形成する、または半導体を搭載した
放熱板の側面で基板のざぐり面より上に位置する部分に
周方向に四部を形戊ずる。
ケージ構造においては、半導体を搭載する部分の近辺に
凹部を設ける。すなわち、半導体を収容したキャビティ
の内壁Ｊ二部に設けた突出部８ー とその底部とから凹部を形或する、または基板に設けた
ざぐり面と半導体を搭載した放熱板の側面上方に設けた
突出部とから四部を形成する、または半導体を搭載した
放熱板の側面で基板のざぐり面より上に位置する部分に
周方向に四部を形戊ずる。
この凹部に封止樹脂がかみ込んだ形に形成されるので、
この凹部は、かみ合わせ効果により封正樹脂部と基板、
並びに基板に固着された素子との上下方向の密着性を高
める作用がある。従って、樹脂部の膨潤により装置全体
が曲げ変形して素ｔ」二面の剥離界面が持ち上がろうと
しても、この凹部はそれを抑えてすき間の発生を防ぐの
で、ボンディングワイヤに荷重は作用せず、断線不良が
生じることはない。
この凹部は、かみ合わせ効果により封正樹脂部と基板、
並びに基板に固着された素子との上下方向の密着性を高
める作用がある。従って、樹脂部の膨潤により装置全体
が曲げ変形して素ｔ」二面の剥離界面が持ち上がろうと
しても、この凹部はそれを抑えてすき間の発生を防ぐの
で、ボンディングワイヤに荷重は作用せず、断線不良が
生じることはない。
以下、本発明の実施例を説明する。
第１図は特許請求の範囲第１項記載の本発明の一実施例
であるプラスチックピングリソドアレイ型半導体装置の
パッケージ構造を表わす中央部縦断面図である。本実施
例は、外部端子との電気的接続用に金属ピンｌが挿入さ
れたガラスエボキシ樹脂等から或る基板２に、エポキシ
樹脂等の接着剤から成る接着層３を介して半導体素子４
（以後素子４という）を固定し、この素子４の」二面の
電極パッドと基板２の表面の金属配線５をボンディング
ワイヤ６にて電気的に接続して、さらに素子４とボンデ
ィングワイヤ６及び金属配線５のボンディング部を封止
樹脂部７で封止して構成される。
であるプラスチックピングリソドアレイ型半導体装置の
パッケージ構造を表わす中央部縦断面図である。本実施
例は、外部端子との電気的接続用に金属ピンｌが挿入さ
れたガラスエボキシ樹脂等から或る基板２に、エポキシ
樹脂等の接着剤から成る接着層３を介して半導体素子４
（以後素子４という）を固定し、この素子４の」二面の
電極パッドと基板２の表面の金属配線５をボンディング
ワイヤ６にて電気的に接続して、さらに素子４とボンデ
ィングワイヤ６及び金属配線５のボンディング部を封止
樹脂部７で封止して構成される。
基板２上には、樹脂封止を行う前に、ボッティング時の
樹脂の流れ止め用に枠部材（ダム）８が接着され、又、
基板２に挿入された金属ピン１と基板表面の金属配線５
は半田層９で電気的に接続され、さらにワイヤボンディ
ング部を除いた金属配線５及び半田層９はレジスト層１
０により、保護される。
樹脂の流れ止め用に枠部材（ダム）８が接着され、又、
基板２に挿入された金属ピン１と基板表面の金属配線５
は半田層９で電気的に接続され、さらにワイヤボンディ
ング部を除いた金属配線５及び半田層９はレジスト層１
０により、保護される。
ここで、本実施例では、基板２の素子搭載部に半導体素
子方向に突出した内壁上部２ａを有するようにキャビテ
ィ（ザグリ加工）部が設けられている。この素子方向に
突出した内壁上部突出部２ａは封止樹脂部７にくい込み
、かみ合わせ効果により基板２と樹脂、並びに基板２上
に固定された素子４と樹脂との密着性を高める働きがあ
る。従って、信頼性評価時のプレッシャークッカー試験
（ＰＣＴ）等で樹脂が膨潤して装置全体が上面に凸とな
るように曲げ変形し、これにより素子４上面の素子一樹
脂間の剥離界面にすき間が生じようとしても、これを抑
制し、ワイヤに引張荷重が作用することを防ぐことがで
きる。素子４方向に突出した内壁上部２ａの加工は、例
えば、キャビティを作製する際に内壁を傾斜させて切削
すること等により、容易に行うことができる。
子方向に突出した内壁上部２ａを有するようにキャビテ
ィ（ザグリ加工）部が設けられている。この素子方向に
突出した内壁上部突出部２ａは封止樹脂部７にくい込み
、かみ合わせ効果により基板２と樹脂、並びに基板２上
に固定された素子４と樹脂との密着性を高める働きがあ
る。従って、信頼性評価時のプレッシャークッカー試験
（ＰＣＴ）等で樹脂が膨潤して装置全体が上面に凸とな
るように曲げ変形し、これにより素子４上面の素子一樹
脂間の剥離界面にすき間が生じようとしても、これを抑
制し、ワイヤに引張荷重が作用することを防ぐことがで
きる。素子４方向に突出した内壁上部２ａの加工は、例
えば、キャビティを作製する際に内壁を傾斜させて切削
すること等により、容易に行うことができる。
第２図は特許請求の範囲第」項記載の本発明の前記実施
例とは別の実施例であるプラスチックビングリッドアレ
イ型半導体装置のパッケージ構造を表わす中央部縦断面
図である。本実施例は、キャビティ部が基板２と基板２
下面に接合された金属製の放熱板ｔ１とにより構成され
る点を除けば、前記実施例と同様にして構成される。キ
ャビティ部は、例えば基板２の中央部を素子４が十分に
収−１１− 納できる広さまでカッティングしてくり抜いた後、基板
２下面に接着剤等を用いて放熱板］」を接着して形或さ
れ、キャビティ内で素子４方向に突出した内壁上部突出
部２ａは、前記キャビティ作製時に内壁が傾斜するよう
に基板をカッティングすることにより、容易に形或され
る。本実施例においても、素子４方向に突出した内壁上
部突出部２ａは前記実施例と同様、基板２と樹脂並びに
素子４と樹脂の密着性を高める働きがある。従って、こ
れにより、樹脂の膨潤に伴い素子４上面の剥離界面にす
き間が生しようとしてもこれを抑制し、ボンディングワ
イヤ６に引張荷重が作用することを防ぐことができる。
例とは別の実施例であるプラスチックビングリッドアレ
イ型半導体装置のパッケージ構造を表わす中央部縦断面
図である。本実施例は、キャビティ部が基板２と基板２
下面に接合された金属製の放熱板ｔ１とにより構成され
る点を除けば、前記実施例と同様にして構成される。キ
ャビティ部は、例えば基板２の中央部を素子４が十分に
収−１１− 納できる広さまでカッティングしてくり抜いた後、基板
２下面に接着剤等を用いて放熱板］」を接着して形或さ
れ、キャビティ内で素子４方向に突出した内壁上部突出
部２ａは、前記キャビティ作製時に内壁が傾斜するよう
に基板をカッティングすることにより、容易に形或され
る。本実施例においても、素子４方向に突出した内壁上
部突出部２ａは前記実施例と同様、基板２と樹脂並びに
素子４と樹脂の密着性を高める働きがある。従って、こ
れにより、樹脂の膨潤に伴い素子４上面の剥離界面にす
き間が生しようとしてもこれを抑制し、ボンディングワ
イヤ６に引張荷重が作用することを防ぐことができる。
第３図は特許請求の範囲第２項記載の本発明の一実施例
であるプラスチックピングリッドアレイ型半導体装置の
パッケージ構造を表わす中央部縦断面図である。本実施
例は、金属製の放熱板↓１を装置外周方向に突出した側
面突出部１１ａが基板２の素子搭載側に設けたザグリ面
より上方に位置するように位置合わせして基板２に接合
し構成−ｌ２ー される。本実施例の作製手順は、例えば以下の通りであ
る。まず、装置外周方向に突出した側面突出部１１ａを
前述の通り位置合わせしてインサート戒形等によりトリ
アジン系等の基板２に接合し、基板２の表面にスクリー
ン印刷等の手段を用いて金属配線５を形成する。次に、
この基板２に外部端子との電気的接続用の金属ピン］を
柿人し、金属ピン１と前記金属配線５を半田層９を介し
て電気的に接続し、ワイヤボンディング部を除いた金属
配線５と半田層９をレジスト層１０で被覆する。
であるプラスチックピングリッドアレイ型半導体装置の
パッケージ構造を表わす中央部縦断面図である。本実施
例は、金属製の放熱板↓１を装置外周方向に突出した側
面突出部１１ａが基板２の素子搭載側に設けたザグリ面
より上方に位置するように位置合わせして基板２に接合
し構成−ｌ２ー される。本実施例の作製手順は、例えば以下の通りであ
る。まず、装置外周方向に突出した側面突出部１１ａを
前述の通り位置合わせしてインサート戒形等によりトリ
アジン系等の基板２に接合し、基板２の表面にスクリー
ン印刷等の手段を用いて金属配線５を形成する。次に、
この基板２に外部端子との電気的接続用の金属ピン］を
柿人し、金属ピン１と前記金属配線５を半田層９を介し
て電気的に接続し、ワイヤボンディング部を除いた金属
配線５と半田層９をレジスト層１０で被覆する。
さらに、半導体素子４を放熱板工１上にエボキシ樹脂等
の接着剤から或る接着層３を介して固定し、素子４上の
電極パッドと前記金属配線５をボンディングワイヤ６に
て電気的に接続する。最後に、ボッティング時の樹脂の
流れ止め用ダム８を基板２上に接着し、素子４、ボンデ
ィングヮイヤ６及び金属配線５のワイヤボンディング部
を封止樹脂７にて封正する。
の接着剤から或る接着層３を介して固定し、素子４上の
電極パッドと前記金属配線５をボンディングワイヤ６に
て電気的に接続する。最後に、ボッティング時の樹脂の
流れ止め用ダム８を基板２上に接着し、素子４、ボンデ
ィングヮイヤ６及び金属配線５のワイヤボンディング部
を封止樹脂７にて封正する。
本実施例で、放熱板１■の装置外周方向に突出した側面
突出部１１ａは封止樹脂部７の内部にくい込み、樹脂部
７とのかみ合わせ効果により基板と樹脂、並びに基板に
固定された素子と樹脂との密着性を高める働きがある。
突出部１１ａは封止樹脂部７の内部にくい込み、樹脂部
７とのかみ合わせ効果により基板と樹脂、並びに基板に
固定された素子と樹脂との密着性を高める働きがある。
従って、これにより、本実施例においても前記実施例と
同様に、樹脂部の膨潤に伴い素子上面の素子一樹脂間の
剥離界面にすき間が発生しようとしてもこれが抑制され
ボンディングワイヤに引張荷重が作用することを防ぐこ
とができる。放熱板工１の装置外周方向に突出した側面
部１１ａは，放熱板１１を加工する際に例えば側面が傾
斜するように切断することにより容易に形威される。
同様に、樹脂部の膨潤に伴い素子上面の素子一樹脂間の
剥離界面にすき間が発生しようとしてもこれが抑制され
ボンディングワイヤに引張荷重が作用することを防ぐこ
とができる。放熱板工１の装置外周方向に突出した側面
部１１ａは，放熱板１１を加工する際に例えば側面が傾
斜するように切断することにより容易に形威される。
第４図は特許請求の範囲第２項の本発明の第３図に示し
た実施例とは別の実施例であるプラスチックピングリッ
ドアレイ型半導体装置のパッケージ構造を表わす中央部
縦断面図である。本実施例は、放熱板１１を装置外周方
向に突出したフランジ部１ ］． ｂが基板２の素子搭
載側に設けたザグリ面より上方に位置するように位置合
わせして基板２に接合し構成される。本実施例の作製手
順は、例えば、第３図に示した実施例と同様である。木
実施例で、放熱板１１の装置外周方向に突出したフラン
ジ部１ｌｂは第３図に示した実施例と同様に封止樹脂部
７の内部にくい込み、基板と樹脂歓びに素子と樹脂の密
着性を高める働きがある。従ってこれにより、本実施例
においても第３図に示した実施例と同様に、樹脂部の膨
潤に伴う素子上面の剥離界面のすき間の発生が抑制され
、ボンディングワイヤに引張荷重が作用することを防ぐ
ことができる。放熱板１１の装置外周方向に突出したフ
ランジ部１ｌｂは、放熱板１１を加工する際に、例えば
該当部を残して側面部を切削することにより形成される
。
た実施例とは別の実施例であるプラスチックピングリッ
ドアレイ型半導体装置のパッケージ構造を表わす中央部
縦断面図である。本実施例は、放熱板１１を装置外周方
向に突出したフランジ部１ ］． ｂが基板２の素子搭
載側に設けたザグリ面より上方に位置するように位置合
わせして基板２に接合し構成される。本実施例の作製手
順は、例えば、第３図に示した実施例と同様である。木
実施例で、放熱板１１の装置外周方向に突出したフラン
ジ部１ｌｂは第３図に示した実施例と同様に封止樹脂部
７の内部にくい込み、基板と樹脂歓びに素子と樹脂の密
着性を高める働きがある。従ってこれにより、本実施例
においても第３図に示した実施例と同様に、樹脂部の膨
潤に伴う素子上面の剥離界面のすき間の発生が抑制され
、ボンディングワイヤに引張荷重が作用することを防ぐ
ことができる。放熱板１１の装置外周方向に突出したフ
ランジ部１ｌｂは、放熱板１１を加工する際に、例えば
該当部を残して側面部を切削することにより形成される
。
第５図は特許請求の範囲第３項記載の本発明の一実旅例
であるプラスチックピングリットアレイ型半導体装置の
パッケージ構造を表わす中央部縦断面図である。本実施
例は、側面に■溝部１． Ｉ Ｃを設けた放熱板１上上
に接着層３を介して半導体素子４を固定して構成され、
■溝部１１Ｇを右する放熱板１王以外の構成要素は第３
図或いは第４図に示した実施例と同様である，放熱板１
ｌは、】５ 側面に加工された■溝部１１Ｃが基板２の素子搭載側に
設けたザグリ面より上部に位置するように位置合わせし
てインサート或形等により基板２に接合される。本実施
例の放熱板接合後の作製手順は、例えば第３図或いは第
４図に示した実施例と同様である。本実施例では、放熱
板１１−の側面に設けられた■溝部１１Ｃに封止樹脂部
７がくい込み、この封止樹脂部７と放熱板上工とのかみ
合わせ効果により，基板と樹脂並びに基板に固定された
素子と樹脂との密着性が高まる。従って、これにより、
本実施例においても前記実施例と同様に、樹脂部の膨潤
に伴う素子上面の剥離界面のすき間の発生が抑制されボ
ンディングワイヤに引張荷重が作用することを防ぐこと
ができる。
であるプラスチックピングリットアレイ型半導体装置の
パッケージ構造を表わす中央部縦断面図である。本実施
例は、側面に■溝部１． Ｉ Ｃを設けた放熱板１上上
に接着層３を介して半導体素子４を固定して構成され、
■溝部１１Ｇを右する放熱板１王以外の構成要素は第３
図或いは第４図に示した実施例と同様である，放熱板１
ｌは、】５ 側面に加工された■溝部１１Ｃが基板２の素子搭載側に
設けたザグリ面より上部に位置するように位置合わせし
てインサート或形等により基板２に接合される。本実施
例の放熱板接合後の作製手順は、例えば第３図或いは第
４図に示した実施例と同様である。本実施例では、放熱
板１１−の側面に設けられた■溝部１１Ｃに封止樹脂部
７がくい込み、この封止樹脂部７と放熱板上工とのかみ
合わせ効果により，基板と樹脂並びに基板に固定された
素子と樹脂との密着性が高まる。従って、これにより、
本実施例においても前記実施例と同様に、樹脂部の膨潤
に伴う素子上面の剥離界面のすき間の発生が抑制されボ
ンディングワイヤに引張荷重が作用することを防ぐこと
ができる。
第６図は特許請求の範囲第４項記載の本発明の一実施例
であるプラスチックピングリッドアレイ型半導体装置の
パッケージ構造を表わす中央部縦断面図である。本実施
例は、放熱板１１の素子搭載部に、内壁の上部が素子方
向に突出するようなキャビティ（ザグリ加工）部が設け
られているこ−１６− とを除けば、他は、第３図、第４図或いは第５図に示し
た実施例と同様の要素で構戊され、作製ｆ順もこれらの
実施例と同様である。本実施例で、放熱板１■のキャビ
ティ部の素子４方向に突出した内壁上部突出部１ ］．
ｄは例えばキャビティ部加工時に内壁」二部が素子方
向に突出するように、内壁を傾斜させて切削することに
より、容易に形或され、第Ｊ−図に示した実施例と同様
に封止樹脂部７とのかみ合わせ効果により基板と樹脂並
びに素子と樹脂との密着性を高める働きがある。従って
、これにより、本実施例においても前記実施例と同様に
、樹脂部の膨潤に伴う素子上面の剥離界面のすき間の発
生が抑制されボンディングワイヤに弓張荷重が作用する
ことを防ぐことができる。
であるプラスチックピングリッドアレイ型半導体装置の
パッケージ構造を表わす中央部縦断面図である。本実施
例は、放熱板１１の素子搭載部に、内壁の上部が素子方
向に突出するようなキャビティ（ザグリ加工）部が設け
られているこ−１６− とを除けば、他は、第３図、第４図或いは第５図に示し
た実施例と同様の要素で構戊され、作製ｆ順もこれらの
実施例と同様である。本実施例で、放熱板１■のキャビ
ティ部の素子４方向に突出した内壁上部突出部１ ］．
ｄは例えばキャビティ部加工時に内壁」二部が素子方
向に突出するように、内壁を傾斜させて切削することに
より、容易に形或され、第Ｊ−図に示した実施例と同様
に封止樹脂部７とのかみ合わせ効果により基板と樹脂並
びに素子と樹脂との密着性を高める働きがある。従って
、これにより、本実施例においても前記実施例と同様に
、樹脂部の膨潤に伴う素子上面の剥離界面のすき間の発
生が抑制されボンディングワイヤに弓張荷重が作用する
ことを防ぐことができる。
〔発明の効果〕
本発明によれば、プラスチックピングリッ１〜アレイ型
半導体装置において、基板又は放熱板に設けられたキャ
ビティの内壁上部に素子方向に向いた突出部を設ける、
或いは、放熱板の側面に四部又は凸部を設けること等に
より、封止樹脂部とのかみ合わせの効果を利用して、基
板と樹脂、並びに基板に固定された素子との密着性を高
めることができる。従って、これにより、ＰＣＴ時等に
樹脂部が膨潤して装置全体が曲げ変形し素子上面の素子
一樹脂間の剥離界面にすき間が生じようとしてもこれを
抑制できるので、ボンディングワイヤに引張荷重が作用
することを防ぎ、ワイヤ断線の発生を防止して、プラス
チックビングリッドアレイ型半導体装置の信頼性を向上
させることができる。
半導体装置において、基板又は放熱板に設けられたキャ
ビティの内壁上部に素子方向に向いた突出部を設ける、
或いは、放熱板の側面に四部又は凸部を設けること等に
より、封止樹脂部とのかみ合わせの効果を利用して、基
板と樹脂、並びに基板に固定された素子との密着性を高
めることができる。従って、これにより、ＰＣＴ時等に
樹脂部が膨潤して装置全体が曲げ変形し素子上面の素子
一樹脂間の剥離界面にすき間が生じようとしてもこれを
抑制できるので、ボンディングワイヤに引張荷重が作用
することを防ぎ、ワイヤ断線の発生を防止して、プラス
チックビングリッドアレイ型半導体装置の信頼性を向上
させることができる。
第１図は特許請求の範囲第ｌ項記載の本発明の一実旅例
のプラスチックピングリッドアレイ型半導体装置のパッ
ケージ構造を表わす中央部縦断面図、第２図は特許請求
の範囲第上項記載の本発明の別の実施例のプラスチック
ピングリッドアレイ型半導体装置のパッケージ構造を表
わす中央部縦断面図、第３図及び第４図はそれぞれ特許
請求の範囲第２項記載の本発明の２つの実施例のプラス
チックピングリッドアレイ型半導体装置のパッケージ構
造を表わす中央部縦断面図、第５図及び第６図はそれぞ
れ特許請求の範囲第３項及び第４項記載の本発明の一実
施例のプラスチックピンクリッドアレイ型半導体装置の
パッケージ構造を表わす中央部縦断面図、第７図は従来
のプラスチックピングリッドアレイ型半導体装置の欄脂
部膨潤時の中央縦断面図である。 １・・・金属ピン、２・・基板、３・・・接着層、４・
・半導体素子、５・・・金属配線、６・・・ボンディン
グワイヤ、７・・・封正樹脂部、８・・枠部材（ダｌｂ
）．９半田層、１ ０・・・レジスト層、１１・放熱板
．２ａ・・・内壁上部突出部、ｌｌａ・・・側面突出部
、１１｝）・・・フランジ部、ｌｉｅ・・・Ｖ溝部、１
１． ｄ・・内壁］二部突出部。
のプラスチックピングリッドアレイ型半導体装置のパッ
ケージ構造を表わす中央部縦断面図、第２図は特許請求
の範囲第上項記載の本発明の別の実施例のプラスチック
ピングリッドアレイ型半導体装置のパッケージ構造を表
わす中央部縦断面図、第３図及び第４図はそれぞれ特許
請求の範囲第２項記載の本発明の２つの実施例のプラス
チックピングリッドアレイ型半導体装置のパッケージ構
造を表わす中央部縦断面図、第５図及び第６図はそれぞ
れ特許請求の範囲第３項及び第４項記載の本発明の一実
施例のプラスチックピンクリッドアレイ型半導体装置の
パッケージ構造を表わす中央部縦断面図、第７図は従来
のプラスチックピングリッドアレイ型半導体装置の欄脂
部膨潤時の中央縦断面図である。 １・・・金属ピン、２・・基板、３・・・接着層、４・
・半導体素子、５・・・金属配線、６・・・ボンディン
グワイヤ、７・・・封正樹脂部、８・・枠部材（ダｌｂ
）．９半田層、１ ０・・・レジスト層、１１・放熱板
．２ａ・・・内壁上部突出部、ｌｌａ・・・側面突出部
、１１｝）・・・フランジ部、ｌｉｅ・・・Ｖ溝部、１
１． ｄ・・内壁］二部突出部。
Claims (1)
- 【特許請求の範囲】 １、半導体素子と、該半導体素子を収容するキャビティ
部を有しかつ外部端子と電気的に接続するための金属ピ
ンを挿入した基板と、前記半導体素子と基板を電気的に
接続するボンティングワイヤと、該ボンティングワイヤ
及び前記半導体素子を前記基板上に封止する樹脂部とか
ら構成されたプラスチックピングリッドアレイ型半導体
パッケージ構造において、前記キャビティ部の内壁上部
に前記半導体素子方向に突き出した突出部を設けたこと
を特徴とするプラスチックピングリッドアレイ型半導体
パッケージ構造。 ２、半導体素子と、該半導体素子を搭載する金属製放熱
板と、該放熱板を嵌め込み接合する貫通穴と該貫通穴の
上面周囲にざぐり面を設け、かつ外部端子と電気的に接
続するための金属ピンを挿入した基板と、前記半導体素
子と基板を電気的に接続するボンディングワイヤと、該
ボンディングワイヤ及び前記半導体素子を前記基板上に
封止する樹脂部とから構成されたプラスチックピングリ
ッドアレイ型半導体パッケージ構造において、前記放熱
板の側面上部に前記ざぐり面上方に突き出した突出部を
設けたことを特徴とするプラスチックピングリッドアレ
イ型半導体パッケージ構造。 ３、半導体素子と、該半導体素子を搭載する金属製放熱
板と、該放熱板を嵌め込み接合する貫通穴と該貫通穴の
上面周囲にざぐり面を設けかつ外部端子と電気的に接続
するための金属ピンを挿入した基板と、前記半導体素子
と基板を電気的に接続するボンディングワイヤと、該ボ
ンディングワイヤ及び前記半導体素子を前記基板上に封
止する樹脂部とから構成されたプラスチックピングリッ
ドアレイ型半導体パッケージ構造において、前記ざぐり
面から上に突き出した前記放熱板の側面部に該側面部の
周方向に溝を設けたことを特徴とするプラスチックピン
グリッドアレイ型半導体パッケージ構造。 ４、半導体素子と、該半導体素子を搭載する金属製放熱
板と、該放熱板を嵌め込み接合する貫通穴を設けかつ外
部端子と電気的に接続するための金属ピンを挿入した基
板と、前記半導体素子と基板を電気的に接続するボンデ
ィングワイヤと、該ボンディングワイヤ及び前記半導体
素子を前記基板上に封止する樹脂部とから構成されたプ
ラスチックピングリッドアレイ型半導体パッケージ構造
において、前記放熱板に前記半導体素子を収容するキャ
ビティを設け、該キャビティの内壁上部に該半導体素子
方向に突出した突出部を設けたことを特徴とするプラス
チックピングリッドアレイ型半導体パッケージ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30245689A JPH03161958A (ja) | 1989-11-21 | 1989-11-21 | プラスチックピングリッドアレイ型半導体パッケージ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30245689A JPH03161958A (ja) | 1989-11-21 | 1989-11-21 | プラスチックピングリッドアレイ型半導体パッケージ構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03161958A true JPH03161958A (ja) | 1991-07-11 |
Family
ID=17909160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30245689A Pending JPH03161958A (ja) | 1989-11-21 | 1989-11-21 | プラスチックピングリッドアレイ型半導体パッケージ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03161958A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291792A (ja) * | 2000-04-06 | 2001-10-19 | Nec Corp | 半導体装置 |
| JP2008192413A (ja) * | 2007-02-02 | 2008-08-21 | Nec Tokin Corp | 保護回路モジュール |
| JP2008544568A (ja) * | 2005-07-04 | 2008-12-04 | ソウル セミコンダクター カンパニー リミテッド | 発光ダイオード及びその製造方法 |
| JP2012054301A (ja) * | 2010-08-31 | 2012-03-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2017224706A (ja) * | 2016-06-15 | 2017-12-21 | ローム株式会社 | 半導体装置 |
-
1989
- 1989-11-21 JP JP30245689A patent/JPH03161958A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291792A (ja) * | 2000-04-06 | 2001-10-19 | Nec Corp | 半導体装置 |
| JP2008544568A (ja) * | 2005-07-04 | 2008-12-04 | ソウル セミコンダクター カンパニー リミテッド | 発光ダイオード及びその製造方法 |
| US8809892B2 (en) | 2005-07-04 | 2014-08-19 | Seoul Semiconductor Co., Ltd. | Light emitting diode and method of fabricating the same |
| JP2008192413A (ja) * | 2007-02-02 | 2008-08-21 | Nec Tokin Corp | 保護回路モジュール |
| JP2012054301A (ja) * | 2010-08-31 | 2012-03-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2017224706A (ja) * | 2016-06-15 | 2017-12-21 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7196414B2 (en) | Semiconductor package with heat sink | |
| KR20010013562A (ko) | 수지성형형 반도체 장치 및 그 제조방법 | |
| KR19990007268A (ko) | 반도체 장치 | |
| JPH08293524A (ja) | 半導体装置およびその製造方法 | |
| JPH03161958A (ja) | プラスチックピングリッドアレイ型半導体パッケージ構造 | |
| JPH08250835A (ja) | 金属バンプを有するｌｓｉパッケージの実装方法 | |
| JPH0888292A (ja) | 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法 | |
| US7652383B2 (en) | Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module | |
| KR980012351A (ko) | 저가 수지 몰드 반도체 장치 | |
| KR100373891B1 (ko) | 반도체장치 | |
| US5256903A (en) | Plastic encapsulated semiconductor device | |
| KR950005456B1 (ko) | 수지봉지형 반도체장치 | |
| JPH0621303A (ja) | 半導体装置用リードフレーム及びその製造方法 | |
| JPH1041432A (ja) | リードフレーム部材および表面実装型半導体装置 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
| JP2000260929A (ja) | 表面実装用薄型パッケージ | |
| JP2815974B2 (ja) | 半導体装置 | |
| KR20070079654A (ko) | 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법 | |
| KR0155441B1 (ko) | 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지 | |
| JPH11260963A (ja) | 半導体装置及びその製造方法 | |
| KR100575589B1 (ko) | 커플 본딩부를 구비한 빔 리드를 포함하는 에프비지에이패키지 | |
| KR100195507B1 (ko) | 박형 반도체 칩 패키지 소자 | |
| JP2008053614A (ja) | Ｂｇａ型パッケージ | |
| KR200162021Y1 (ko) | 칩 사이즈 반도체 장치 |