JP2815974B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2815974B2
JP2815974B2 JP12348390A JP12348390A JP2815974B2 JP 2815974 B2 JP2815974 B2 JP 2815974B2 JP 12348390 A JP12348390 A JP 12348390A JP 12348390 A JP12348390 A JP 12348390A JP 2815974 B2 JP2815974 B2 JP 2815974B2
Authority
JP
Japan
Prior art keywords
resin
cap
chip
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12348390A
Other languages
English (en)
Other versions
JPH0423339A (ja
Inventor
裕之 三枝
展生 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP12348390A priority Critical patent/JP2815974B2/ja
Publication of JPH0423339A publication Critical patent/JPH0423339A/ja
Application granted granted Critical
Publication of JP2815974B2 publication Critical patent/JP2815974B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔概要〕 半導体チップを樹脂キャップに装着した構造の半導体
装置に関し、 パッケージ割れやワイヤ変形等をなくして信頼性を向
上することを目的とし、 樹脂キャップに設けられた配線パターンと半導体チッ
プとをバンプで直接接続してなる半導体装置であって、
前記樹脂キャップの前記半導体チップと対向する位置
に、前記バンプでの接続位置を除き凹部を形成し、前記
半導体チップと前記樹脂キャップとの間に空間部を形成
した構成とする。
〔産業上の利用分野〕
本発明は、半導体チップを樹脂キャップに装着した構
造の半導体装置に関する。
近年、半導体装置は軽薄短小化及び多ピン化等が要求
されており、それに伴って新しいタイプのパッケージが
種々開発されている。この場合、パッケージは例えば湿
度や振動等の面において夫々苛酷な環境に置かれること
もあり、このような場合においても信頼性を維持する必
要がある。
〔従来の技術〕
従来、例えば特開昭61−102757号公報(発明の名称
「樹脂封止型半導体装置」)に示されている如く、樹脂
基板上に半導体チップ(以下、チップという)を取付け
て樹脂封止して樹脂封止面を金属キャップで覆う構造の
樹脂封止型半導体装置がある。このようなタイプの半導
体装置は、チップ及びボンディングワイヤともに封入樹
脂にてマウントされている。
又、従来、例えば特開昭61−78144号公報(発明の名
称「半導体装置」)に示されている如く、パッケージ基
板上にパッケージキャップを設け、このパッケージキャ
ップの裏面にチップを取付けてチップとパッケージキャ
ップ裏面に設けられた配線パターンとをワイヤで接続し
た構造の半導体装置がある。このものは、チップで発生
した熱をパッケージキャップの表面において放熱するよ
うにしたものである。
〔発明が解決しようとする課題〕
チップ及びボンディングワイヤともに封入樹脂にてマ
ウントする構造の半導体装置は、例えばパッケージが吸
湿していた場合、樹脂とチップ又は樹脂とリードフレー
ムとの界面に水分が溜まり、実装時における熱ストレス
によってパッケージ割れを生じることがあり、又、封入
樹脂の粘度や封入条件等によってワイヤフロー、ステー
ジ変位等を発生する問題点があった。又、ワイヤを封入
樹脂でマウントしない構造の半導体装置でも、振動等の
環境のもとではワイヤ変形等を生じ、ショートを起す虞
れがある問題点があった。
本発明は、パッケージ割れやワイヤ変形等をなくして
信頼性を向上できる半導体装置を提供することを目的と
する。
〔課題を解決するための手段〕
上記課題を解決するために本発明では、次に述べる手
段を講じたことを特徴とするものである。
請求項1記載の発明では、 樹脂キャップに設けられた配線パターンと半導体チッ
プとをバンプで直接接続してなる半導体装置であって、 前記樹脂キャップの前記半導体チップと対向する位置
に、前記バンプでの接続位置を除き凹部を形成し、前記
半導体チップと前記樹脂キャップとの間に空間部を形成
したことを特徴とするものである。
また、請求項1記載の発明では、 請求項1記載の半導体装置において、 前記凹部内に、低応力のマウント樹脂を配設したこと
を特徴とするものである。
〔作用〕
本発明では、半導体チップと樹脂キャップの配線パタ
ーンとをバンプで直接接続したため、チップとキャップ
の配線パターンとをワイヤ接続したものに比して振動が
多い苛酷な環境下に置かれてもワイヤ変形等の虞れがな
く、ワイヤ断線やショート等の虞れがない。又、チップ
全体を樹脂で覆わない(或いは低応力の樹脂で覆う)の
で、実装時の熱ストレスによるパッケージ割れの虞れが
ない。また、樹脂キャップの半導体チップと対向する位
置に凹部を形成し、半導体チップと樹脂キャップとの間
に空間部を形成したことにより、例えば熱の影響等によ
り樹脂キャップ或いは半導体チップに反り,うねり等が
発生しても、樹脂キャップと半導体チップとが接触する
ことを防止することができる。
仮に、樹脂キャップと半導体チップとが接触した構成
を想定すると、樹脂キャップと半導体チップとの界面に
湿気が溜まり、実装時における熱ストレスによって半導
体チップの剥離が発生するおそれがある。
しかるに、半導体チップと樹脂キャップとの間に空間
部を形成することにより、樹脂キャップと半導体チップ
との界面に湿気が溜まることを防止でき、半導体チップ
の剥離発生を確実に防止することができる。
〔実施例〕
第1図は本発明の第1実施例の構成図を示す。同図
中、1はエポキシ樹脂キャップ(以下、キャップとい
う)で、略中央に凹部1aが形成されており、内部に配線
パターン2が埋込み設置されている。3は半導体チップ
(以下、チップという)で、キャップ1の凹部1a内に収
納され、一方の面に形成されたバンプ4はインナ接続部
5を介して配線パターン2に接続されている。つまり、
チップ3とキャップ1の配線パターン2とはバンプ4を
介して接続されており、この接続に際してはボンディン
グワイヤは全く使用していない。6は基板で、アウタ接
続部7を介して配線パターン2に接続されている。又、
凹部1aには樹脂等を封入していない。
このように第1実施例は、チップ3は樹脂で覆われて
いないので、樹脂製であるキャップ1が吸湿したとして
も水分を溜めておく界面が存在せず、従って、プリント
基板(図示せず)への実装時において熱ストレスが加わ
ってもパッケージ割れを生じることはなく、又、ワイヤ
が設けられていないので、ワイヤ変形を生じることはな
く、これにより、ショートを起す虞れはなく、従来例に
比して信頼性を向上できる。また、チップ3の片面側の
みをキャップ1にて封止した構造であるので、チップの
両面側をキャツプにて封止した構造のものに比して1/2
〜2/3の実装体積で済む。また、キャップ1の半導体チ
ップ3と対向する位置に凹部1aを形成し、半導体チップ
3とキャップ1との間に空間部を形成したことにより、
例えば熱の影響等により樹脂キャップ1或いは半導体チ
ップに反り,うねり等が発生しても、樹脂キャップ1と
半導体チップ3とが接触することを防止することができ
る。これにより、樹脂キャップ1と半導体チップ3との
界面に湿気が溜まることを防止でき、半導体チップ3が
樹脂キャップ1から剥離することを確実に防止すること
ができ、半導体装置の信頼性を向上させることができ
る。
第2図は本発明の第2実施例の構成図を示し、同図
中、第1図と同一構成部分には同一番号を付してその説
明を省略する。第2図中、10はキャップで、略中央に凹
部10aが形成されており、凹部10aの表面の一部に配線パ
ターン11が形成されている。チップ3のバンプ4はイン
ナ接続部12を介して配線パターン11に接続されており、
配線パターン11は更にアウタ接続部7を介して基板6に
接続されている。チップ3とキャップ10の配線パターン
11とはバンプ4を介して接続されており、ボンディング
ワイヤを全く使用しておらず、しかも凹部10aに樹脂を
封入していない点に関しては第1実施例と同様である。
13は絶縁テープで、チップ3との短絡を防止するため
に、インナ接続部12及びアウタ接続部7以外の部分にお
いて、配線パターン11の表面に貼着されている。
第2実施例も第1実施例と同様の効果を有するもので
あり、その説明を省略する。
第3図は本発明の第3実施例の構成図を示す。同図
中、15はキャップで、第2図に示すキャップ10と同様に
凹部15aの表面の一部に配線パターン16が形成されてお
り、端子ピン17が設けられている。端子ピン17は基板18
の孔に挿入されており、いわゆるピン挿入実装型とされ
ている。端子ピン17はアウタ接続部20を介して配線パタ
ーン16に接続されている。チップ3のバンプ4はインナ
接続部19を介して配線パターン16に接続されている。絶
縁テープ13はインナ接続部19及び基板18のアウタ接続部
20以外の部分において、配線パターン16の表面に貼着さ
れている。
第3実施例も第1及び第2実施例と同様、チップ3と
キャップ15の配線パターン16とはバンプ4にて直接接続
されており、第1及び第2実施例と同様の効果を有す
る。
第4図は本発明の第4実施例の構成図を示し、同図
中、第2図と同一構成部分には同一番号を付してその説
明を省略する。第4図中、21はシリコン樹脂で、キャッ
プ10の凹部10a内にポッティングによって封入されてい
る。シリコン樹脂は一般にエポキシ樹脂等に比して低応
力であるため、シリコン樹脂21が吸湿してチップ3との
界面に水が溜まったとしても、実装時においてパッケー
ジ割れを生じることは少ない。又、第4実施例でもチッ
プ3とキャップ10の配線パターン11とはバンプ4で直接
接続されているので、第1〜第3実施例と同様の効果を
有する。
〔発明の効果〕
以上説明した如く、本発明によれば、チップとキャッ
プの配線パターンとをバンプで直接接続し、チップを樹
脂で覆わないか、或いは低応力の樹脂で覆ったため、振
動が多い苛酷な環境下でもワイヤ変形等の虞れがなく、
ワイヤ断線やショート等の虞れがなく、又、実装時の熱
ストレスによるパッケージ割れの虞れが少なく、従来例
に比して信頼性を向上できる。また、半導体チップと樹
脂キャップとの間に空間部を形成することにより、樹脂
キャップと半導体チップとの界面に湿気が溜まることを
防止でき、半導体チップの剥離発生を確実に防止するこ
とができる。
【図面の簡単な説明】
第1図乃至第4図は夫々本発明の第1乃至第4実施例の
構成図である。 図において、 1,10,15はエポキシ樹脂キャップ、 1a,10a,15aは凹部、 2,11,16は配線パターン、 3は半導体チップ、 4はバンプ、 5,12,19はインナ接続部、 6,18は基板、 7,20はアウタ接続部、 13は絶縁テープ、 17は端子ピン、 21はシリコン樹脂(マウント用樹脂) を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−21860(JP,A) 特開 昭63−104434(JP,A) 特開 平2−135763(JP,A) 特開 平2−192743(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/60 311 H01L 21/60 321 H01L 23/30

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】樹脂キャップに設けられた配線パターンと
    半導体チップとをバンプで直接接続してなる半導体装置
    であって、 前記樹脂キャップの前記半導体チップと対向する位置
    に、前記バンプでの接続位置を除き凹部を形成し、前記
    半導体チップと前記樹脂キャップとの間に空間部を形成
    したことを特徴とする半導体装置。
  2. 【請求項2】請求項1記載の半導体装置において、 前記凹部内に、低応力のマウント樹脂を配設したことを
    特徴とする半導体装置。
JP12348390A 1990-05-14 1990-05-14 半導体装置 Expired - Lifetime JP2815974B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12348390A JP2815974B2 (ja) 1990-05-14 1990-05-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12348390A JP2815974B2 (ja) 1990-05-14 1990-05-14 半導体装置

Publications (2)

Publication Number Publication Date
JPH0423339A JPH0423339A (ja) 1992-01-27
JP2815974B2 true JP2815974B2 (ja) 1998-10-27

Family

ID=14861750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12348390A Expired - Lifetime JP2815974B2 (ja) 1990-05-14 1990-05-14 半導体装置

Country Status (1)

Country Link
JP (1) JP2815974B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3136240B2 (ja) * 1994-06-22 2001-02-19 シャープ株式会社 画像形成装置

Also Published As

Publication number Publication date
JPH0423339A (ja) 1992-01-27

Similar Documents

Publication Publication Date Title
KR100304681B1 (ko) 몰드bga형반도체장치및그제조방법
US5367124A (en) Compliant lead for surface mounting a chip package to a substrate
US5576246A (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
KR20080035210A (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US20070252247A1 (en) Leadframe structures for semiconductor packages
US5349233A (en) Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame
JPH10284544A (ja) 半導体装置およびその製造方法
KR0157857B1 (ko) 반도체 패키지
JP2815974B2 (ja) 半導体装置
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPH02105446A (ja) 混成集積回路
JP2001267484A (ja) 半導体装置およびその製造方法
JPH03161958A (ja) プラスチックピングリッドアレイ型半導体パッケージ構造
JP3965767B2 (ja) 半導体チップの基板実装構造
JP2551243B2 (ja) 半導体装置
KR200172710Y1 (ko) 칩 크기의 패키지
JPS62226636A (ja) プラスチツクチツプキヤリア
JP2505359Y2 (ja) 半導体搭載用基板
JP2577879B2 (ja) 半導体装置
KR19980022527A (ko) 클립 리드를 갖는 칩 스케일 패키지
JP2786047B2 (ja) 樹脂封止型半導体装置
JP2771475B2 (ja) 半導体装置
KR100567045B1 (ko) 반도체 패키지
JP3063733B2 (ja) 半導体パッケージ
JPH10214934A (ja) 半導体装置及びその製造方法