JP3063733B2 - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JP3063733B2 JP3063733B2 JP11162398A JP11162398A JP3063733B2 JP 3063733 B2 JP3063733 B2 JP 3063733B2 JP 11162398 A JP11162398 A JP 11162398A JP 11162398 A JP11162398 A JP 11162398A JP 3063733 B2 JP3063733 B2 JP 3063733B2
- Authority
- JP
- Japan
- Prior art keywords
- base plate
- metal base
- semiconductor package
- insulator
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体パッケージに
関し、特に金属ベース板を用いたＢＧＡ構造の半導体パ
ッケージの構造に関する。
関し、特に金属ベース板を用いたＢＧＡ構造の半導体パ
ッケージの構造に関する。
【０００２】
【従来の技術】近年における半導体集積回路（ＬＳＩ）
の高速化・多機能化に伴い、これを収容する半導体パッ
ケージに対しても、ＬＳＩの高速動作に耐えうる良好な
電気的特性の実現や多ピン化への要求が高まっている。
つまり、ＬＳＩの動作周波数が高くなると、半導体パッ
ケージが持つインダクタンスの影響が顕著となるため、
インダクタンスを低減した半導体パッケージが要求さ
れ、またＬＳＩの多機能化に伴いＬＳＩの端子数が増大
すれば、これに応じてピン数の多い半導体パッケージが
要求されるのである。
の高速化・多機能化に伴い、これを収容する半導体パッ
ケージに対しても、ＬＳＩの高速動作に耐えうる良好な
電気的特性の実現や多ピン化への要求が高まっている。
つまり、ＬＳＩの動作周波数が高くなると、半導体パッ
ケージが持つインダクタンスの影響が顕著となるため、
インダクタンスを低減した半導体パッケージが要求さ
れ、またＬＳＩの多機能化に伴いＬＳＩの端子数が増大
すれば、これに応じてピン数の多い半導体パッケージが
要求されるのである。
【０００３】このような要求に基づき、近年、ＢＧＡ
（ＢＡＬＬ ＧＲＩＤ ＡＲＲＡＹ）と呼ばれる半導体
パッケージが提案されている。ＢＧＡパッケージは、従
来より主流であるＱＦＰパッケージのように平板状のパ
ッケージの周囲にピンを設けるのではなく、平板状のパ
ッケージの一方の面に球状のバンプをアレイ状に敷き詰
めるものである。ＢＧＡパッケージによれば、ＱＦＰパ
ッケージに比べてパッケージ内で生じるインダクタンス
が低減できるため、高速動作するＬＳＩを搭載すること
が可能となるばかりでなく、バンプ間の間隔をＱＦＰパ
ッケージにおけるピン間隔よりも大幅に広くとることが
できることから、プリント基板への実装時における作業
の困難性を高めることなくピン数を増加させることが可
能となる。
（ＢＡＬＬ ＧＲＩＤ ＡＲＲＡＹ）と呼ばれる半導体
パッケージが提案されている。ＢＧＡパッケージは、従
来より主流であるＱＦＰパッケージのように平板状のパ
ッケージの周囲にピンを設けるのではなく、平板状のパ
ッケージの一方の面に球状のバンプをアレイ状に敷き詰
めるものである。ＢＧＡパッケージによれば、ＱＦＰパ
ッケージに比べてパッケージ内で生じるインダクタンス
が低減できるため、高速動作するＬＳＩを搭載すること
が可能となるばかりでなく、バンプ間の間隔をＱＦＰパ
ッケージにおけるピン間隔よりも大幅に広くとることが
できることから、プリント基板への実装時における作業
の困難性を高めることなくピン数を増加させることが可
能となる。
【０００４】ところで、ＢＧＡパッケージにおいてＬＳ
Ｉチップが搭載される基板（ベース板）には様々な材料
が検討されているが、ＬＳＩチップより発する熱を効率
よく外部へ放出できることから、金属を基板（ベース
板）に用いたＢＧＡパッケージが提案されている。この
ようなＢＧＡパッケージについて、図面を参照して説明
する。
Ｉチップが搭載される基板（ベース板）には様々な材料
が検討されているが、ＬＳＩチップより発する熱を効率
よく外部へ放出できることから、金属を基板（ベース
板）に用いたＢＧＡパッケージが提案されている。この
ようなＢＧＡパッケージについて、図面を参照して説明
する。
【０００５】図９は、「ＭＯＮＤＡＹ ＭＡＲＣＨ
６，１９９５ ＥＬＥＣＴＲＯＮＩＣＮＥＷＳ」に掲載
されたＡＭＫＯＲ／ＡＮＡＭ社製のＢＧＡ（Ｓｕｐｅｒ
ＢＧＡ）パッケージ１０の断面図である。
６，１９９５ ＥＬＥＣＴＲＯＮＩＣＮＥＷＳ」に掲載
されたＡＭＫＯＲ／ＡＮＡＭ社製のＢＧＡ（Ｓｕｐｅｒ
ＢＧＡ）パッケージ１０の断面図である。
【０００６】この半導体パッケージ１０の構造を説明す
る。この半導体パッケージ１０の基板には金属ベース板
１２が用いられており、その中央部にはマウント材２２
により半導体チップ１４が搭載されている。半導体チッ
プ１４を取り囲む周辺領域には絶縁体１６が設けられて
おり、その上には所定のパターンを有する複数の配線パ
ターン２０が形成され、さらに、配線パターン２０及び
絶縁体１６を覆うようにカバー絶縁膜２８が形成されて
いる。このカバー絶縁膜２８のうち、ボンディングワイ
ヤ２４を介して半導体チップ１４の端子に接続される各
配線パターンの一端、及び半田バンプ１８が設けられる
各配線パターンの他端に対応する部分には開口が設けら
れている。そして、かかる開口により露出している各配
線パターンの一端と半導体チップ１４の各端子とがボン
ディングワイヤ２４によって接続され、同じく開口によ
り露出している各配線パターンの他端に半田バンプ１８
が設けられており、これによって半導体チップ１４の各
端子と各半田バンプ１８との電気的な接続がとられてい
る。尚、半導体チップ１４及びボンディングワイヤ２４
を保護すべく、これら半導体チップ１４及びボンディン
グワイヤ２４これらを覆うように封止樹脂２６が設けら
れている。
る。この半導体パッケージ１０の基板には金属ベース板
１２が用いられており、その中央部にはマウント材２２
により半導体チップ１４が搭載されている。半導体チッ
プ１４を取り囲む周辺領域には絶縁体１６が設けられて
おり、その上には所定のパターンを有する複数の配線パ
ターン２０が形成され、さらに、配線パターン２０及び
絶縁体１６を覆うようにカバー絶縁膜２８が形成されて
いる。このカバー絶縁膜２８のうち、ボンディングワイ
ヤ２４を介して半導体チップ１４の端子に接続される各
配線パターンの一端、及び半田バンプ１８が設けられる
各配線パターンの他端に対応する部分には開口が設けら
れている。そして、かかる開口により露出している各配
線パターンの一端と半導体チップ１４の各端子とがボン
ディングワイヤ２４によって接続され、同じく開口によ
り露出している各配線パターンの他端に半田バンプ１８
が設けられており、これによって半導体チップ１４の各
端子と各半田バンプ１８との電気的な接続がとられてい
る。尚、半導体チップ１４及びボンディングワイヤ２４
を保護すべく、これら半導体チップ１４及びボンディン
グワイヤ２４これらを覆うように封止樹脂２６が設けら
れている。
【０００７】このような構造を有する半導体パッケージ
１０をプリント基板に実装する際には、リフロー半田づ
けにより行う。すなわち、プリント基板上へ半導体パッ
ケージ１０を位置決めした後、半導体パッケージ１０に
熱を印加し、半田バンプを溶融させることによりプリン
ト基板上の電極と電気的接続及び機械的接続をとる。
１０をプリント基板に実装する際には、リフロー半田づ
けにより行う。すなわち、プリント基板上へ半導体パッ
ケージ１０を位置決めした後、半導体パッケージ１０に
熱を印加し、半田バンプを溶融させることによりプリン
ト基板上の電極と電気的接続及び機械的接続をとる。
【０００８】
【発明が解決しようとする課題】しかし、従来の半導体
パッケージ１０においては、上述したリフロー半田づけ
の際に金属ベース板１２が変形して平坦性がなくなり、
半田バンプ１８とプリント基板上の電極との電気的・機
械的接続が取れなくなるという問題があった。
パッケージ１０においては、上述したリフロー半田づけ
の際に金属ベース板１２が変形して平坦性がなくなり、
半田バンプ１８とプリント基板上の電極との電気的・機
械的接続が取れなくなるという問題があった。
【０００９】かかる金属ベース板１２の変形は、金属ベ
ース板１２の線膨張係数と、絶縁体１６の線膨張係数に
大きな差があることに起因している。つまり、リフロー
時に印加される熱により、金属ベース板１２も絶縁体１
６もそれぞれ膨張するのであるが、これらの膨張の度合
いに差があるため、金属ベース板１２が反り返ってしま
うのである。金属ベース板１２が反り返ってしまうと、
特に金属ベース板１２の外周に近い部分の半田バンプ１
８がプリント基板から離れ、プリント基板上の電極との
電気的・機械的に接続されなくなってしまうのである。
これが、従来の半導体パッケージ１０の実装歩留まりを
低下させる原因となっていた。
ース板１２の線膨張係数と、絶縁体１６の線膨張係数に
大きな差があることに起因している。つまり、リフロー
時に印加される熱により、金属ベース板１２も絶縁体１
６もそれぞれ膨張するのであるが、これらの膨張の度合
いに差があるため、金属ベース板１２が反り返ってしま
うのである。金属ベース板１２が反り返ってしまうと、
特に金属ベース板１２の外周に近い部分の半田バンプ１
８がプリント基板から離れ、プリント基板上の電極との
電気的・機械的に接続されなくなってしまうのである。
これが、従来の半導体パッケージ１０の実装歩留まりを
低下させる原因となっていた。
【００１０】したがって、本発明の目的は、リフロー時
においても平坦性が損なわれない半導体パッケージを提
供することである。
においても平坦性が損なわれない半導体パッケージを提
供することである。
【００１１】
【課題を解決するための手段】 本発明による半導体パ
ッケージは、金属ベース板と、前記金属ベース板の一方
の面の中央部に搭載された半導体チップと、前記金属ベ
ース板の前記一方の面の周辺部に形成された第１の絶縁
体と、前記第１の絶縁体上に形成された配線パターン
と、前記半導体チップと前記配線パターンの一端を電気
的に接続する手段と、前記配線パターンの他端に形成さ
れた半田バンプと、前記金属ベース板の他方の面に形成
された第２の絶縁体とを備え、金属ベース板は、湾曲部
をもたない平板形状であることを特徴とする。
ッケージは、金属ベース板と、前記金属ベース板の一方
の面の中央部に搭載された半導体チップと、前記金属ベ
ース板の前記一方の面の周辺部に形成された第１の絶縁
体と、前記第１の絶縁体上に形成された配線パターン
と、前記半導体チップと前記配線パターンの一端を電気
的に接続する手段と、前記配線パターンの他端に形成さ
れた半田バンプと、前記金属ベース板の他方の面に形成
された第２の絶縁体とを備え、金属ベース板は、湾曲部
をもたない平板形状であることを特徴とする。
【００１２】また、本発明の半導体パッケージは、熱を
印加するリフローによりプリント基板上への実装を行う
半導体パッケージであって、平板状の金属ベース板と、
前記金属ベース板の一方の面の中央部に搭載された半導
体チップと、前記金属ベース板の前記一方の面の周辺部
に形成された第１の絶縁体と、前記第１の絶縁体上に形
成された複数の配線パターンと、前記半導体チップと前
記複数の配線パターンの一端をそれぞれ電気的に接続す
る複数のボンディングワイヤと、前記複数の配線パター
ンの他端にそれぞれ形成された複数の半田バンプと、前
記金属ベース板の他方の面に形成された第２の絶縁体と
を備えている。
印加するリフローによりプリント基板上への実装を行う
半導体パッケージであって、平板状の金属ベース板と、
前記金属ベース板の一方の面の中央部に搭載された半導
体チップと、前記金属ベース板の前記一方の面の周辺部
に形成された第１の絶縁体と、前記第１の絶縁体上に形
成された複数の配線パターンと、前記半導体チップと前
記複数の配線パターンの一端をそれぞれ電気的に接続す
る複数のボンディングワイヤと、前記複数の配線パター
ンの他端にそれぞれ形成された複数の半田バンプと、前
記金属ベース板の他方の面に形成された第２の絶縁体と
を備えている。
【００１３】
【発明の実施の形態】本発明の実施の形態による半導体
パッケージにつき、図面を参照して説明する。
パッケージにつき、図面を参照して説明する。
【００１４】図１は、本発明の第１の実施の形態による
半導体パッケージ１００を示す断面図である。本実施の
形態による半導体パッケージ１００は、パッケージの一
面に球状のバンプをアレイ状に敷き詰めたＢＧＡパッケ
ージである。
半導体パッケージ１００を示す断面図である。本実施の
形態による半導体パッケージ１００は、パッケージの一
面に球状のバンプをアレイ状に敷き詰めたＢＧＡパッケ
ージである。
【００１５】この半導体パッケージ１００の基板として
は０．１５〜１ｍｍ厚程度の銅（Ｃｕ）からなる金属ベ
ース板１０２が用いられており、その中央部には銀ペー
ストの様な高熱伝導の導電性マウント材１１８により半
導体チップ１０４が搭載されている。搭載される半導体
チップ１０４は、マイクロプロセッサでもＤＳＰでもよ
く、種類は問わない。また、金属ベース板１０２の材質
としては銅に限定されず、アルミニウムであっても良
い。さらに、金属ベース板１０２の厚さも上述したもの
に限定されないが、より薄い金属ベース板ほど容易に反
り返るので、より薄い金属ベース板を用いた場合ほど本
発明による効果は顕著となる。
は０．１５〜１ｍｍ厚程度の銅（Ｃｕ）からなる金属ベ
ース板１０２が用いられており、その中央部には銀ペー
ストの様な高熱伝導の導電性マウント材１１８により半
導体チップ１０４が搭載されている。搭載される半導体
チップ１０４は、マイクロプロセッサでもＤＳＰでもよ
く、種類は問わない。また、金属ベース板１０２の材質
としては銅に限定されず、アルミニウムであっても良
い。さらに、金属ベース板１０２の厚さも上述したもの
に限定されないが、より薄い金属ベース板ほど容易に反
り返るので、より薄い金属ベース板を用いた場合ほど本
発明による効果は顕著となる。
【００１６】半導体チップ１４を取り囲む金属ベース板
１０２の周辺領域には、２０〜５５μｍ厚の有色または
無色のポリイミドからなる絶縁体１０６が設けられてお
り、その上には所定のパターンを有する、１８〜３５μ
ｍ厚の銅箔からなる複数の配線パターン１１２が形成さ
れ、さらに、配線パターン１１２及び絶縁体１０６を覆
うように、有機系絶縁体からなるカバー絶縁膜１１４が
形成されている。このカバー絶縁膜１１４のうち、ボン
ディングワイヤ１１６を介して半導体チップ１０４の端
子（図示せず）に接続される各配線パターンの一端に対
応する部分、及び半田バンプ１１０が設けられる各配線
パターンの他端に対応する部分にはそれぞれ開口が設け
られている。そして、かかる開口により露出している各
配線パターン１１２の一端と半導体チップ１０４の各端
子とがボンディングワイヤ１１６によって接続され、同
じく開口により露出している各配線パターンの他端に半
田バンプ１１０が設けられており、これによって半導体
チップ１０４の各端子と各半田バンプ１１０との電気的
な接続がとられている。尚、半導体チップ１０４及びボ
ンディングワイヤ１１６を保護すべく、これら半導体チ
ップ１０４及びボンディングワイヤ１１６これらを覆う
ようにエポキシ樹脂等からなる封止樹脂１２０が設けら
れている。
１０２の周辺領域には、２０〜５５μｍ厚の有色または
無色のポリイミドからなる絶縁体１０６が設けられてお
り、その上には所定のパターンを有する、１８〜３５μ
ｍ厚の銅箔からなる複数の配線パターン１１２が形成さ
れ、さらに、配線パターン１１２及び絶縁体１０６を覆
うように、有機系絶縁体からなるカバー絶縁膜１１４が
形成されている。このカバー絶縁膜１１４のうち、ボン
ディングワイヤ１１６を介して半導体チップ１０４の端
子（図示せず）に接続される各配線パターンの一端に対
応する部分、及び半田バンプ１１０が設けられる各配線
パターンの他端に対応する部分にはそれぞれ開口が設け
られている。そして、かかる開口により露出している各
配線パターン１１２の一端と半導体チップ１０４の各端
子とがボンディングワイヤ１１６によって接続され、同
じく開口により露出している各配線パターンの他端に半
田バンプ１１０が設けられており、これによって半導体
チップ１０４の各端子と各半田バンプ１１０との電気的
な接続がとられている。尚、半導体チップ１０４及びボ
ンディングワイヤ１１６を保護すべく、これら半導体チ
ップ１０４及びボンディングワイヤ１１６これらを覆う
ようにエポキシ樹脂等からなる封止樹脂１２０が設けら
れている。
【００１７】さらに、金属ベース板１０２の裏面、すな
わち、半導体チップ１０４や半田バンプ１１０が形成さ
れる面とは逆の面の全面にも、２０〜５５μｍ厚の有色
または無色のポリイミドからなる絶縁体１０８が形成さ
れている。特に限定されないが、絶縁体１０６の膜厚と
絶縁体１０８の膜厚は同一であることが好ましい。
わち、半導体チップ１０４や半田バンプ１１０が形成さ
れる面とは逆の面の全面にも、２０〜５５μｍ厚の有色
または無色のポリイミドからなる絶縁体１０８が形成さ
れている。特に限定されないが、絶縁体１０６の膜厚と
絶縁体１０８の膜厚は同一であることが好ましい。
【００１８】次に、かかる半導体パッケージ１００の製
造方法について説明する。
造方法について説明する。
【００１９】まず、金属ベース板１０２の一方の面の全
面に絶縁体１０６を形成し、他方の面の全面に絶縁体１
０８を形成する。次に、絶縁体１０６上に配線パターン
１１２を形成する。そして、半導体チップ１０４が搭載
されるべき位置における絶縁体１０６及び配線パターン
１１２を除去し、半導体チップ１０４が搭載されるべき
位置の金属ベース板１０２を露出させる。次に、半田バ
ンプ１１０が形成される配線パターン１１２上の所定の
位置及びボンディング部分を除く絶縁体１０６の全面に
カバー絶縁体１１４を被覆する。
面に絶縁体１０６を形成し、他方の面の全面に絶縁体１
０８を形成する。次に、絶縁体１０６上に配線パターン
１１２を形成する。そして、半導体チップ１０４が搭載
されるべき位置における絶縁体１０６及び配線パターン
１１２を除去し、半導体チップ１０４が搭載されるべき
位置の金属ベース板１０２を露出させる。次に、半田バ
ンプ１１０が形成される配線パターン１１２上の所定の
位置及びボンディング部分を除く絶縁体１０６の全面に
カバー絶縁体１１４を被覆する。
【００２０】続いて、金属ベース板１０２上の半導体チ
ップ１０４の搭載位置にマウント材１１８を設け、かか
るマウント材１１８上に半導体チップ１０４を搭載す
る。このように搭載された半導体チップ１０４の各電極
（図示せず）と配線パターン１１２のボンディング部と
をボンディングワイヤ１１６により接続する。ついで半
導体チップ１０４、ボンディングワイヤ１１６、及び配
線パターン１１２の一部を例えば封止樹脂１２０により
封止する。最後に、配線パターン１１２上のカバー絶縁
体９がコーティングされない所定位置に各々半田バンプ
１１０を設け、半導体パッケージ１００を完成する。
ップ１０４の搭載位置にマウント材１１８を設け、かか
るマウント材１１８上に半導体チップ１０４を搭載す
る。このように搭載された半導体チップ１０４の各電極
（図示せず）と配線パターン１１２のボンディング部と
をボンディングワイヤ１１６により接続する。ついで半
導体チップ１０４、ボンディングワイヤ１１６、及び配
線パターン１１２の一部を例えば封止樹脂１２０により
封止する。最後に、配線パターン１１２上のカバー絶縁
体９がコーティングされない所定位置に各々半田バンプ
１１０を設け、半導体パッケージ１００を完成する。
【００２１】このように、本実施の形態による半導体パ
ッケージ１００は、従来の半導体パッケージ１０と異な
り、半導体チップ１０４や半田バンプ１１０が形成され
る側とは反対の側にも絶縁体１０８が設けられている。
このため、プリント基板に実装する際のリフローにより
半導体パッケージ１００に熱が印加されても、金属ベー
ス板１０２はその両面が絶縁体１０６と絶縁体１０８に
覆われていることから、従来の半導体パッケージ１０の
ように、リフロー時に金属ベース板が変形して、半田バ
ンプとプリント基板上の電極との電気的接続や機械的接
続が取れなくなるという問題は生じない。すなわち、本
実施の形態による半導体パッケージ１００では、金属ベ
ース板１０２の両側に絶縁体が形成されているので、半
導体パッケージ１００に熱が印加されても、線膨張係数
の差に基づく応力を金属ベース板１０２はその両面から
受けることとなる。このため、かかる応力を金属ベース
板の一方の面からのみ受けることにより反り返ってしま
うという従来の問題点は解消されることになる。
ッケージ１００は、従来の半導体パッケージ１０と異な
り、半導体チップ１０４や半田バンプ１１０が形成され
る側とは反対の側にも絶縁体１０８が設けられている。
このため、プリント基板に実装する際のリフローにより
半導体パッケージ１００に熱が印加されても、金属ベー
ス板１０２はその両面が絶縁体１０６と絶縁体１０８に
覆われていることから、従来の半導体パッケージ１０の
ように、リフロー時に金属ベース板が変形して、半田バ
ンプとプリント基板上の電極との電気的接続や機械的接
続が取れなくなるという問題は生じない。すなわち、本
実施の形態による半導体パッケージ１００では、金属ベ
ース板１０２の両側に絶縁体が形成されているので、半
導体パッケージ１００に熱が印加されても、線膨張係数
の差に基づく応力を金属ベース板１０２はその両面から
受けることとなる。このため、かかる応力を金属ベース
板の一方の面からのみ受けることにより反り返ってしま
うという従来の問題点は解消されることになる。
【００２２】したがって、本実施例による半導体パッケ
ージ１００によれば、リフロー時においても平坦性が損
なわれないため、半田バンプ１１０とプリント基板上の
電極との電気的接続や機械的接続を確実にとることがで
き、実装歩留まりが向上する。
ージ１００によれば、リフロー時においても平坦性が損
なわれないため、半田バンプ１１０とプリント基板上の
電極との電気的接続や機械的接続を確実にとることがで
き、実装歩留まりが向上する。
【００２３】次に、本発明の第２の実施の形態による半
導体パッケージ２００について説明する。
導体パッケージ２００について説明する。
【００２４】図２は、本発明の第２の実施の形態による
半導体パッケージ２００を示す断面図である。本実施の
形態による半導体パッケージ２００も、パッケージの一
面に球状のバンプをアレイ状に敷き詰めたＢＧＡパッケ
ージであり、上述した半導体パッケージ１００に実装後
のチェック端子２３４を設けたものである。つまり、金
属ベース板２０２のうち半田バンプ２１０が形成される
部分には開口２３０が形成されており、この開口２３０
の内部には絶縁体２０６に形成されたスルーホール２３
２を介して半田バンプ２１０と電気的に接続されたチェ
ック端子２３４が形成されている。
半導体パッケージ２００を示す断面図である。本実施の
形態による半導体パッケージ２００も、パッケージの一
面に球状のバンプをアレイ状に敷き詰めたＢＧＡパッケ
ージであり、上述した半導体パッケージ１００に実装後
のチェック端子２３４を設けたものである。つまり、金
属ベース板２０２のうち半田バンプ２１０が形成される
部分には開口２３０が形成されており、この開口２３０
の内部には絶縁体２０６に形成されたスルーホール２３
２を介して半田バンプ２１０と電気的に接続されたチェ
ック端子２３４が形成されている。
【００２５】かかる半導体パッケージ２００では、プリ
ント基板への実装後に各半田パンプ２１０とプリント基
板上の各電極とが電気的に接続されているか否かをテス
トすることができる。金属ベース板を用いたＢＧＡパッ
ケージでは、実装後における半田バンプとプリント基板
上の電極との接続確認を目視により行うことができない
ため、このようなチェック端子２３４を設けることは実
際上極めて有効である。
ント基板への実装後に各半田パンプ２１０とプリント基
板上の各電極とが電気的に接続されているか否かをテス
トすることができる。金属ベース板を用いたＢＧＡパッ
ケージでは、実装後における半田バンプとプリント基板
上の電極との接続確認を目視により行うことができない
ため、このようなチェック端子２３４を設けることは実
際上極めて有効である。
【００２６】このように、半導体パッケージ２００で
は、金属ベース板２０２の裏面には開口２３０が設けら
れているが、それ以外の部分の全面は絶縁体２０８に覆
われていることから、上述した半導体パッケージ１００
と同様、リフロー時の変形が防止され、実装歩留まりが
向上する。
は、金属ベース板２０２の裏面には開口２３０が設けら
れているが、それ以外の部分の全面は絶縁体２０８に覆
われていることから、上述した半導体パッケージ１００
と同様、リフロー時の変形が防止され、実装歩留まりが
向上する。
【００２７】次に、本発明の第３の実施の形態による半
導体パッケージ３００について説明する。
導体パッケージ３００について説明する。
【００２８】図３は、本発明の第３の実施の形態による
半導体パッケージ３００を示す断面図である。本実施の
形態による半導体パッケージ３００も、パッケージの一
面に球状のバンプをアレイ状に敷き詰めたＢＧＡパッケ
ージであり、上述した半導体パッケージ１００と同様、
金属ベース板３０２の裏面全体に絶縁体３０８が形成さ
れているのみならず、半導体チップ３０４が搭載される
部分に相当する金属ベース板３０２をエッチング加工
し、窪み３２６（段差）が設けられている。
半導体パッケージ３００を示す断面図である。本実施の
形態による半導体パッケージ３００も、パッケージの一
面に球状のバンプをアレイ状に敷き詰めたＢＧＡパッケ
ージであり、上述した半導体パッケージ１００と同様、
金属ベース板３０２の裏面全体に絶縁体３０８が形成さ
れているのみならず、半導体チップ３０４が搭載される
部分に相当する金属ベース板３０２をエッチング加工
し、窪み３２６（段差）が設けられている。
【００２９】半導体パッケージ３００によれば、半導体
チップ３０４の表面が半田バンプ３１０の形成面に対し
てより低い位置となることから、封止樹脂３２０の高さ
をより低く形成することができるので、かかる封止樹脂
３２０がプリント基板への実装の際の障害となりにくく
なる。
チップ３０４の表面が半田バンプ３１０の形成面に対し
てより低い位置となることから、封止樹脂３２０の高さ
をより低く形成することができるので、かかる封止樹脂
３２０がプリント基板への実装の際の障害となりにくく
なる。
【００３０】さらに、半導体パッケージ３００では、上
述した半導体パッケージ１００と同様、金属ベース板３
０２の裏面全体に絶縁体３０８が形成されていることか
ら、半導体パッケージ１００と同様、リフロー時の変形
が防止され、実装歩留まりが向上する。特に、半導体パ
ッケージ３００では、半導体チップ３０４搭載部に窪み
３２６が設けられていることから、第１の実施の形態に
よる半導体パッケージ１００よりも金属ベース板の機械
的強度が低く、リフロー時の反り返りがより起きやすい
ことから、金属ベース板３０２の裏面に形成された絶縁
体３０８による反り返りの防止効果は大きい。
述した半導体パッケージ１００と同様、金属ベース板３
０２の裏面全体に絶縁体３０８が形成されていることか
ら、半導体パッケージ１００と同様、リフロー時の変形
が防止され、実装歩留まりが向上する。特に、半導体パ
ッケージ３００では、半導体チップ３０４搭載部に窪み
３２６が設けられていることから、第１の実施の形態に
よる半導体パッケージ１００よりも金属ベース板の機械
的強度が低く、リフロー時の反り返りがより起きやすい
ことから、金属ベース板３０２の裏面に形成された絶縁
体３０８による反り返りの防止効果は大きい。
【００３１】尚、半導体パッケージ３００においても、
上述した半導体パッケージ２００と同様に実装後のチェ
ック端子をさらに設けても良い。この場合、金属ベース
板３０２の強度がより弱くなることから、本発明による
効果はさらに顕著なものとなる。
上述した半導体パッケージ２００と同様に実装後のチェ
ック端子をさらに設けても良い。この場合、金属ベース
板３０２の強度がより弱くなることから、本発明による
効果はさらに顕著なものとなる。
【００３２】次に、本発明の第４の実施の形態による半
導体パッケージ４００について説明する。
導体パッケージ４００について説明する。
【００３３】図４は、本発明の第４の実施の形態による
半導体パッケージ４００を示す断面図である。図に示す
とおり、本実施の形態による半導体パッケージ４００
は、上述した半導体パッケージ３００にヒートシンク４
２２をさらに付加したものである。ヒートシンク４２２
は、熱伝導性接着材４２４によって、半導体チップ４０
４の搭載部のちょうど裏側に当たる金属ベース板４０２
に接着されている。
半導体パッケージ４００を示す断面図である。図に示す
とおり、本実施の形態による半導体パッケージ４００
は、上述した半導体パッケージ３００にヒートシンク４
２２をさらに付加したものである。ヒートシンク４２２
は、熱伝導性接着材４２４によって、半導体チップ４０
４の搭載部のちょうど裏側に当たる金属ベース板４０２
に接着されている。
【００３４】半導体パッケージ４００では、金属ベース
板４０２の裏面のうち、半導体チップ４０４の搭載部の
ちょうど裏側に当たる部分にはヒートシンク４２２が接
着されていることからこの部分には絶縁体４０８は形成
されていない。しかしながら、本発明が解決しようとす
る半導体パッケージの反り返りによるプリント基板との
接続不良は、半導体パッケージのより外側に存在する半
田バンプにて生じやすいため、半導体パッケージ４００
のように金属ベース板４０２の裏面のうち外周部分のみ
に絶縁体４０８を形成することによってもかかる反り返
りが抑えられる。
板４０２の裏面のうち、半導体チップ４０４の搭載部の
ちょうど裏側に当たる部分にはヒートシンク４２２が接
着されていることからこの部分には絶縁体４０８は形成
されていない。しかしながら、本発明が解決しようとす
る半導体パッケージの反り返りによるプリント基板との
接続不良は、半導体パッケージのより外側に存在する半
田バンプにて生じやすいため、半導体パッケージ４００
のように金属ベース板４０２の裏面のうち外周部分のみ
に絶縁体４０８を形成することによってもかかる反り返
りが抑えられる。
【００３５】尚、かかる半導体パッケージ４００におい
ても、上述した半導体パッケージ２００と同様に実装後
のチェック端子をさらに設けても良い。この場合、金属
ベース板４０２の強度がより弱くなることから、本発明
による効果はさらに顕著なものとなる。
ても、上述した半導体パッケージ２００と同様に実装後
のチェック端子をさらに設けても良い。この場合、金属
ベース板４０２の強度がより弱くなることから、本発明
による効果はさらに顕著なものとなる。
【００３６】次に、本発明の第５の実施の形態による半
導体パッケージ５００について説明する。
導体パッケージ５００について説明する。
【００３７】図５は、本発明の第５の実施の形態による
半導体パッケージ５００を示す断面図である。図に示す
とおり、本実施の形態による半導体パッケージ５００
は、上述した半導体パッケージ３００と類似し、導電性
マウント材５１８が設けられる部分の金属ベース板５０
２に複数の貫通孔５２８が形成されている点を特徴とす
る。この貫通孔５２８は、金属ベース板５０２に形成さ
れた窪み５２６に対応する部分において金属ベース板５
０２の一方の面から他方の面へ通じるものであり、この
貫通孔５２８内には導電性マウント材５１８が満たされ
ている。
半導体パッケージ５００を示す断面図である。図に示す
とおり、本実施の形態による半導体パッケージ５００
は、上述した半導体パッケージ３００と類似し、導電性
マウント材５１８が設けられる部分の金属ベース板５０
２に複数の貫通孔５２８が形成されている点を特徴とす
る。この貫通孔５２８は、金属ベース板５０２に形成さ
れた窪み５２６に対応する部分において金属ベース板５
０２の一方の面から他方の面へ通じるものであり、この
貫通孔５２８内には導電性マウント材５１８が満たされ
ている。
【００３８】かかる構成によれば、リフロー時において
半導体チップ５０４にかかる応力がマウント材５１８に
効率よく分散するため、半導体チップ５０４の破損や剥
がれを防止することができる。
半導体チップ５０４にかかる応力がマウント材５１８に
効率よく分散するため、半導体チップ５０４の破損や剥
がれを防止することができる。
【００３９】かかる半導体パッケージ５００において
も、やはり実装後のチェック端子をさらに設けても良
い。
も、やはり実装後のチェック端子をさらに設けても良
い。
【００４０】次に、本発明のその他の実施の形態による
半導体パッケージ６００、７００及び８００について、
それぞれ図６、図７及び図８を用いて説明する。これら
半導体パッケージ６００、７００及び８００も、一方の
面に半田バンプがアレイ状に形成されたＢＧＡパッケー
ジである。
半導体パッケージ６００、７００及び８００について、
それぞれ図６、図７及び図８を用いて説明する。これら
半導体パッケージ６００、７００及び８００も、一方の
面に半田バンプがアレイ状に形成されたＢＧＡパッケー
ジである。
【００４１】図６に示すとおり、半導体パッケージ６０
０は、金属ベース板６０２のうち半導体チップ６０４が
搭載される部分に湾曲６２６が設けられている。これに
より、半導体チップ６０４の表面が半田バンプ６１０の
形成面に対してより低い位置となることから、封止樹脂
６２０の高さをより低く形成することができる。
０は、金属ベース板６０２のうち半導体チップ６０４が
搭載される部分に湾曲６２６が設けられている。これに
より、半導体チップ６０４の表面が半田バンプ６１０の
形成面に対してより低い位置となることから、封止樹脂
６２０の高さをより低く形成することができる。
【００４２】図７に示す半導体パッケージ７００は、半
導体パッケージ６００にヒートシンク７２２を付加した
ものであり、図８に示す半導体パッケージ８００は半導
体パッケージ６００にチェック端子８３４を設けたもの
である。いずれの半導体パッケージ６００、７００及び
８００も、半導体チップの表面が半田バンプ形成面に対
してより低い位置となることから、封止樹脂の高さをよ
り低く形成することができる特徴がある。
導体パッケージ６００にヒートシンク７２２を付加した
ものであり、図８に示す半導体パッケージ８００は半導
体パッケージ６００にチェック端子８３４を設けたもの
である。いずれの半導体パッケージ６００、７００及び
８００も、半導体チップの表面が半田バンプ形成面に対
してより低い位置となることから、封止樹脂の高さをよ
り低く形成することができる特徴がある。
【００４３】
【発明の効果】以上説明したとおり、本発明によれば、
リフロー時においても平坦性が損なわれず、半田バンプ
とプリント基板上の電極との電気的接続や機械的接続を
確実にとることができ実装歩留まりのよい半導体パッケ
ージが提供される。
リフロー時においても平坦性が損なわれず、半田バンプ
とプリント基板上の電極との電気的接続や機械的接続を
確実にとることができ実装歩留まりのよい半導体パッケ
ージが提供される。
【００４４】
【図１】本発明の第１の実施の形態による半導体パッケ
ージ１００の断面図である。
ージ１００の断面図である。
【図２】本発明の第２の実施の形態による半導体パッケ
ージ２００の断面図である。
ージ２００の断面図である。
【図３】本発明の第３の実施の形態による半導体パッケ
ージ３００の断面図である。
ージ３００の断面図である。
【図４】本発明の第４の実施の形態による半導体パッケ
ージ４００の断面図である。
ージ４００の断面図である。
【図５】本発明の第５の実施の形態による半導体パッケ
ージ５００の断面図である。
ージ５００の断面図である。
【図６】本発明のその他の実施の形態による半導体パッ
ケージ６００の断面図である。
ケージ６００の断面図である。
【図７】本発明のその他の実施の形態による半導体パッ
ケージ７００の断面図である。
ケージ７００の断面図である。
【図８】本発明のその他の実施の形態による半導体パッ
ケージ８００の断面図である。
ケージ８００の断面図である。
【図９】従来の半導体パッケージ１０の断面図である。
１００，２００，３００，４００，５００，６００，７
００，８００ 半導体パッケージ １０２，２０２，３０２，４０２，５０２，６０２，７
０２，８０２ 金属ベース板 １０４，２０４，３０４，４０４，５０４，６０４，７
０４，８０４ 半導体チップ １０６，１０８，２０６，２０８，３０６，３０８，４
０６，４０８，５０６，５０８，６０６，６０８，７０
６，７０８，８０６，８０８ 絶縁体 １１０，２１０，３１０，４１０，５１０，６１０，７
１０，８１０ 半田バンプ １１２，２１２，３１２，４１２，５１２，６１２，７
１２，８１２ 配線パターン １１４，２１４，３１４，４１４，５１４，６１４，７
１４，８１４ カバー絶縁膜 １１６，２１６，３１６，４１６，５１６，６１６，７
１６，８１６ ボンディングワイヤ １１８，２１８，３１８，４１８，５１８，６１８，７
１８，８１８ 導電性マウント材 １２０，２２０，３２０，４２０，５２０，６２０，７
２０，８２０ 封止樹脂 ４２２，７２２ ヒートシンク ３２６，４２６，５２６ 窪み ６２６，７２６，８２６ 湾曲 ５２８ 貫通孔 ２３０，８３０ 開口 ２３２，８３２ スルーホール ２３４，８３４ チェック端子
００，８００ 半導体パッケージ １０２，２０２，３０２，４０２，５０２，６０２，７
０２，８０２ 金属ベース板 １０４，２０４，３０４，４０４，５０４，６０４，７
０４，８０４ 半導体チップ １０６，１０８，２０６，２０８，３０６，３０８，４
０６，４０８，５０６，５０８，６０６，６０８，７０
６，７０８，８０６，８０８ 絶縁体 １１０，２１０，３１０，４１０，５１０，６１０，７
１０，８１０ 半田バンプ １１２，２１２，３１２，４１２，５１２，６１２，７
１２，８１２ 配線パターン １１４，２１４，３１４，４１４，５１４，６１４，７
１４，８１４ カバー絶縁膜 １１６，２１６，３１６，４１６，５１６，６１６，７
１６，８１６ ボンディングワイヤ １１８，２１８，３１８，４１８，５１８，６１８，７
１８，８１８ 導電性マウント材 １２０，２２０，３２０，４２０，５２０，６２０，７
２０，８２０ 封止樹脂 ４２２，７２２ ヒートシンク ３２６，４２６，５２６ 窪み ６２６，７２６，８２６ 湾曲 ５２８ 貫通孔 ２３０，８３０ 開口 ２３２，８３２ スルーホール ２３４，８３４ チェック端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 反町 勇 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 福島 真智 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 西田 宏 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平10−340973（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12
Claims (8)
- 【請求項１】 金属ベース板と、前記金属ベース板の一
方の面の中央部に搭載された半導体チップと、前記金属
ベース板の前記一方の面の周辺部に形成された第１の絶
縁体と、前記第１の絶縁体上に形成された配線パターン
と、前記半導体チップと前記配線パターンの一端を電気
的に接続する手段と、前記配線パターンの他端に形成さ
れた半田バンプと、前記金属ベース板の他方の面に形成
された第２の絶縁体とを備え、前記金属ベース板は、湾
曲部をもたない平板形状であることを特徴とする半導体
パッケージ。 - 【請求項２】 前記第１及び第２の絶縁体はいずれもポ
リイミドからなり、これら前記第１及び第２の絶縁体の
膜厚は実質的に等しいことを特徴とする請求項１記載の
半導体パッケージ。 - 【請求項３】 熱を印加するリフローによりプリント基
板上への実装を行う半導体パッケージであって、平板状
の金属ベース板と、前記金属ベース板の一方の面の中央
部に搭載された半導体チップと、前記金属ベース板の前
記一方の面の周辺部に形成された第１の絶縁体と、前記
第１の絶縁体上に形成された複数の配線パターンと、前
記半導体チップと前記複数の配線パターンの一端をそれ
ぞれ電気的に接続する複数のボンディングワイヤと、前
記複数の配線パターンの他端にそれぞれ形成された複数
の半田バンプと、前記金属ベース板の他方の面に形成さ
れた第２の絶縁体とを備える半導体パッケージ。 - 【請求項４】 前記第２の絶縁体は、前記金属ベース板
の他方の面の全面に形成されていることを請求項３記載
の半導体パッケージ。 - 【請求項５】 前記金属ベース板には前記複数の半田バ
ンプに対応する位置にそれぞれ形成された複数の開口部
が設けられ、前記第１の絶縁体には前記複数の半田バン
プに対応する位置にそれぞれ形成された複数のスルーホ
ールが設けられ、前記複数の開口部にはそれぞれ前記複
数のスルーホールを介して前記半田バンプに電気的に接
続された複数のチェック端子が設けられていることを特
徴とする請求項３記載の半導体パッケージ。 - 【請求項６】 前記金属ベース板の前記一方の面の前記
中央部には窪みが形成されており、前記半導体チップは
前記窪み中に搭載されていることを特徴 とする請求項３
又は４記載の半導体パッケージ。 - 【請求項７】 前記金属ベース板の前記一方の面の前記
中央部には窪みが形成されており、前記半導体チップは
前記窪み中に搭載されており、前記金属ベース板の前記
他方の面のうち前記窪みに対応する部分にヒートシンク
が設けられていることを特徴とする請求項３記載の半導
体パッケージ。 - 【請求項８】 前記金属ベース板の前記窪みに対応する
部分には前記一方の面から前記他方の面へ通じる貫通孔
が形成されており、前記半導体チップは前記貫通孔を満
たす導電性マウント材によって前記窪み中に搭載されて
いることを特徴とする請求項６記載の半導体パッケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11162398A JP3063733B2 (ja) | 1998-04-22 | 1998-04-22 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11162398A JP3063733B2 (ja) | 1998-04-22 | 1998-04-22 | 半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11307681A JPH11307681A (ja) | 1999-11-05 |
| JP3063733B2 true JP3063733B2 (ja) | 2000-07-12 |
Family
ID=14566021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11162398A Expired - Fee Related JP3063733B2 (ja) | 1998-04-22 | 1998-04-22 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3063733B2 (ja) |
-
1998
- 1998-04-22 JP JP11162398A patent/JP3063733B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11307681A (ja) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7161242B2 (en) | Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element | |
| US6084777A (en) | Ball grid array package | |
| JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
| JP3685947B2 (ja) | 半導体装置及びその製造方法 | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| US5367124A (en) | Compliant lead for surface mounting a chip package to a substrate | |
| US6816385B1 (en) | Compliant laminate connector | |
| JP2917868B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| JP2001015628A (ja) | 半導体装置及び半導体装置用基板 | |
| US6989606B2 (en) | BGA substrate via structure | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JPH0563138A (ja) | 半導体集積回路装置 | |
| JP2003133519A (ja) | 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法 | |
| JP3063733B2 (ja) | 半導体パッケージ | |
| JPH11220055A (ja) | Ｂｇａ型半導体装置及び該装置に用いるスティフナー | |
| JP3394479B2 (ja) | 半導体装置 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP3623641B2 (ja) | 半導体装置 | |
| JP2000183275A (ja) | 半導体装置 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP3030605B2 (ja) | 半導体装置 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JP2946361B2 (ja) | 電子部品搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000404 |
|
| LAPS | Cancellation because of no payment of annual fees |