JPH04196349A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH04196349A JPH04196349A JP2326332A JP32633290A JPH04196349A JP H04196349 A JPH04196349 A JP H04196349A JP 2326332 A JP2326332 A JP 2326332A JP 32633290 A JP32633290 A JP 32633290A JP H04196349 A JPH04196349 A JP H04196349A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor element
- leads
- insulating member
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 130
- 239000011347 resin Substances 0.000 claims abstract description 60
- 229920005989 resin Polymers 0.000 claims abstract description 60
- 238000007789 sealing Methods 0.000 claims abstract description 27
- 238000009413 insulation Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 6
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000035882 stress Effects 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 241001449342 Chlorocrambe hastata Species 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- GXCLVBGFBYZDAG-UHFFFAOYSA-N N-[2-(1H-indol-3-yl)ethyl]-N-methylprop-2-en-1-amine Chemical compound CN(CCC1=CNC2=C1C=CC=C2)CC=C GXCLVBGFBYZDAG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、樹脂封止型半導体装置に係り、特に、限られ
た外形寸法のもとて可能な限り大型の半導体素子を搭載
することができ、さらに、樹脂クラックの防止に好適な
樹脂封止型半導体装置に関する。
た外形寸法のもとて可能な限り大型の半導体素子を搭載
することができ、さらに、樹脂クラックの防止に好適な
樹脂封止型半導体装置に関する。
従来、樹脂封止型半導体装置においては、半導体素子を
タブと呼ばれる素子搭載部に固定し、タブの周囲に複数
のリードを配設し、半導体素子上の端子とリードとを金
属細線によって電気的に接続して、その周囲を封止樹脂
でモールドする構造が採用されている。
タブと呼ばれる素子搭載部に固定し、タブの周囲に複数
のリードを配設し、半導体素子上の端子とリードとを金
属細線によって電気的に接続して、その周囲を封止樹脂
でモールドする構造が採用されている。
近年、半導体素子の高集積化によって素子寸法が大型化
する傾向にあり、その反面、半導体装置の外形寸法は、
高密度実装上の要求から自由に拡大できないか、あるい
は、逆に小型化される傾向にある。このため、従来のよ
うにタブ上に半導体素子を搭載する構造では、外形寸法
一定のままで半導体素子の寸法を大型化していくと、リ
ードを樹脂に固定する部分の長さが不足し、リードの十
分な固定強度が得られなくなるという問題が生じた。
する傾向にあり、その反面、半導体装置の外形寸法は、
高密度実装上の要求から自由に拡大できないか、あるい
は、逆に小型化される傾向にある。このため、従来のよ
うにタブ上に半導体素子を搭載する構造では、外形寸法
一定のままで半導体素子の寸法を大型化していくと、リ
ードを樹脂に固定する部分の長さが不足し、リードの十
分な固定強度が得られなくなるという問題が生じた。
このような問題を回避するための方法としては、第１０
図に示すような構造が特開昭６１−２４１９５９号公報
などにより知られている。この構造は、半導体素子１の
回路形成面の２箇所に絶縁フィルム２を接着し、夫々の
絶縁フィルム２上に電気接続用の共用リード３ａを互い
に対向するように絶縁フィルム２内端近傍に固定し、共
用リード３ａとは離れた位置に信号用リード３ｂを固定
し、共用リード３ａ及び信号用リード３ｂと半導体素子
１とを金属細線４で電気的に接続するというものである
。このような構造を通称、リード・オン・チップ構造と
呼んでいる。また、同じ趣旨で、タブを用いない構造に
は、リード・オン・チップの逆構造すなわち、半導体素
子１の回路形成面の反対側をリード３上に搭載したチッ
プ・オン・リード構造が知られている。チップ・オン・
リード構造の例としては、特開昭６１−２５８４５８号
公報記載の技術がある。
図に示すような構造が特開昭６１−２４１９５９号公報
などにより知られている。この構造は、半導体素子１の
回路形成面の２箇所に絶縁フィルム２を接着し、夫々の
絶縁フィルム２上に電気接続用の共用リード３ａを互い
に対向するように絶縁フィルム２内端近傍に固定し、共
用リード３ａとは離れた位置に信号用リード３ｂを固定
し、共用リード３ａ及び信号用リード３ｂと半導体素子
１とを金属細線４で電気的に接続するというものである
。このような構造を通称、リード・オン・チップ構造と
呼んでいる。また、同じ趣旨で、タブを用いない構造に
は、リード・オン・チップの逆構造すなわち、半導体素
子１の回路形成面の反対側をリード３上に搭載したチッ
プ・オン・リード構造が知られている。チップ・オン・
リード構造の例としては、特開昭６１−２５８４５８号
公報記載の技術がある。
先ず、従来技術の問題点について、リード・オン・チッ
プ構造を例に説明する。
プ構造を例に説明する。
一般に、絶縁フィルムには基材としてポリイミド等の高
分子材料が用いられている。これらの絶縁フィルム基材
は、封止樹脂との接着性に欠ける。
分子材料が用いられている。これらの絶縁フィルム基材
は、封止樹脂との接着性に欠ける。
半導体素子の回路形成面と各リードとは、金属細線等に
より、電気的な接続をとる必要がある。そのため、絶縁
フィルムは通常、必要な箇所にだけ部分的に接着される
。
より、電気的な接続をとる必要がある。そのため、絶縁
フィルムは通常、必要な箇所にだけ部分的に接着される
。
ところで、樹脂封止型半導体装置においては、これを構
成する半導体素子、リード、絶縁フィルム及び封止樹脂
の線膨張係数が通常互いに異なっているため、装置の温
度変化によって装置内に熱応力が発生する６特に、絶縁
フィルムと封止樹脂とは線膨張係数の差が大きく、接着
性にも欠けるので、熱応力のかかっている状況では何ら
かの原因で容易に界面はく離が発生する。絶縁フィルム
と封止樹脂との界面がはく離することによって、絶縁フ
ィルムの上端部に高い応力が発生し、この部分より樹脂
クラックが発生する。
成する半導体素子、リード、絶縁フィルム及び封止樹脂
の線膨張係数が通常互いに異なっているため、装置の温
度変化によって装置内に熱応力が発生する６特に、絶縁
フィルムと封止樹脂とは線膨張係数の差が大きく、接着
性にも欠けるので、熱応力のかかっている状況では何ら
かの原因で容易に界面はく離が発生する。絶縁フィルム
と封止樹脂との界面がはく離することによって、絶縁フ
ィルムの上端部に高い応力が発生し、この部分より樹脂
クラックが発生する。
樹脂クラックの発生メカニズムを模式的に第９図に示す
。これは、半導体装置樹脂封止後の冷却や温度サイクル
試験時の温度低下による樹脂クラック発生メカニズムで
ある。先にも述べたように、装置の構成材各々の線膨張
係数の違いにより、半導体素子１上部では、冷却により
収縮しようとする封止樹脂５が、半導体素子１によって
引っ張られる。これが［Ｉフィルム外側側面２Ｃのはく
離７によって、絶縁フィルム２の上端部に応力集中を生
じ、樹脂クラック８ｂに至る。また、絶縁フィルム側面
近傍にリードが位置する場合も同様である。第９図にお
いて、絶縁フィルム内側側面２ｂには＜１ｌｉ７が生し
ると、Ｉｎフィルム２内側側面２ｂとほぼ同じ位置に存
在する共用リード３ａ側面と封止樹脂５との界面にもは
く離７が進み、共用リード３ａ上端部に応力集中を生し
、樹脂クラック８ａに至る。
。これは、半導体装置樹脂封止後の冷却や温度サイクル
試験時の温度低下による樹脂クラック発生メカニズムで
ある。先にも述べたように、装置の構成材各々の線膨張
係数の違いにより、半導体素子１上部では、冷却により
収縮しようとする封止樹脂５が、半導体素子１によって
引っ張られる。これが［Ｉフィルム外側側面２Ｃのはく
離７によって、絶縁フィルム２の上端部に応力集中を生
じ、樹脂クラック８ｂに至る。また、絶縁フィルム側面
近傍にリードが位置する場合も同様である。第９図にお
いて、絶縁フィルム内側側面２ｂには＜１ｌｉ７が生し
ると、Ｉｎフィルム２内側側面２ｂとほぼ同じ位置に存
在する共用リード３ａ側面と封止樹脂５との界面にもは
く離７が進み、共用リード３ａ上端部に応力集中を生し
、樹脂クラック８ａに至る。
一般に、樹脂クラックが発生すると、半導体装置の封止
性能及び外観を損ねるほか、共用リード３ａ上端部より
樹脂クラック８ａが発生する場合には、共用リード３ａ
又は信号用リード３ｂと半導体素子１とを電気的に接続
する金属細線４をも断線させるという問題が起こる。
性能及び外観を損ねるほか、共用リード３ａ上端部より
樹脂クラック８ａが発生する場合には、共用リード３ａ
又は信号用リード３ｂと半導体素子１とを電気的に接続
する金属細線４をも断線させるという問題が起こる。
以上、リード・オン・チップ構造の場合について述へた
が、樹脂封止型半導体装置において、その他の形で絶縁
フィルムを用いた場合においても、同様である。
が、樹脂封止型半導体装置において、その他の形で絶縁
フィルムを用いた場合においても、同様である。
本発明の目的は、樹脂クランクを防止して、限られた外
形寸法のもとて可能な限り大型の半導体素子を搭載し得
る樹脂封止型半導体装置を提供することにある。
形寸法のもとて可能な限り大型の半導体素子を搭載し得
る樹脂封止型半導体装置を提供することにある。
上記目的は、絶縁フィルム端部と封止樹脂との界面には
く離が発生又は成長しないような手段を講することによ
って達成される。具体的には、絶縁フィルムの周囲側面
に凹凸を設けることにより達成される。
く離が発生又は成長しないような手段を講することによ
って達成される。具体的には、絶縁フィルムの周囲側面
に凹凸を設けることにより達成される。
すなわち、本発明は、半導体素子と、該半導体素子に夫
々導通接続される複数のリードと、該半導体素子、リー
ドの一方または両方にはりつけられた絶縁部材と、該リ
ードの一部及び絶縁部材及び半導体素子とを覆う封止樹
脂とを備えた樹脂封止型半導体装置において、絶縁部材
の側面の少なくとも一部に凹凸を設けたことを特徴とす
るものである。
々導通接続される複数のリードと、該半導体素子、リー
ドの一方または両方にはりつけられた絶縁部材と、該リ
ードの一部及び絶縁部材及び半導体素子とを覆う封止樹
脂とを備えた樹脂封止型半導体装置において、絶縁部材
の側面の少なくとも一部に凹凸を設けたことを特徴とす
るものである。
また、本発明は、半導体素子と、該半導体素子に夫々導
通接続される複数のリードと、該半導体素子とリードと
の間に介在する絶縁部材と、該リードの一部及び絶縁部
材及び半導体素子とを覆う封止樹脂とを備えた樹脂封止
型半導体装置において、絶縁部材の側面の少なくとも一
部に凹凸を数けたことを特徴とするものである。
通接続される複数のリードと、該半導体素子とリードと
の間に介在する絶縁部材と、該リードの一部及び絶縁部
材及び半導体素子とを覆う封止樹脂とを備えた樹脂封止
型半導体装置において、絶縁部材の側面の少なくとも一
部に凹凸を数けたことを特徴とするものである。
また、本発明は、半導体素子の回路形成面側の少なくと
も２箇所に絶縁部材が接着され、夫々の該絶縁部材上に
電気接続用の第１のリードが絶縁部材の側面に沿って配
設され且つ該第１のリード同士が互いに対向するよう配
置され、更に該第１のリードとは離れた位置に複数の第
２のり−１・が配置され、該第１のリードと第２のリー
ドの一部及び半導体素子及び絶縁部材を樹脂にて封止し
てなる樹脂封止型半導体装置において、前記絶縁部材の
側面の少なくとも一部に凹凸を設けたことを特徴とする
ものである。
も２箇所に絶縁部材が接着され、夫々の該絶縁部材上に
電気接続用の第１のリードが絶縁部材の側面に沿って配
設され且つ該第１のリード同士が互いに対向するよう配
置され、更に該第１のリードとは離れた位置に複数の第
２のり−１・が配置され、該第１のリードと第２のリー
ドの一部及び半導体素子及び絶縁部材を樹脂にて封止し
てなる樹脂封止型半導体装置において、前記絶縁部材の
側面の少なくとも一部に凹凸を設けたことを特徴とする
ものである。
前記した樹脂封止型半導体装置において、第１のリード
近傍に位置する他の第１のリードと対向する絶縁部材側
面の少なくとも一部に凹凸を設けたものがよい。
近傍に位置する他の第１のリードと対向する絶縁部材側
面の少なくとも一部に凹凸を設けたものがよい。
また、本発明は、半導体素子の下面に絶縁部材が接着さ
れ、該半導体素子に夫々導通接続される複数のリードを
該絶縁部材の下面まで延長せしめ、該リードの一部及び
絶縁部材及び半導体素子を樹脂にて封止してなる樹脂封
止型半導体装置において、絶縁部材の側面の少なくとも
一部に凹凸を設けたことを特徴とするものである。
れ、該半導体素子に夫々導通接続される複数のリードを
該絶縁部材の下面まで延長せしめ、該リードの一部及び
絶縁部材及び半導体素子を樹脂にて封止してなる樹脂封
止型半導体装置において、絶縁部材の側面の少なくとも
一部に凹凸を設けたことを特徴とするものである。
また、本発明は、半導体素子の下面に絶縁部材が接着さ
れ、該半導体素子に夫々導通接続される複数のリードを
該絶縁部材の上面まで延長せしめ、該リードの一部及び
絶縁部材及び半導体素子を樹脂にて封止してなる樹脂封
止型半導体装置において、絶縁部材の側面の少なくとも
一部に凹凸を設けたことを特徴とするものである。
れ、該半導体素子に夫々導通接続される複数のリードを
該絶縁部材の上面まで延長せしめ、該リードの一部及び
絶縁部材及び半導体素子を樹脂にて封止してなる樹脂封
止型半導体装置において、絶縁部材の側面の少なくとも
一部に凹凸を設けたことを特徴とするものである。
また、本発明は、半導体素子と、該半導体素子を搭載す
るタブと、その周囲に配設され該半導体素子に夫々導通
接続される複数のリードと、該リードの複数本に共通に
接着された１個もしくは複数の絶縁部材と、該リードの
一部、タブ、絶縁部材及び半導体素子とを覆う封止樹脂
とから成る樹脂封止型半導体装置において、絶縁部材の
側面の少なくとも一部に凹凸を設けたことを特徴とする
ものである。
るタブと、その周囲に配設され該半導体素子に夫々導通
接続される複数のリードと、該リードの複数本に共通に
接着された１個もしくは複数の絶縁部材と、該リードの
一部、タブ、絶縁部材及び半導体素子とを覆う封止樹脂
とから成る樹脂封止型半導体装置において、絶縁部材の
側面の少なくとも一部に凹凸を設けたことを特徴とする
ものである。
前記の樹脂封止型半導体装置において、絶縁フィルムの
側辺に沿った方向の凹部開口端の幅を、凹部内部の幅よ
りも狭くしたものがよい。また、絶縁フィルム側面の少
なくとも一部を凹凸に代えて梨地状としたものがよい。
側辺に沿った方向の凹部開口端の幅を、凹部内部の幅よ
りも狭くしたものがよい。また、絶縁フィルム側面の少
なくとも一部を凹凸に代えて梨地状としたものがよい。
また、絶縁部材の凹部にまるみをつけたものがよい。
上記のように、絶縁フィルムの周囲側面に凹凸を設ける
ことによって、フィルム側面と封止樹脂との界面に作用
する応力が分散されるので、絶縁フィルムと封止樹脂と
の間にはく離が生じにくくなる。
ことによって、フィルム側面と封止樹脂との界面に作用
する応力が分散されるので、絶縁フィルムと封止樹脂と
の間にはく離が生じにくくなる。
万一はく離が生じても、はく離は絶縁フィルム側面に沿
って広範囲に進展することができなくなる。従って、は
く離は最小限にとどまり、樹脂クランクの発生を防止す
ることができるので、大型の半導体素子を搭載した場合
でも、高信頼性の樹脂封止型半導体装置を得ることがで
きる。
って広範囲に進展することができなくなる。従って、は
く離は最小限にとどまり、樹脂クランクの発生を防止す
ることができるので、大型の半導体素子を搭載した場合
でも、高信頼性の樹脂封止型半導体装置を得ることがで
きる。
以下、本発明の一実施例を図面に従って説明する。第１
図は、本発明の一実施例によるリード・オン・チップ構
造の樹脂封止型半導体装置の部分断面斜視図である。図
において、共用リード３ａは、半導体素子１の中央部分
をその長辺と平行に引き伸ばされており、半導体素子１
の回路形成面１ａ上で半導体素子１と金属細ｗＡ４によ
って電気接続が行われている。２本の共用り−Ｆ ３
ａの主要部同士は互いに向かい合って配設されている。
図は、本発明の一実施例によるリード・オン・チップ構
造の樹脂封止型半導体装置の部分断面斜視図である。図
において、共用リード３ａは、半導体素子１の中央部分
をその長辺と平行に引き伸ばされており、半導体素子１
の回路形成面１ａ上で半導体素子１と金属細ｗＡ４によ
って電気接続が行われている。２本の共用り−Ｆ ３
ａの主要部同士は互いに向かい合って配設されている。
回路形成面１ａは大部分がポリイミドなどのパッシベー
ション膜で覆われているが、この電気接続部分の領域に
ついては、パッシベーション膜がなく回路形成面が霧出
している。また、信号用リード３ｂは、長方形状の半導
体素子１のいずれかの辺を横切って半導体素子１の中央
側に引き伸ばされており、半導体素子１の回路形成面ｌ
ａ上で半導体素子１とその先端部とが金属細Ｉｉ＆４に
よって電気的に接続されている。
ション膜で覆われているが、この電気接続部分の領域に
ついては、パッシベーション膜がなく回路形成面が霧出
している。また、信号用リード３ｂは、長方形状の半導
体素子１のいずれかの辺を横切って半導体素子１の中央
側に引き伸ばされており、半導体素子１の回路形成面ｌ
ａ上で半導体素子１とその先端部とが金属細Ｉｉ＆４に
よって電気的に接続されている。
共用リード３ａの下面及び信号用リード３ｂの下面と、
半導体素子１の回路形成面１ａの間には、共用リード３
ａ及び信号用リード３ｂと半導体素子１とを電気的に絶
縁するためのポリイミド製絶縁フィルム２が設けられて
いる。２枚の絶縁フィルム２の内側すなわち共用リード
３ａに沿った側面には凹凸２ａが設けられている。これ
はあらがじめ、ｌ！縁フィルム２の側面にエツチング又
は打抜きなどによって凹凸を設けたものをはりっけても
良いし、矩形の１ｍフィルム２を半導体素子１又はリー
ド３にはりつけてから適当な形状にエツチングしても良
い。
半導体素子１の回路形成面１ａの間には、共用リード３
ａ及び信号用リード３ｂと半導体素子１とを電気的に絶
縁するためのポリイミド製絶縁フィルム２が設けられて
いる。２枚の絶縁フィルム２の内側すなわち共用リード
３ａに沿った側面には凹凸２ａが設けられている。これ
はあらがじめ、ｌ！縁フィルム２の側面にエツチング又
は打抜きなどによって凹凸を設けたものをはりっけても
良いし、矩形の１ｍフィルム２を半導体素子１又はリー
ド３にはりつけてから適当な形状にエツチングしても良
い。
本実施例によれば、絶縁フィルム２内側側面と封止樹脂
５との界面に作用する応力が分散されるので、絶縁フィ
ルム２内側側面と封止樹脂５とのはく離を生しにくく、
また生した場合でも、はく離は側面に沿って広範囲に進
展することができないので、共用リード３ａ外側上部か
らの樹脂クランクを防止することができる。なお、凹凸
２ａは前記側面の全部ではなく、その中央部分にだけ設
けても良い。このタイプの半導体装置は、この中央部分
が特にクラックが生しやすいからである。
５との界面に作用する応力が分散されるので、絶縁フィ
ルム２内側側面と封止樹脂５とのはく離を生しにくく、
また生した場合でも、はく離は側面に沿って広範囲に進
展することができないので、共用リード３ａ外側上部か
らの樹脂クランクを防止することができる。なお、凹凸
２ａは前記側面の全部ではなく、その中央部分にだけ設
けても良い。このタイプの半導体装置は、この中央部分
が特にクラックが生しやすいからである。
絶縁フィルムの材質としては、ポリイミド、エポキシな
どの高分子フィルムのほか、ガラスクロスなどの樹脂含
浸材であってもよい。さらに、あらかじめ成形した樹脂
板やセラミック板でも同様の効果を期待することができ
る。
どの高分子フィルムのほか、ガラスクロスなどの樹脂含
浸材であってもよい。さらに、あらかじめ成形した樹脂
板やセラミック板でも同様の効果を期待することができ
る。
第２図は、本発明の他の実施例によるリード・オン・チ
ップ構造の樹脂封止型半導体装置の部分断面斜視図であ
る。Ｍａｌｔフィルム２の形状以外は第１図と同様であ
る。本実施例では、絶縁フィルム２の側面全周に凹凸２
ａが設けられている。本実施例によれば、共用リード３
ａからの樹脂クランクのほか、フィルム端からの樹脂ク
ラックも防止できる。
ップ構造の樹脂封止型半導体装置の部分断面斜視図であ
る。Ｍａｌｔフィルム２の形状以外は第１図と同様であ
る。本実施例では、絶縁フィルム２の側面全周に凹凸２
ａが設けられている。本実施例によれば、共用リード３
ａからの樹脂クランクのほか、フィルム端からの樹脂ク
ラックも防止できる。
絶縁フィルム側面の凹凸２ａは、第１図及び第２図に示
したような内側側面あるいは全周に限るものではなく、
クランク発生が問題となる部分に必要に応じて、特定の
方向の側面あるいは個々の方向の側面のうちの一部分の
みに限定して設けても良い。さらに、絶縁フィルムの枚
数は２枚の場合に限定するものではなく、半導体素子１
やり−ド３の形状、仕様などに応して１枚あるいは３枚
以上であっても良い。この場合にも凹凸２ａは、全周に
設けても良いし、クラック発生が問題となる部分に必要
に応して設けても良く、２枚の絶縁フィルムを用いた場
合と同様である。
したような内側側面あるいは全周に限るものではなく、
クランク発生が問題となる部分に必要に応じて、特定の
方向の側面あるいは個々の方向の側面のうちの一部分の
みに限定して設けても良い。さらに、絶縁フィルムの枚
数は２枚の場合に限定するものではなく、半導体素子１
やり−ド３の形状、仕様などに応して１枚あるいは３枚
以上であっても良い。この場合にも凹凸２ａは、全周に
設けても良いし、クラック発生が問題となる部分に必要
に応して設けても良く、２枚の絶縁フィルムを用いた場
合と同様である。
絶縁フィルム２側面の凹凸２ａの形状としては、第１図
または第２図に示した矩形のほか、第３図に示すように
、台形状であっても良い。このとき、絶縁フィルム側辺
に沿った方向の凹部の幅を開口部において、凹部内部の
幅よりも狭くすると、絶縁フィルムと封止樹脂との接着
がより強固になるため、樹脂クラック防止にさらに効果
的である。
または第２図に示した矩形のほか、第３図に示すように
、台形状であっても良い。このとき、絶縁フィルム側辺
に沿った方向の凹部の幅を開口部において、凹部内部の
幅よりも狭くすると、絶縁フィルムと封止樹脂との接着
がより強固になるため、樹脂クラック防止にさらに効果
的である。
また、第４図（ａ）〜（ｆ）に示すように、正弦波状の
凹凸や部分円弧状の凹凸、あるいは部分円弧と直線を組
み合わせた形状の凹凸であっても良い。第４図の各側の
ように、絶縁フィルム２の凹部にまるみをつけると、フ
ィルム凹部の端部からフィルムが千切れるという問題が
生じにくくなる効果もある。これらの場合においても、
第４図（ｃ）〜（ｆ）に示すように、Ｉｌｉフィルム２
側辺に沿った方向の幅を開口部において、凹部内部の幅
よりも狭くすると、樹脂クラック防止にさらに効果的で
あることは第３図と同様である。
凹凸や部分円弧状の凹凸、あるいは部分円弧と直線を組
み合わせた形状の凹凸であっても良い。第４図の各側の
ように、絶縁フィルム２の凹部にまるみをつけると、フ
ィルム凹部の端部からフィルムが千切れるという問題が
生じにくくなる効果もある。これらの場合においても、
第４図（ｃ）〜（ｆ）に示すように、Ｉｌｉフィルム２
側辺に沿った方向の幅を開口部において、凹部内部の幅
よりも狭くすると、樹脂クラック防止にさらに効果的で
あることは第３図と同様である。
絶縁フィルム側面の凹凸形状と、リードの配線パターン
との位置関係は、リードの存在する部分の絶縁フィルム
を凸状としても、凹状としても良い。また、絶縁フィル
ム側面の凹凸位置は、配線パターンと無関係であっても
良いし、規則的な間隔で配置しなくても良い。
との位置関係は、リードの存在する部分の絶縁フィルム
を凸状としても、凹状としても良い。また、絶縁フィル
ム側面の凹凸位置は、配線パターンと無関係であっても
良いし、規則的な間隔で配置しなくても良い。
また、絶縁フィルム側面の凹凸としては、第１図から第
４図のような絶縁フィルムの輪郭の凹凸だけでなく絶縁
フィルムの側面を粗化し、梨地状（１〜１００ミクロン
程度のランダムな面粗さ）としても、同様のはく離防止
及び樹脂クランク防止効果を得ることができる。また凹
凸形状は規則的でなくても良い。
４図のような絶縁フィルムの輪郭の凹凸だけでなく絶縁
フィルムの側面を粗化し、梨地状（１〜１００ミクロン
程度のランダムな面粗さ）としても、同様のはく離防止
及び樹脂クランク防止効果を得ることができる。また凹
凸形状は規則的でなくても良い。
第５図は、本実施例をチップ・オン・リード構造の樹脂
封止型半導体装置に適用した場合の一実施例を示す部分
断面斜視図である。半導体素子１は絶縁フィルム２を介
してリード３上に搭載されている。半導体素子１の回路
形成面１ａは上方、すなわちリード３の反対側に向けら
れており、金属細線４によってリード３の先端部３ｃと
電気的に接続されている。絶縁フィルム２の側面には、
リー１〜・オン・チップ構造の場合と同様凹凸２ａが設
けられている。このように凹凸２ａを設けることによっ
て、絶縁フィルム２の側面と封止樹脂５との接着が強固
となるため、絶縁フィルム２と封止樹脂５との界面での
はく離が生じに＜＜、生した場合でもはく離は絶縁フィ
ルム２の側面に沿って進展しにくくなるので、絶縁フィ
ルム２端部からの樹脂クラックを防止することができる
。
封止型半導体装置に適用した場合の一実施例を示す部分
断面斜視図である。半導体素子１は絶縁フィルム２を介
してリード３上に搭載されている。半導体素子１の回路
形成面１ａは上方、すなわちリード３の反対側に向けら
れており、金属細線４によってリード３の先端部３ｃと
電気的に接続されている。絶縁フィルム２の側面には、
リー１〜・オン・チップ構造の場合と同様凹凸２ａが設
けられている。このように凹凸２ａを設けることによっ
て、絶縁フィルム２の側面と封止樹脂５との接着が強固
となるため、絶縁フィルム２と封止樹脂５との界面での
はく離が生じに＜＜、生した場合でもはく離は絶縁フィ
ルム２の側面に沿って進展しにくくなるので、絶縁フィ
ルム２端部からの樹脂クラックを防止することができる
。
以上では、リードが絶縁フィルムを介して半導体素子に
固定される（リードが半導体素子の上面あるいは下面ま
で達している）場合について説明してきたが、例えば第
６図や第７図にその断面形状を示したように、絶縁フィ
ルム２上に半導体素子１を搭載し、その絶縁フィルム２
を、半導体素子１の周囲に配設したリード３で支持する
構造の樹脂封止型半導体装置についても、本発明を適用
することができる。その場合にも、これまで述へてきた
ことと同様、絶縁フィルム端部２ｄからの樹脂クラック
を防止する効果がある。
固定される（リードが半導体素子の上面あるいは下面ま
で達している）場合について説明してきたが、例えば第
６図や第７図にその断面形状を示したように、絶縁フィ
ルム２上に半導体素子１を搭載し、その絶縁フィルム２
を、半導体素子１の周囲に配設したリード３で支持する
構造の樹脂封止型半導体装置についても、本発明を適用
することができる。その場合にも、これまで述へてきた
ことと同様、絶縁フィルム端部２ｄからの樹脂クラック
を防止する効果がある。
さらに第８図は、従来のタブを用いた構造の樹脂封止型
半導体装置において、Ｍｅフィルムを樹脂モールド前の
リードの固定のために使用した場合の本発明の適用例を
示す部分断面斜視図である。
半導体装置において、Ｍｅフィルムを樹脂モールド前の
リードの固定のために使用した場合の本発明の適用例を
示す部分断面斜視図である。
複数のり−ド３が共通の絶縁フィルム２に接着され互い
に連結されている。このようにＭ！縁フィルム２を使用
することによって、半導体装置の組立工程におけるリー
ド３の変形を防止することができる。このような構造の
樹脂封止型半導体装置においても、絶縁フィルム２の側
面に凹凸２ａを設けることにより＃ＬＦ！、ＪＩｉフィ
ルム端部からの樹脂クラックを防止することができる。
に連結されている。このようにＭ！縁フィルム２を使用
することによって、半導体装置の組立工程におけるリー
ド３の変形を防止することができる。このような構造の
樹脂封止型半導体装置においても、絶縁フィルム２の側
面に凹凸２ａを設けることにより＃ＬＦ！、ＪＩｉフィ
ルム端部からの樹脂クラックを防止することができる。
なお、複数のり−ト３間のピッチと凹凸２ａのピッチは
、第８図では一致させた場合が示されているが、これに
限定されず、不一致でもよい。また、凹凸２ａのピッチ
をリード間のピッチより小さく形成するのがよい。
、第８図では一致させた場合が示されているが、これに
限定されず、不一致でもよい。また、凹凸２ａのピッチ
をリード間のピッチより小さく形成するのがよい。
本発明によれば、熱応力によって、大きなはく離が発生
することがないので、樹脂クラックの発生を防止するこ
とができる。これにより限られた外形寸法のもとて可能
な限り大型の半導体素子を搭載しうる高信頼性の樹脂封
止型半導体装置を得ることができる。
することがないので、樹脂クラックの発生を防止するこ
とができる。これにより限られた外形寸法のもとて可能
な限り大型の半導体素子を搭載しうる高信頼性の樹脂封
止型半導体装置を得ることができる。
第１図は本発明の一実施例によるリード・オン・チップ
構造の樹脂封止型半導体装置の部分断面斜視図、第２図
は本発明の他の実施例によるり−ト・オン・チップ構造
の樹脂封止型半導体装置を示す部分断面斜視図、第３図
及び第４図は第１図及び第２図に示した実施例の他の絶
縁フィルム形状を示す平面図、第５図は本発明の一実施
例によるチップ・オン・リード構造の樹脂封止型半導体
装置の部分断面斜視図、第６図乃至第８図は本発明をリ
ード・オン・チップあるいはチップ・オン・リード構造
以外の構造の樹脂封止型半導体装置に適用した場合の実
施例を示すものであって、第６図及び第７図はこれらの
樹脂封止型半導体装置の断面図、第８図は部分断面斜視
図、第９図は樹脂クラックの発生メカニズムを説明する
ための部分断面図、第１０図は従来のリード・オン・チ
ップ構造の樹脂封止型半導体装置の一例を示す断面図で
ある。 １ 半導体素子、２・・絶縁フィルム、３ リード、４
・・・金属細線、５・・・封止樹脂、６−・タブ、７・
・はく離、８・・樹脂クラック、３ａ・・共用リード、
３ｂ・・・信号用リード。
構造の樹脂封止型半導体装置の部分断面斜視図、第２図
は本発明の他の実施例によるり−ト・オン・チップ構造
の樹脂封止型半導体装置を示す部分断面斜視図、第３図
及び第４図は第１図及び第２図に示した実施例の他の絶
縁フィルム形状を示す平面図、第５図は本発明の一実施
例によるチップ・オン・リード構造の樹脂封止型半導体
装置の部分断面斜視図、第６図乃至第８図は本発明をリ
ード・オン・チップあるいはチップ・オン・リード構造
以外の構造の樹脂封止型半導体装置に適用した場合の実
施例を示すものであって、第６図及び第７図はこれらの
樹脂封止型半導体装置の断面図、第８図は部分断面斜視
図、第９図は樹脂クラックの発生メカニズムを説明する
ための部分断面図、第１０図は従来のリード・オン・チ
ップ構造の樹脂封止型半導体装置の一例を示す断面図で
ある。 １ 半導体素子、２・・絶縁フィルム、３ リード、４
・・・金属細線、５・・・封止樹脂、６−・タブ、７・
・はく離、８・・樹脂クラック、３ａ・・共用リード、
３ｂ・・・信号用リード。
Claims (1)
- 【特許請求の範囲】 １、半導体素子と、該半導体素子に夫々導通接続される
複数のリードと、該半導体素子、リードの一方または両
方にはりつけられた絶縁部材と、該リードの一部及び絶
縁部材及び半導体素子とを覆う封止樹脂とを備えた樹脂
封止型半導体装置において、絶縁部材の側面の少なくと
も一部に凹凸を設けたことを特徴とする樹脂封止型半導
体装置。 ２、半導体素子と、該半導体素子に夫々導通接続される
複数のリードと、該半導体素子とリードとの間に介在す
る絶縁部材と、該リードの一部及び絶縁部材及び半導体
素子とを覆う封止樹脂とを備えた樹脂封止型半導体装置
において、絶縁部材の側面の少なくとも一部に凹凸を設
けたことを特徴とする樹脂封止型半導体装置。 ３、半導体素子の回路形成面側の少なくとも２箇所に絶
縁部材が接着され、夫々の該絶縁部材上に電気接続用の
第１のリードが絶縁部材の側面に沿って配設され且つ該
第１のリード同士が互いに対向するよう配置され、更に
該第１のリードとは離れた位置に複数の第２のリードが
配置され、該第１のリードと第２のリードの一部及び半
導体素子及び絶縁部材を樹脂にて封止してなる樹脂封止
型半導体装置において、前記絶縁部材の側面の少なくと
も一部に凹凸を設けたことを特徴とする樹脂封止型半導
体装置。 ４、請求項３に記載した樹脂封止型半導体装置において
、第１のリード近傍に位置する他の第１のリードと対向
する絶縁部材側面の少なくとも一部に凹凸を設けたこと
を特徴とする樹脂封止型半導体装置。 ５、半導体素子の下面に絶縁部材が接着され、該半導体
素子に夫々導通接続される複数のリードを該絶縁部材の
下面まで延長せしめ、該リードの一部及び絶縁部材及び
半導体素子を樹脂にて封止してなる樹脂封止型半導体装
置において、絶縁部材の側面の少なくとも一部に凹凸を
設けたことを特徴とする樹脂封止型半導体装置。 ６、半導体素子の下面に絶縁部材が接着され、該半導体
素子に夫々導通接続される複数のリードを該絶縁部材の
上面まで延長せしめ、該リードの一部及び絶縁部材及び
半導体素子を樹脂にて封止してなる樹脂封止型半導体装
置において、絶縁部材の側面の少なくとも一部に凹凸を
設けたことを特徴とする樹脂封止型半導体装置。 ７、半導体素子と、該半導体素子を搭載するタブと、そ
の周囲に配設され該半導体素子に夫々導通接続される複
数のリードと、該リードの複数本に共通に接着された１
個もしくは複数の絶縁部材と、該リードの一部、タブ、
絶縁部材及び半導体素子とを覆う封止樹脂とから成る樹
脂封止型半導体装置において、絶縁部材の側面の少なく
とも一部に凹凸を設けたことを特徴とする樹脂封止型半
導体装置。 ８、請求項１〜７のいずれかに記載した樹脂封止型半導
体装置において、絶縁フィルムの側辺に沿った方向の凹
部開口端の幅を、凹部内部の幅よりも狭くしたことを特
徴とする樹脂封止型半導体装置。 ９、請求項１〜７のいずれかに記載した樹脂封止型半導
体装置において、絶縁フィルム側面の少なくとも一部を
凹凸に代えて梨地状としたことを特徴とする樹脂封止型
半導体装置。 １０、請求項１〜８のいずれかに記載した樹脂封止型半
導体装置において、絶縁部材の凹部にまるみをつけたこ
とを特徴とする樹脂封止型半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2326332A JPH04196349A (ja) | 1990-11-28 | 1990-11-28 | 樹脂封止型半導体装置 |
| KR1019910020113A KR950005456B1 (ko) | 1990-11-28 | 1991-11-13 | 수지봉지형 반도체장치 |
| US07/797,964 US5256903A (en) | 1990-02-28 | 1991-11-26 | Plastic encapsulated semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2326332A JPH04196349A (ja) | 1990-11-28 | 1990-11-28 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04196349A true JPH04196349A (ja) | 1992-07-16 |
Family
ID=18186595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2326332A Pending JPH04196349A (ja) | 1990-02-28 | 1990-11-28 | 樹脂封止型半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH04196349A (ja) |
| KR (1) | KR950005456B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04318962A (ja) * | 1991-03-20 | 1992-11-10 | Texas Instr Inc <Ti> | 半導体装置 |
| JP2003243600A (ja) * | 2001-12-14 | 2003-08-29 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1990
- 1990-11-28 JP JP2326332A patent/JPH04196349A/ja active Pending
-
1991
- 1991-11-13 KR KR1019910020113A patent/KR950005456B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04318962A (ja) * | 1991-03-20 | 1992-11-10 | Texas Instr Inc <Ti> | 半導体装置 |
| JP2003243600A (ja) * | 2001-12-14 | 2003-08-29 | Hitachi Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920010851A (ko) | 1992-06-27 |
| KR950005456B1 (ko) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6133623A (en) | Resin sealing type semiconductor device that includes a plurality of leads and method of making the same | |
| US6342730B1 (en) | Low-pin-count chip package and manufacturing method thereof | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US6700188B2 (en) | Low-pin-count chip package having concave die pad and/or connections pads | |
| US5653891A (en) | Method of producing a semiconductor device with a heat sink | |
| EP0693779B1 (en) | Resin sealing type semiconductor device and method of making the same | |
| US5612259A (en) | Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame | |
| JPH0669275A (ja) | 半導体装置 | |
| JPS6324647A (ja) | 半導体パッケ−ジ | |
| JPH06295939A (ja) | 半導体装置 | |
| JP2924840B2 (ja) | Ｔａｐｅ−ＢＧＡタイプの半導体装置 | |
| JP2857382B2 (ja) | 半導体チップパッケージ | |
| KR100214544B1 (ko) | 볼 그리드 어레이 반도체 패키지 | |
| EP0645812B1 (en) | Resin-sealed semiconductor device | |
| JPH04196349A (ja) | 樹脂封止型半導体装置 | |
| US5256903A (en) | Plastic encapsulated semiconductor device | |
| EP0723293A1 (en) | Semiconductor device with a heat sink and method of producing the heat sink | |
| JPS611042A (ja) | 半導体装置 | |
| JPH11297740A (ja) | 半導体チップが実装されるキャリアテープ、および半導体装置 | |
| JPH0453241A (ja) | パッケージ | |
| KR950000457Y1 (ko) | 반도체 패키지 | |
| JP2883065B2 (ja) | 半導体装置 | |
| KR100198312B1 (ko) | 리드프레임의 구조 및 이를 이용한 반도체 패키지 | |
| KR100268925B1 (ko) | 리드프레임및이를이용한반도체패키지 | |
| KR0176113B1 (ko) | 내부리이드의 말단부가 수직 절곡된 리드프레임과 이를 이용한 반도체 패키지 |