JP2924840B2 - Ｔａｐｅ−ＢＧＡタイプの半導体装置 - Google Patents
Ｔａｐｅ−ＢＧＡタイプの半導体装置Info
- Publication number
- JP2924840B2 JP2924840B2 JP9029031A JP2903197A JP2924840B2 JP 2924840 B2 JP2924840 B2 JP 2924840B2 JP 9029031 A JP9029031 A JP 9029031A JP 2903197 A JP2903197 A JP 2903197A JP 2924840 B2 JP2924840 B2 JP 2924840B2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- semiconductor device
- type semiconductor
- bga type
- reinforcing plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＴａｐｅ−ＢＧＡ
（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）構造のパッケージ
をもつ半導体装置に関する。
（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）構造のパッケージ
をもつ半導体装置に関する。
【０００２】
【従来の技術】図４は、従来例のＴａｐｅ−ＢＧＡタイ
プの半導体装置の断面図、図５は、図４の補強板の平面
図である。
プの半導体装置の断面図、図５は、図４の補強板の平面
図である。
【０００３】半導体素子の高集積化にともなって、半導
体素子上に形成される電極のピッチも次第に狭ピッチ化
され、従来の金属細線を用いた接続技術では対応が困難
となってきた。高集積化する半導体素子を搭載するパッ
ケージとして、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｉｃ
Ｂｏｎｄｉｎｇ）テープを接続するのに用いられるパ
ッケージ技術が各種開発され、実用化が図られている。
その一例として、従来の全属細線によるいわゆるワイヤ
ーボンディング方式の代わりに、ＴＡＢテープ２２を使
用し、従来のモールドＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐ
ａｃｋａｇｅ）形態のパッケージとするＴＡＢインＱＦ
Ｐタイプの半導体装置がある。この種のパッケージにお
いては、ＴＡＢテープの基材であるポリイミド等の材料
からなる耐熱樹脂フィルム２４にスリットを設けること
により、ＴＡＢテープ２２とモールド封入樹脂との密着
性を向上させている。
体素子上に形成される電極のピッチも次第に狭ピッチ化
され、従来の金属細線を用いた接続技術では対応が困難
となってきた。高集積化する半導体素子を搭載するパッ
ケージとして、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｉｃ
Ｂｏｎｄｉｎｇ）テープを接続するのに用いられるパ
ッケージ技術が各種開発され、実用化が図られている。
その一例として、従来の全属細線によるいわゆるワイヤ
ーボンディング方式の代わりに、ＴＡＢテープ２２を使
用し、従来のモールドＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐ
ａｃｋａｇｅ）形態のパッケージとするＴＡＢインＱＦ
Ｐタイプの半導体装置がある。この種のパッケージにお
いては、ＴＡＢテープの基材であるポリイミド等の材料
からなる耐熱樹脂フィルム２４にスリットを設けること
により、ＴＡＢテープ２２とモールド封入樹脂との密着
性を向上させている。
【０００４】
【発明が解決しようとする課題】前述のＴＡＢテープを
用いたＱＦＰタイプの半導体装置では、半導体素子上の
電極の狭ピッチ化には対応できるが、ＱＦＰタイプの半
導体装置と外部との接続は、従来と同様にＱＦＰタイプ
の半導体装置の周囲に形成された外部リードを使用する
ので、半導体素子の高集積化によって生ずる多ピン化へ
の対応には限界がある。半導体素子上の電極の狭ピッチ
化および半導体装置の多ピン化への要求を満足する半導
体装置の形態として、ＴＡＢテープを用いたＢＧＡ（Ｔ
ａｐｅ−Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半
導体装置が開発された。このＴａｐｅ−ＢＧＡにおいて
は、半導体素子上の電極に接続されたＴＡＢテープの信
号配線上に外部との接続を目的とした半田ボールをアレ
ー状に配置する。その結果、外部との接続面積を従来の
ＱＦＰタイプの半導体装置のように周囲のみで外部と接
続する半導体装置と比べ、占有面積を拡大することなく
広げられるので、多ピン化に対応できるという利点を有
している。
用いたＱＦＰタイプの半導体装置では、半導体素子上の
電極の狭ピッチ化には対応できるが、ＱＦＰタイプの半
導体装置と外部との接続は、従来と同様にＱＦＰタイプ
の半導体装置の周囲に形成された外部リードを使用する
ので、半導体素子の高集積化によって生ずる多ピン化へ
の対応には限界がある。半導体素子上の電極の狭ピッチ
化および半導体装置の多ピン化への要求を満足する半導
体装置の形態として、ＴＡＢテープを用いたＢＧＡ（Ｔ
ａｐｅ−Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半
導体装置が開発された。このＴａｐｅ−ＢＧＡにおいて
は、半導体素子上の電極に接続されたＴＡＢテープの信
号配線上に外部との接続を目的とした半田ボールをアレ
ー状に配置する。その結果、外部との接続面積を従来の
ＱＦＰタイプの半導体装置のように周囲のみで外部と接
続する半導体装置と比べ、占有面積を拡大することなく
広げられるので、多ピン化に対応できるという利点を有
している。
【０００５】しかしながら、ＴＡＢテープのみでは、外
部との接続を目的とした半田ボール２６形成部の機械的
強度が不足するので、Ｔａｐｅ−ＢＧＡタイプの半導体
装置では、半導体素子を搭載する開口部２１ａを有する
金属板によって形成された補強板（サポートリング）２
１をＴＡＢテープ２２上に固定することによって機械的
強度の向上を図っている。この補強板によりＴａｐｅ−
ＢＧＡタイプの半導体装置単体での強度は著しく向上
し、半導体装置の製造工程での変形は解消できるが、Ｔ
ａｐｅ−ＢＧＡタイプの半導体装置を基板に実装する場
合に、問題となる場合が認められた。
部との接続を目的とした半田ボール２６形成部の機械的
強度が不足するので、Ｔａｐｅ−ＢＧＡタイプの半導体
装置では、半導体素子を搭載する開口部２１ａを有する
金属板によって形成された補強板（サポートリング）２
１をＴＡＢテープ２２上に固定することによって機械的
強度の向上を図っている。この補強板によりＴａｐｅ−
ＢＧＡタイプの半導体装置単体での強度は著しく向上
し、半導体装置の製造工程での変形は解消できるが、Ｔ
ａｐｅ−ＢＧＡタイプの半導体装置を基板に実装する場
合に、問題となる場合が認められた。
【０００６】その理由について述べると、Ｔａｐｅ−Ｂ
ＧＡタイプの半導体装置の実装時の問題が発生する原因
としては、Ｔａｐｅ−ＢＧＡの補強板と実装基板の熱膨
張率の差異、および実装時におけるＴａｐｅ−ＢＧＡ半
導体装置と実装基板の温度分布の差異により、Ｔａｐｅ
−ＢＧＡタイプの半導体装置に変形が生じる問題や、Ｔ
ａｐｅ−ＢＧＡタイプの半導体装置と実装基板の収縮率
の違いによりＴａｐｅ−ＢＧＡタイプの半導体装置と実
装基板の接合部に応力集中が発生するという問題が生ず
る。
ＧＡタイプの半導体装置の実装時の問題が発生する原因
としては、Ｔａｐｅ−ＢＧＡの補強板と実装基板の熱膨
張率の差異、および実装時におけるＴａｐｅ−ＢＧＡ半
導体装置と実装基板の温度分布の差異により、Ｔａｐｅ
−ＢＧＡタイプの半導体装置に変形が生じる問題や、Ｔ
ａｐｅ−ＢＧＡタイプの半導体装置と実装基板の収縮率
の違いによりＴａｐｅ−ＢＧＡタイプの半導体装置と実
装基板の接合部に応力集中が発生するという問題が生ず
る。
【０００７】そこで、本発明の目的は、Ｔａｐｅ−ＢＧ
Ａタイプの半導体装置の構造および製造工程を変更する
ことなく、Ｔａｐｅ−ＢＧＡタイプの半導体装置の基板
実装性を向上させることである。
Ａタイプの半導体装置の構造および製造工程を変更する
ことなく、Ｔａｐｅ−ＢＧＡタイプの半導体装置の基板
実装性を向上させることである。
【０００８】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明のＴａｐｅ−ＢＧＡタイプの半導体装置
は、耐熱絶縁性樹脂フィルム上に信号配線が形成され、
この信号配線の先端部が半導体素子の電極と電気的に接
続された後に、半導体素子搭載用開口部が穿設された補
強板が、耐熱絶縁性樹脂フィルム表面に固定され、更に
信号配線の外部接続部に半田ボールが搭載されて形成さ
れるＴａｐｅ−ＢＧＡタイプの半導体素子において、補
強板の開口部に沿って２列以上のスリット部が穿設され
ていることを特徴としている。
めに、本発明のＴａｐｅ−ＢＧＡタイプの半導体装置
は、耐熱絶縁性樹脂フィルム上に信号配線が形成され、
この信号配線の先端部が半導体素子の電極と電気的に接
続された後に、半導体素子搭載用開口部が穿設された補
強板が、耐熱絶縁性樹脂フィルム表面に固定され、更に
信号配線の外部接続部に半田ボールが搭載されて形成さ
れるＴａｐｅ−ＢＧＡタイプの半導体素子において、補
強板の開口部に沿って２列以上のスリット部が穿設され
ていることを特徴としている。
【０００９】なお、耐熱絶縁性樹脂フィルムがポリイミ
ドフィルムであることが望ましく、補強板が金属製であ
ることも望ましい。
ドフィルムであることが望ましく、補強板が金属製であ
ることも望ましい。
【００１０】また、補強板に穿設されたスリット部が半
導体素子搭載部の開口部の端縁に平行であることが望ま
しく、なお、補強板に穿設された前記スリット部が平断
面が等脚台形状であることも望ましい。
導体素子搭載部の開口部の端縁に平行であることが望ま
しく、なお、補強板に穿設された前記スリット部が平断
面が等脚台形状であることも望ましい。
【００１１】すなわち、本発明のＴａｐｅ−ＢＧＡタイ
プの半導体装置では、ＴＡＢテープ上に固定される補強
板に、半導体搭載用開口部に沿ったスリットが２列以上
形成されているので、半導体装置と実装基板の熱膨張の
差から生ずる応力をスリット部で確実に分散できるとい
う利点を有している。従来技術において、スリット部を
設けることによる応力の分散例としては、モールドパッ
ケージの半導体素子搭載部（アイランド部）にスリット
を設けることにより半導体素子に生ずる応力を軽減する
方法がある。スリットを設けることによる応力緩和とし
ては本発明も同じ効果をもたらすものであるが、本願発
明は、パッケージ形態および実装時の応力緩和を目的と
しており、その例とは異質の発明である。さらに、その
従来例では、スリット部を半導体搭載部内に放射上に形
成する構造となっているのに対し、本発明では、実装時
の応力緩和を目的とするため、半導体素子搭載用開口部
の外部に開口部に沿ってかつ２列以上のスリットを形成
する構造を採用しており、構造が異なるものである。
プの半導体装置では、ＴＡＢテープ上に固定される補強
板に、半導体搭載用開口部に沿ったスリットが２列以上
形成されているので、半導体装置と実装基板の熱膨張の
差から生ずる応力をスリット部で確実に分散できるとい
う利点を有している。従来技術において、スリット部を
設けることによる応力の分散例としては、モールドパッ
ケージの半導体素子搭載部（アイランド部）にスリット
を設けることにより半導体素子に生ずる応力を軽減する
方法がある。スリットを設けることによる応力緩和とし
ては本発明も同じ効果をもたらすものであるが、本願発
明は、パッケージ形態および実装時の応力緩和を目的と
しており、その例とは異質の発明である。さらに、その
従来例では、スリット部を半導体搭載部内に放射上に形
成する構造となっているのに対し、本発明では、実装時
の応力緩和を目的とするため、半導体素子搭載用開口部
の外部に開口部に沿ってかつ２列以上のスリットを形成
する構造を採用しており、構造が異なるものである。
【００１２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１３】図１は、本発明のＴａｐｅ−ＢＧＡタイプ
の半導体装置の一実施形態例の断面図、図２は、図１の
補強板の平面図である。
の半導体装置の一実施形態例の断面図、図２は、図１の
補強板の平面図である。
【００１４】図１および図２に示されるように、補強板
１には半導体素子搭載用開口部１ａに沿って応力緩和を
目的とした２列のスリット部すなわち、第１スリット部
１ｂおよび第２スリット部１ｃが設けられている。
１には半導体素子搭載用開口部１ａに沿って応力緩和を
目的とした２列のスリット部すなわち、第１スリット部
１ｂおよび第２スリット部１ｃが設けられている。
【００１５】ＴＡＢテープ２の内部電極と半導体素子３
上の電極が電気的に接続されたのちに、半導体素子３を
封止樹脂４により半導体素子３の保護を行ったのちに接
着層５を介して補強板１が固定される。更にＴＡＢテー
プ２の外部接続部に半田ボール６が取り付けられ、Ｔａ
ｐｅ−ＢＧＡタイプの半導体装置が形成される。
上の電極が電気的に接続されたのちに、半導体素子３を
封止樹脂４により半導体素子３の保護を行ったのちに接
着層５を介して補強板１が固定される。更にＴＡＢテー
プ２の外部接続部に半田ボール６が取り付けられ、Ｔａ
ｐｅ−ＢＧＡタイプの半導体装置が形成される。
【００１６】本発明のＴａｐｅ−ＢＧＡタイプの半導体
装置では、補強板１の熱膨張率と実装基板の熱膨張率と
の差により生ずる応力を緩和することを目的として、図
２に示すように、半導体素子搭載用開口部１ａの周囲
に、この開口部１ａの端縁に平行に、２列のスリット部
すなわち、第１スリット部１ｂおよび第２スリット部１
ｃが形成されている。この８つのスリット部１ｂ，１ｃ
の各両端すなわち四隅切れ目部分はほぼ平行に対向して
いる。すなわち各スリット部１ｂ，１ｃは細長い等脚台
形をなしている。これにより、補強板の熱膨張率と実装
基板の熱膨張率との差異に起因する応力を緩和する効果
を挙げることができる。
装置では、補強板１の熱膨張率と実装基板の熱膨張率と
の差により生ずる応力を緩和することを目的として、図
２に示すように、半導体素子搭載用開口部１ａの周囲
に、この開口部１ａの端縁に平行に、２列のスリット部
すなわち、第１スリット部１ｂおよび第２スリット部１
ｃが形成されている。この８つのスリット部１ｂ，１ｃ
の各両端すなわち四隅切れ目部分はほぼ平行に対向して
いる。すなわち各スリット部１ｂ，１ｃは細長い等脚台
形をなしている。これにより、補強板の熱膨張率と実装
基板の熱膨張率との差異に起因する応力を緩和する効果
を挙げることができる。
【００１７】図３は、参考例として、開口部１１ａに沿
って１列のスリット部１１ｂが形成されている補強板１
１の平面図である。
って１列のスリット部１１ｂが形成されている補強板１
１の平面図である。
【００１８】多ピン化に伴いＴａｐｅ−ＢＧＡタイプの
半導体装置が大型化する場合には、応力発生も増加する
が、応力緩和の必要性のやや低い場合、図３に示す参考
例のように、補強板１１に形成するスリット部１１ｂが
１列でもよいこともある。
半導体装置が大型化する場合には、応力発生も増加する
が、応力緩和の必要性のやや低い場合、図３に示す参考
例のように、補強板１１に形成するスリット部１１ｂが
１列でもよいこともある。
【００１９】
【発明の効果】以上説明したように本発明は、Ｔａｐｅ
−ＢＧＡタイプの半導体装置において、補強板に半導体
素子搭載用開口部に沿うように２列以上のスリット部を
設けることにより、基板実装時の応力を緩和することが
可能となり、かつ、本構造のＴａｐｅ−ＢＧＡタイプの
半導体素子であれば、補強板の作成段階において、プレ
ス加工により容易にスリット部を形成することが可能で
あり、ＴＡＢテープへの補強板固定も従来と同様に行え
るので、生産性も優れている半導体装置を提供できる効
果がある。
−ＢＧＡタイプの半導体装置において、補強板に半導体
素子搭載用開口部に沿うように２列以上のスリット部を
設けることにより、基板実装時の応力を緩和することが
可能となり、かつ、本構造のＴａｐｅ−ＢＧＡタイプの
半導体素子であれば、補強板の作成段階において、プレ
ス加工により容易にスリット部を形成することが可能で
あり、ＴＡＢテープへの補強板固定も従来と同様に行え
るので、生産性も優れている半導体装置を提供できる効
果がある。
【図１】本発明のＴａｐｅ−ＢＧＡタイプの半導体装置
の一実施形態例の断面図である。
の一実施形態例の断面図である。
【図２】図１の補強板の平面図である。
【図３】参考例として、開口部１１ａに沿って１列のス
リット部１１ｂが形成されている補強板１１の平面図で
ある。
リット部１１ｂが形成されている補強板１１の平面図で
ある。
【図４】従来例のＴａｐｅ−ＢＧＡタイプの半導体装置
の断面図である。
の断面図である。
【図５】図４の補強板の平面図である。
１，１１，２１ 補強板 １ａ，１１ａ，２１ａ 開口部（半導体素子搭載部） １ｂ 第１スリット部１ｃ 第２スリット部 ２，２２ ＴＡＢテープ ３，２３ 半導体素子 ４，２４ 封止樹脂 ５，２５ 接着層 ６，２６ 半田ボール １１ｂ スリット部
Claims (4)
- 【請求項１】 耐熱絶縁性樹脂フィルム上に信号配線が
形成され、該信号配線の先端部が半導体素子の電極と電
気的に接続された後に、半導体素子搭載用開口部が穿設
された補強板が、前記耐熱絶縁性樹脂フィルム表面に固
定され、更に信号配線の外部接続部に半田ボールが搭載
されて形成されるＴａｐｅ−ＢＧＡタイプの半導体素子
において、 前記補強板の前記開口部に沿って２列以上のスリット部
が穿設されていることを特徴とするＴａｐｅ−ＢＧＡタ
イプの半導体装置。 - 【請求項２】 耐熱絶縁性樹脂フィルムがポリイミドフ
ィルムである、請求項１記載のＴａｐｅ−ＢＧＡタイプ
の半導体装置。 - 【請求項３】 補強板が金属製である、請求項１または
２記載のＴａｐｅ−ＢＧＡタイプの半導体装置。 - 【請求項４】 補強板に穿設された前記スリット部は、
平断面が等脚台形状である、請求項１ないし３のいずれ
か１項記載のＴａｐｅ−ＢＧＡタイプの半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9029031A JP2924840B2 (ja) | 1997-02-13 | 1997-02-13 | Ｔａｐｅ−ＢＧＡタイプの半導体装置 |
| US09/022,428 US6078506A (en) | 1997-02-13 | 1998-02-12 | Tape-ball grid array type semiconductor device having reinforcement plate with slits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9029031A JP2924840B2 (ja) | 1997-02-13 | 1997-02-13 | Ｔａｐｅ−ＢＧＡタイプの半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10223698A JPH10223698A (ja) | 1998-08-21 |
| JP2924840B2 true JP2924840B2 (ja) | 1999-07-26 |
Family
ID=12265049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9029031A Expired - Lifetime JP2924840B2 (ja) | 1997-02-13 | 1997-02-13 | Ｔａｐｅ−ＢＧＡタイプの半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6078506A (ja) |
| JP (1) | JP2924840B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3161423B2 (ja) | 1998-08-11 | 2001-04-25 | 日本電気株式会社 | Ｌｓｉの実装構造 |
| US6291899B1 (en) * | 1999-02-16 | 2001-09-18 | Micron Technology, Inc. | Method and apparatus for reducing BGA warpage caused by encapsulation |
| US6638831B1 (en) | 2000-08-31 | 2003-10-28 | Micron Technology, Inc. | Use of a reference fiducial on a semiconductor package to monitor and control a singulation method |
| US6808959B2 (en) * | 2001-05-24 | 2004-10-26 | Nec Electronics Corporation | Semiconductor device having reinforced coupling between solder balls and substrate |
| JP2003264260A (ja) * | 2002-03-08 | 2003-09-19 | Toshiba Corp | 半導体チップ搭載基板、半導体装置、半導体モジュール及び半導体装置実装基板 |
| US7323772B2 (en) * | 2002-08-28 | 2008-01-29 | Micron Technology, Inc. | Ball grid array structures and tape-based method of manufacturing same |
| JP4067529B2 (ja) * | 2003-03-26 | 2008-03-26 | 富士通株式会社 | 半導体装置 |
| JP4291209B2 (ja) * | 2004-05-20 | 2009-07-08 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| TWI309879B (en) * | 2006-08-21 | 2009-05-11 | Advanced Semiconductor Eng | Reinforced package and the stiffener thereof |
| JP5280032B2 (ja) * | 2007-09-27 | 2013-09-04 | 新光電気工業株式会社 | 配線基板 |
| JP5289996B2 (ja) * | 2009-02-16 | 2013-09-11 | 日本特殊陶業株式会社 | 補強材付き配線基板 |
| JP5453962B2 (ja) * | 2009-07-07 | 2014-03-26 | 富士通株式会社 | 半導体装置、半導体装置の製造方法および電子機器 |
| US8837159B1 (en) * | 2009-10-28 | 2014-09-16 | Amazon Technologies, Inc. | Low-profile circuit board assembly |
| CN104428899B (zh) | 2012-06-06 | 2017-10-03 | 日本麦可罗尼克斯股份有限公司 | 固态型二次电池的电极结构 |
| JP2014229761A (ja) * | 2013-05-23 | 2014-12-08 | 株式会社東芝 | 電子機器 |
| JP6400985B2 (ja) * | 2014-08-28 | 2018-10-03 | 京セラ株式会社 | 電子素子実装用基板及び電子装置 |
| US9899238B2 (en) | 2014-12-18 | 2018-02-20 | Intel Corporation | Low cost package warpage solution |
| US10068866B2 (en) * | 2016-09-29 | 2018-09-04 | Intel Corporation | Integrated circuit package having rectangular aspect ratio |
| US10636749B2 (en) * | 2017-11-14 | 2020-04-28 | Intel Corporation | Semiconductor package substrate support structures for ball-grid array cavities, and methods of assembling same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102251A (ja) * | 1991-10-11 | 1993-04-23 | Fujitsu Ltd | Ｔａｂテープ及びその製造方法並びに該ｔａｂテープを用いたｉｃチツプの実装方法 |
| JPH06204285A (ja) * | 1992-12-28 | 1994-07-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| TW344109B (en) * | 1994-02-10 | 1998-11-01 | Hitachi Ltd | Methods of making semiconductor devices |
| JP3404438B2 (ja) * | 1994-02-10 | 2003-05-06 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| JP2595909B2 (ja) * | 1994-09-14 | 1997-04-02 | 日本電気株式会社 | 半導体装置 |
| JP2768315B2 (ja) * | 1994-09-22 | 1998-06-25 | 日本電気株式会社 | 半導体装置 |
| JP2780649B2 (ja) * | 1994-09-30 | 1998-07-30 | 日本電気株式会社 | 半導体装置 |
| US5586010A (en) * | 1995-03-13 | 1996-12-17 | Texas Instruments Incorporated | Low stress ball grid array package |
| JPH09326450A (ja) * | 1996-06-03 | 1997-12-16 | Texas Instr Japan Ltd | 半導体装置およびその製造方法 |
| US5835355A (en) * | 1997-09-22 | 1998-11-10 | Lsi Logic Corporation | Tape ball grid array package with perforated metal stiffener |
-
1997
- 1997-02-13 JP JP9029031A patent/JP2924840B2/ja not_active Expired - Lifetime
-
1998
- 1998-02-12 US US09/022,428 patent/US6078506A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10223698A (ja) | 1998-08-21 |
| US6078506A (en) | 2000-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2924840B2 (ja) | Ｔａｐｅ−ＢＧＡタイプの半導体装置 | |
| US6472727B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5184208A (en) | Semiconductor device | |
| KR960012647B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5742101A (en) | Semiconductor device | |
| JP4095123B2 (ja) | ボンディングパット及び半導体装置の製造方法 | |
| JP2570611B2 (ja) | 樹脂封止型半導体装置 | |
| JP3633364B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP2973988B2 (ja) | 半導体装置及びその製造方法 | |
| JP4677152B2 (ja) | 半導体装置 | |
| JPH08222655A (ja) | 電子部品の電極構造とその製造方法 | |
| JP3013810B2 (ja) | 半導体装置の製造方法 | |
| JP2747260B2 (ja) | セラミック複合リードフレーム及びそれを用いた半導体 装置 | |
| JP3386028B2 (ja) | 半導体装置 | |
| JPS59231826A (ja) | 半導体装置 | |
| JPH06260589A (ja) | 樹脂封止型半導体装置及びその製造方法及びその実装方法 | |
| JPH04196349A (ja) | 樹脂封止型半導体装置 | |
| JPH0296357A (ja) | 半導体装置 | |
| JPH09266274A (ja) | 半導体パッケージ | |
| JPH0453241A (ja) | パッケージ | |
| JPH01111339A (ja) | 樹脂封止型半導体装置 | |
| JPS60226152A (ja) | リ−ドフレ−ム | |
| KR19990060190A (ko) | 복수개의 관통구멍들이 형성된 접착 테이프를 포함하는 반도체칩 패키지 소자 |