KR940007385B1 - 수지 봉지형 반도체장치 및 그 리이드 프레임 - Google Patents

수지 봉지형 반도체장치 및 그 리이드 프레임 Download PDF

Info

Publication number
KR940007385B1
KR940007385B1 KR1019910002998A KR910002998A KR940007385B1 KR 940007385 B1 KR940007385 B1 KR 940007385B1 KR 1019910002998 A KR1019910002998 A KR 1019910002998A KR 910002998 A KR910002998 A KR 910002998A KR 940007385 B1 KR940007385 B1 KR 940007385B1
Authority
KR
South Korea
Prior art keywords
resin
inner lead
semiconductor device
signal
lead
Prior art date
Application number
KR1019910002998A
Other languages
English (en)
Other versions
KR920000128A (ko
Inventor
아끼히로 야구찌
아사오 니시무라
마꼬또 기따노
류지 고노
나에 요네다
이찌로 안죠
겐 무라까미
Original Assignee
가부시끼가이샤 히다찌세이사꾸쇼
미다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다찌세이사꾸쇼, 미다 가쓰시게 filed Critical 가부시끼가이샤 히다찌세이사꾸쇼
Publication of KR920000128A publication Critical patent/KR920000128A/ko
Application granted granted Critical
Publication of KR940007385B1 publication Critical patent/KR940007385B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

수지 봉지형 반도체장치 및 그 리이드 프레임
제 1 도는 본 발명의 수지봉지형 반도체장치의 제 1 실시예를 도시한 부분 단면 사시도.
제 2 도는 제 1 도의 A-A' 선의 단면도.
제 3 도는 제 1 도의 B-B' 선의 단면도.
제 4 도는 본 발명의 수지봉지형 반도체장치의 제 2 실시예를 도시한 부분 단면 사시도.
제 5 도는 본 발명의 수지봉지형 반도체장치의 제 3 실시예를 도시한 짧은 변방향의 단면 사시도.
제 6 도는 본 발명의 수지봉지형 반도체장치의 제 4 실시예를 도시한 부분 단면 사시도.
제 7 도는 본 발명의 수지봉지형 반도체장치의 제 5 실시예를 도시한 부분 단면 사시도.
제 8 도는 본 발명의 수지봉지형 반도체장치의 제 6 실시예를 도시한 부분 단면 사시도.
제 9 도는 제 8 도의 C-C' 선의 단면도.
제10도는 본 발명의 수지봉지형 반도체장치의 제 7 실시예를 도시한 단면도.
제11도는 본 발명의 수지봉지형 반도체장치의 제 8 실시예를 도시한 부분 단면 사시도.
제12도는 제11도의 D-D' 선의 단면도.
제13도는 본 발명의 수지봉지형 반도체장치의 제 9 실시예를 도시한 단면도.
제14도는 본 발명의 수지봉지형 반도체장치의 제10실시예를 도시한 단면도.
제15도는 본 발명의 수지봉지형 반도체장치의 제11실시예를 도시한 단면도.
제16도는 본 발명의 수지봉지형 반도체장치의 제12실시예를 도시한 단면도.
제17도는 종래의 탭 레스형 수지봉지형 반도체장치의 예를 도시한 부분 단면 사시도.
제18도는 제17도의 E-E' 선의 단면도.
제19도는 수지 균열의 발생구조를 설명하기 위한 부분 단면도.
제20도는 본 발명의 수지봉지형 반도체장치의 제13실시예를 도시한 부분 단면 사시도.
제21도는 제20도의 F-F' 선의 단면도.
제22도는 본 발명의 수지봉지형 반도체장치의 제14실시예를 도시한 단면 확대도.
제23도는 본 발명의 수지봉지형 반도체장치의 제15실시예를 도시한 부분 단면 사시도.
제24도는 제23도의 G-G' 선의 단면도.
제25도는 본 발명의 수지봉지형 반도체장치의 제16실시예를 도시한 단면도.
제26도는 본 발명의 수지봉지형 반도체장치의 제17실시예를 도시한 반도체소자에서 상측의 수지를 제거한 평면도.
제27도는 제26도의 H-H' 선의 단면도.
제28도는 제26도의 I-I' 선의 단면도.
제29도는 본 발명의 수지봉지형 반도체장치의 제18실시예를 도시한 반도체소자에서 상측의 수지를 제거한 평면도.
제30도는 제29도의 J-J' 선의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체소자 1a : 반도체소자의 회로 형성면
2 : 절연부재 3 : 공통신호용 내부 리이드
4 : 신호용 내부 리이드 7 : 금속세선
8 : 수지 3d : 금속세선 접속부
3b : 금속세선 비접속부 3c : 얇은 두께부분
본 발명은 수지봉지형 반도체장치 및 그 리이드프레임에 관한 것으로, 특히 수지균열의 방지에 적함반한 수지봉지형 반도체장치 및 그 리이드프레임에 관한 것이다.
종래부터 수지봉지형 반도체장치에서는 반도체소자를 탭소자 탑재부위에 고정함과 동시에 탭 주위에 다수의 리이드를 마련하고, 반도체소자 위의 단자와 리이드를 금속세선에 의해 전기적으로 접속해서 그 주위를 수지로 봉하는 구조가 채용되고 있다.
그러나 최근에는 반도체소자의 고집적화에 의해서 소자치수가 대형화하는 경향에 있고, 그 반면 반도체장치의 외형은 고밀도 내장상의 요구로 자유롭게 확대할 수 없던가, 또는 역으로 소형화되는 경향이 있다. 그러나 종래와 같이 탭 위에 반도체소자를 탑재하는 구조에서는 외형치수가 일정한채로 반도체소자의 치수를 대형화해 가면, 리이드를 수지에 고정하는 부분의 길이(내부리이드부의 수지 매입부의 거리)가 부족하며 리이드에 충분한 고정강도를 부여할 수 없다는 문제가 발생하였다.
그래서 이와같은 문제를 해결하기 위해 다수의 내부리이드를 반도체소자의 회로형성면 위에 절연부재를 개재시켜서 접착하고, 내부리이드와 반도체소자를 금속세선으로 전기적으로 접속해서 이들의 주위를 수지로 봉하는 방법에 일본국 특허공개공보 소화 61-241959호에 의해 제안되어 있다. 이 구조를 리이드 온 칩이라 부르는 일이 있다. 같은 취지에서 탭을 사용하지 않는 구조에는 리이드 온 칩의 역구조 즉 칩 온 리이드가 있다. 칩 온 리이드의 예로서, 일본국 특허공개공보 형성 1-154545호나 동 평성 1-143344호에 기재된 기술이 있다.
칩 온 리이드에 비하여 고밀도화에는 리이드 온 칩 쪽이 적합한 반면, 반도체소자의 회로형성면과 각 리이드의 절연을 취하는 연구가 필요하게 되고, 일본국 특허공개공보 소화 61-241959호로 대표되는 기술에서는 내부리이드와 회로형성면 사이에 전기절연물로서 절연막을 개재시키고 있다.
이 절연막에는 재료로서 폴리이미드등이 사용되고 있지만, 일반적으로 절연막재는 봉지수지와의 접착성이 결여된다.
한편, 반도체소자의 회로형성면과 각각의 리이드는 와이어등에 의해 전기적인 접속을 취할 필요가 있는 것등으로, 통상 절연막은 필요한 장소 즉 내부리이드를 반도체소자 윗면에 탑재하는 영역에만 사용된다.
그런데 수지봉지형 반도체장치에서는 이것을 구성하는 반도체소자, 내부리이드 절연막 및 봉지수지의 선팽창계수가 통상 서로 달리하고 있는 것으로 장치의 제조과정이나 사용과정에서 장치의 온도변화에 의해 장치내부에 열응력이 발생한다. 특히 내부리이드와 봉지수지는 선팽창계수의 차가 크다. 내부리이드재료와 봉지수지는 접착성도 결여되므로, 열응력이 걸려있는 상황에서는 어떠한 원인으로 용이하게 경계면 박리가 일어난다.
본래 내부리이드가 회로형성면에 절연막을 거쳐서 꼭 접착고정되어 있으면 경계면 박리는 일어나지 않던가, 최소한으로 그칠 것이다. 그러나 접착토대로 되는 절연막 끝면과 봉지수지 사이도 상술한 바와같이 접착력이 결여되는 것으로 내부리이드와 봉지수지가 떨어지려고 하는 힘에 의해 절연막 끝면과 봉지수지 사이에서 경계면 박리가 발생하고, 이 경계면 박리는 내부리이드와 봉지수지 사이에 이르러 점점 더 경계면 박리를 성장시키게 된다.
이와같은 경계면 박리는 내부리이드의 상단에서 수지균열로 되어 반도체장치의 외관을 손상시키거나 금속세선의 단선등의 원인으로도 된다.
특히 이 위험이 큰 내부리이드는 공통신호용(버스 비) 리이드라 불리우는 전기접속용 내부리이드이다. 공통신호용 내부리이드의 한쪽은 전원전압, 다른쪽은 기준전압을 반도체소자에 공급할 수 있게 구성되어 있다.
본 발명의 목적은 전기접속용 내부리이드 상단부에서의 수지균열이 발생을 방지해서 제한된 외형치수하에서 가능한한 대형의 반도체소자를 탑재할 수 있는 수지봉지형 반도체장치와 이것에 사용하는 리이드프레임을 제공하는 것이다.
상기 목적은 절연막 끝부분과 봉지수지의 경계면에서 발생한 박리를 공통신호용(전기접속용) 리이드와 봉지수지의 경계면에 성장하지 않도록 박리성장 지지수단을 강구하는 것에 의해 달성된다.
박리성장 지지수단으로서 본 발명자는 다음의 수단을 제안한다.
(1) 공통신호용 내부리이드를 반도체소자의 회로형성면이나 절연막에서 적어도 부분적으로 분리시킨다. 이렇게해서 분리시켜서 생긴 간극에는 봉지수지를 유입시킨다.
(2) 공통신호용 내부리이드끼리의 대향면 및 절연막끼리의 대향면에 표면처리를 실시한다. 표면처리로서는 미세한 오목볼록가공(소의 크레이프 처리)와 코팅을 들 수 있다. 코팅에는 봉지수지와의 접착성(밀착성) 향상에 공헌하는 유지접착제나 어떤 종류의 도금을 들 수 있다.
(3) 공통신호용 내부리이드의 주요부 표면 일부에 돌리를 형성하고, 경계면 박리를 이 돌기의 위치에서 정지시킨다. 특히 공통신호용 내부리이드를 얇게 해서 절연부재와의 사이에 간극을 마련해서 이 부분에 수지를 개재시키거나 또는 공통신호용 내부리이드를 절연부재에서 위쪽으로 떨어지게 해서 마련하여 공통신호용 내부리이드와 절연부재 사이에 수지를 개재시키는 방법이 간편하다.
또, 본 발명의 반도체장치는 회로가 형성된 반도체소자의 회로형성면측의 적어도 2장소에 절연막이 접착되고, 각각의 상기 절연막 위에 공통신호용 내부리이드가 위치하는 것에 의해 공통신호용 내부리이드끼리가 서로 대향하도록 배치되며, 또 공통신호용 내부리이드와는 떨어진 위치에 신호용 내부리이드가 배치되고, 적어도 이상의 요소를 수지로 봉해서 이루어지는 봉지수지형 반도체장치로서, 또 다음의 (a)~(e)의 연구를 실시한 것을 특징으로 한다.
(a) 절연막과 공통신호용 내부리이드 사이에 적어도 부분적으로 봉지수지를 개재시킨다.
(b) 절연막끼리의 각 대향면과 공통신호용 내부리이드끼리의 각 대향면의 위치를 어긋나게 한다.
(c) 공통신호용 내부리이드끼리의 대향면이 미세하게 볼록오목을 나타내서 봉지수지와 밀착하고 있다.
(d) 공통신호용 내부리이드의 표면에 돌기를 형성한다.
(e) 공통신호용 내부리이드의 대향면에 표면처리를 실시해서 봉지수지와 공통신호용 내부리이드 대향면이 접착하고 있다.
이상 (a)~(e)의 어느 경우라도 각 공통신호용 내부리이드의 주요부는 각각 반도체소자의 긴쪽 방향으로 배치되는 것에 의해 주요부의 측면끼리가 공통신호용 내부리이드끼리의 대향면으로 되는 것이 바람직하다. 더 나아가서는 공통신호용 내부리이드의 바깥쪽으로 상기 신호용 내부리이드군을 위치시켜서 이루어지는 것이 바람직하다.
또, 본 발명에 관한 반도체장치는 회로가 형성된 반도체소자, 반도체소자의 회로형성면 위에 절연막을 거쳐서 배치된 공통신호용 내부리이드, 공통신호용 내부리이드와 반도체소자를 전기적으로 접속하는 제 1 의 도통부재, 공통신호용 내부리이드와는 떨어지게 해서 배치하며, 또한 반도체소자의 회로형성면 위에 절연막을 거쳐서 배치된 다수의 신호용 내부리이드, 신호용 내부리이드 각각과 반도체소자를 전기적으로 접속하는 제 2 의 도통부재 및 반도체소자, 각 절연막, 상기 각 내부리이드군, 각 도통부재를 봉하는 수지를 마련해서 이루어지는 수지봉지형 반도체장치에 있어서, 각 절연막리이드은 회로형성면에 접착하고, 공통신호용 내부리이드와 절연막 사이는 적어도 부분적으로 봉지수지를 유입시킨 것을 특징으로 한다.
또, 본 발명에 관한 반도체장치는 회로가 형성된 반도체소자, 반도체소자의 회로형성면 위에 절연물을 거쳐서 배치된 다수의 내부리이드부분, 각각의 내부리이드부분과 반도체소자를 전기적으로 접속하는 도통부재 및 적어도 이상의 요소를 봉하는 수지를 마련한 수지봉지형 반도체장치에 있어서, 절연부는 내부리이드 바로 아래의 영역에 대해서 적어도 부분적으로 봉지수지인 것을 특징으로 한다.
또 본 발명에 관한 반도체장치는 지지용 내부리이드에 의해서 지지된 반도체소자의 회로형성면에 절연부재를 접착하고, 절여부재 위에 전기접속용 내부리이드를 배치하여 전기접속용 내부리이드와 반도체소자를 각각 금속세선으로 전기적으로 접속하고, 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 절연부재보다 위쪽으로 떨어져서 배치되며, 또한 절연부재와의 사이에 봉지수지를 개재시킨 전기접속용 내부리이드를 마련한 것이다.
또, 본 발명에 관한 반도체장치는 반도체소자의 회로형성면에 절연부재를 접착하고 절연부재 위에 공통신호용 내부리이드 및 신호용 내부리이드를 배치히고, 공통신호용 내부리이드 및 신호용 내부리이드와 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 신호용 내부리이드를 절연부재에 접착하고, 절연부재보다 위쪽으로 떨어져서 배치하며, 또한 절연부재와의 사이에 상기 봉지수지를 개재시킨 공통신호용 내부리이드를 마련한 것을 특징으로 한다.
또, 본 발명에 관한 반도체장치는 반도체소자, 반도체소자 위에 접착된 절연막, 절연막 위에 마련되며, 또한 그 주유부가 서로 마주보고 배치된 2개의 전기접속용 리이드 및 각각의 전기접속용 리이드의 바깥쪽에 각 전기접속용 리이드와는 떨어지게 해서 마련된 다수의 전기신호용 내부리이드를 구비하고, 이상의 요소를 수지로 봉해서 이루어지는 수지봉지형 반도체장치에 있어서, 각 전기접촉용 리이드의 반도체소자 대향면이 부분적으로 오목부로 되도록 내부리이드를 부분적으로 얇은 두께로 하여 이 오목부에 상기 봉지수지를 유입한 것을 특징으로 한다. 또한, 이 경우 부분적으로 얇은 두께로 하는 내부리이드의 상기 얇은 두께부위는 내부리이드를 폭방향으로 관통시키는 것에 의해 형성하는 상태와 내부리이드끼리의 대향면이며, 또한 절연막에 향하는 측을 부분적으로 움푹 패이게 형성하는 상태를 생각할 수 있다.
또, 본 발명에 관한 반도체장치는 반도체소자의 회로형성면에 절연부재를 접착하고, 절연부재 위에 전기 접속용 내부리이드를 배치하고, 전기접속용 내부리이드와 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 전기접속용 내부리이드의 반도체소자에 대향하는 면의 일부를 그 폭방향으로 관통하도록 패이게 해서 얇게 하고, 절연부재와의 사이에 봉지수지를 개재시키며, 또한 얇게 되어 있지 않는 부분을 절연부재와 접착시킨 것을 특징으로 한다. 이 경우는 전기접속용 내부리이드의 얇게 하는 부분을 금속세선 접속부가 반도체소자와 대항하는 면 이외의 부분으로 한정하는 것이 바람직하다.
또, 본 발명에 관한 반도체장치는 반도체소자의 회로형성면에 절연부재를 접착하고, 절연부재 위에 공통신호용 내부리이드 및 신호용 내부리이드를 배치하고, 공통신호용 내부리이드 및 신호용 내부리이드와 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 신호용 내부리이드를 절연부재에 접착하며, 또 공통신호용 내부리이드의 반도체소자에 대향하는 면의 일부를 그 폭방향으로 관통하도록 움푹 패게 해서 얇게 하고, 절연부재와의 사이에 봉지수지를 개재시키며, 또한 얇게 되어 있지 않는 부분을 절연부재와 접착시킨 것을 특징으로 한다. 이 경우는 공통신호용 내부리이드의 얇게 한 부분은 금속세선 접속부분이 반도체소자와 대향하는 면 이외의 부분으로 한정하는 것이 바람직하다.
또, 본 발명에 관한 반도체장치는 반도체소자, 반도체소자의 회로형성면 위에 접착된 절연막 및 절연막위에 주된 부분이 위치하는 전기접속용 내부리이드를 구비하고, 이들을 수지로 봉해서 이루어지는 수지봉지형 반도체장치에 있어서, 전기접속용 내부리이드 표면에 ① 돌기의 형성, ② 미세한 오목볼록에 의한 거칠음화, ③ 접착제 부여의 3개중에서 선택되는 균열 억제수단을 강구한 것을 특징으로 한다.
또, 본 발명에 관한 반도체장치는 반도체소자의 회로형성면에 절연부재를 접착하고, 절연부재 위에 전기접속용 내부리이드를 배치하고, 전기접속용 내부리이드와 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 전기접속용 내부리이드가 반도체소자와 대향하는 면의 일부를 그 폭방향으로 관통하도록 움푹 패이게 해서 절연부재와의 사이에 봉지수지를 개재시킨 것을 특징으로 한다. 또한, 이 장치에 부가해서 전기접속용 내부리이드내에 음푹패임이 형성되어 있지 않는 부분을 절연부재와 접속시키는 것이나, 전기접속용 내부리이드가 반도체소자와 대향하는 면의 일부와 절연부재 사이에 봉지수지를 개재시키는 것이 바람직하다.
박리 성장지지수단으로서 본 발명자는 공통신호용 내부리이드끼리의 대향면을 봉지수지와의 접착성이 좋은 피막으로 덮은 수단을 제안한다.
또, 공통신호용 내부리이드 상단부에 발생하는 응력의 저감수단으로서 공통신호용 내부리이드를 얇게 해서 절연막과 접착하는 수단을 제안한다.
본 발명의 반도체장치는 반도체소자의 회로형성면에 절연부재를 접착하고, 절연부재 위에 공통신호용 내부리이드 및 신호용 내부리이드를 배치하고, 공통신호용 내부리이드 및 신호용 내부리이드와 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에서, 공통신호용 내부리이드의 측면을 봉지수지와 접착성이 좋은 피막으로 덮은 것을 특징으로 한다.
또, 본 발명의 반도체장치는 반도체소자의 회로형성면에 절연부재를 접착하고, 절연부재 위에 공통신호용 내부리이드 및 신호용 내부리이드 배치하고, 공통신호용 내부리이드 및 신호용 내부리이드와 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 공통신호용 내부리이드에 얇은 두께부분을 마련하여 절연부재에 접착한 것을 특징으로 한다.
또, 본 발명의 반도체장치는 반도체소자의 회로형성면에 절연부재를 접착하고, 절연부재 위에 공통신호용 내부리이드 및 신호용 내부리이드를 배치하고, 공통신호용 내부리이드 및 신호용 내부리이드와 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 공통신호용 내부리이드 및 신호용 내부리이드 양쪽에 얇은 두께부분을 마련한 것을 특징으로 한다.
또, 본 발명의 반도체장치는 반도체소자의 회로형성면 위에 공통신호용 내부리이드 및 다수의 신호용 내부리이드가 반도체소자와 전기적으로 절연하는 절연부재를 개재해서 접착제로 접착되고, 공통신호용 내부리이드 및 신호용 내부리이드와 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉하여 봉지체를 형성한 수지봉지형 반도체장치에 있어서, 공통신호용 내부리이드 바로 아래의 영역에 적어도 부분적으로 반도체소자의 회로형성면과 공통신호용 내부리이드 양쪽에 접하도록 봉지수지를 개재시키는 것이다.
이상 기술한 반도체장치는 4메가 또는 16메가 비트의 다이내믹 랜덤 액세스 메모리로서 사용하는데 가장 적합하다.
이상이 본 발명의 반도체장치의 특징이지만, 이것에는 다음에 기술하는 리이드프레임의 사용이 불가결하다.
즉, 대표적인 리이드프레임 구조는 전기접속용(공통신호용) 리이드의 내부측 주요부가 서로 대략 평행하게 대향배치하고, 그 바깥쪽에 각각 다수의 전기신호용 리이드가 배치되어서 이루어지고(필요하면 또 반도체소자 지지용의 내부리이드를 사용해도 좋고, 더미의 내부리이드를 포함해도 상관없다). 전기접속용(공통신호용) 내부리이드 상호간의 대향면에 접착제를 부여하고 또는 미세한 오목볼록 가공을 실시하고, 또는 돌기를 형성시키고, 또는 부분적으로 얇은 두께로 한 것이다.
다른 리이드프레임은 각각이 봉지수지체 내부의 전기접속용 내부리이드부와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 전기접속용 내부리이드중 적어도 반도체소자의 회로형성면에 접착해 있는 절연부재 위에 배치되는 부분에 대해서는 반도체소자에 대향하는 면의 일부를 그 폭방향으로 관통하도록 움푹 패이게 해서 얇게 한 것을 특징으로 한다. 이 경우 전기접속을 내부리이드의 얇게 하는 부분을 금속세선 접속부가 반도체소자와 대향하는 면 이외의 부분에 한정하는 것이 바람직하다.
또다른 리이드프레임은 각각이 수지봉지체에 내부의 공통신호용 내부리이드부 및 신호용 내부리이드부와 수지봉지체에 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 공통신호용 내부리이드부중 적어도 반도체소자의 회로형성면에 접착해 있는 절연부재 위에 배치되는 부분에 대해서는 반도체소자에 대향하는 면의 일부를 그 폭방향으로 관통하도록 움푹 페이게 해서 얇게한 것을 특징으로 한다. 이 경우는 공통신호용 내부리이드부와 얇게 하는 부분을 금속세선 접속부가 반도체소자와 대향하는면 이외의 부분에 한정하는 것이 바람직하다.
또다른 리이드프레임은 각각이 수지봉지체 내부의 전기접속용 내부리이드부 및 반도체소자 지시용 내부리이드부와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 전기접속용 내부리이드부중 적어도 반도체소자의 회로형성면에 접착해 있는 절연부재 위에 배치되는 부분에 대해서는 절연부재보다 위쪽으로 떨어지도록 한 것을 특징으로 한다.
또다른 리이드프레임은 각각이 수지봉지체 내부의 공통신호용 내부리이드 및 신호용 내부리이드부와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 공통신호용 내부리이드부중 적어도 반도체소자의 회로형성면에 접속해 있는 절연부재 위에 배치되는 부분에 대해서는 절연부재보다 위쪽으로 떨어지도록 한 것을 특징으로 한다.
또다른 리이드프레임은 각각이 수지봉지체 내부의 전기접속용 내부리이드와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 전기접속용 내부리이드부중 적어도 반도체소자의 회로형성면에 접착해 있는 절연부재 위에 배치되는 부분에 대해서는 반도체소자에 대향하는 면의 일부를 그 폭방향으로 관통하도록 움푹 패이게 한 것을 특징으로 한다.
또다른 리이드프레임은 각각이 수지봉지체 내부의 공통신호용 내부리이드부 또는 신호용 내부리이드부와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 공통신호용 내부리이드의 측면을 봉지수지와 접착성이 좋은 피막으로 덮은 것을 특징으로 한다.
또다른 리이드프레임은 각각이 수지봉지체 내부의 공통신호용 내부리이드 및 신호용 내부리이드부와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 공통신호용 내부리이드에 얇은 두께부분을 마련한 것을 특징으로 한다.
또다른 리이드프레임은 각각이 수지봉지체 내부의 공통신호용 내부리이드부 및 신호용 내부리이드부와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 공통신호용 내부리이드 및 신호용 내부리이드 양쪽에 얇은 두께부분을 마련한 것을 특징으로 한다.
이상 기술한 리이드프레임에서는 내부리이드의 한쪽면에 절연막을 접착제를 거쳐서 적층한, 소위 중간품으로서 사용해도 좋다.
또한, 이상의 설명에서 절연물, 절연부재라 함은 각 실시예에 따라 절연막을 의미하는 경우 및 절연막과 봉지수지로 되는 개재물을 의미하는 경우가 있다.
상기한 바와 같이 연구하는 것에 의해 절연막과 봉지수지 사이에서 만일 경계면 박리가 발생해도, (1)이 경계면 박리는 봉지수지에 저지되어서 공통신호용(전기접속용) 내부리이드와 봉지수지의 경계면에는 도달하지 않고, (2) 공통신호용(전기접속용) 내부리이드와 봉지수지의 접착력(밀착력)에 의해 경계면 박리가 지지되고, (3) 만약에 내부리이드 경계면에 박리가 도달해도 내부리이드 일부의 돌기가 박리의 진행을 멈추고, 또는 (4) 절연막과 봉지수지의 경계면의 박리를 기점으로 하는 박리 경로가 내부리이드 경계면에 이르기까지 곡점이 있는 것으로 직진할 수 없어 박리의 진행이 멈춘다는 작용이 있다.
특히 공통신호용 내부리이드와 절연부재 사이에 봉지수지를 개재시키는 것에 의해 공통신호용 내부리이드와 절연부재가 수지에 의해 떨어지도록 된다. 이것에 의해 공통신호용 내부리이드의 주위의 박리와 절연부재의 측면의 박리가 분리되기 때문에 공통신호용 내부리이드 상부에서의 수지변형량이 증대하는일 없이 공통신호용 내부리이드의 상단부에 큰 응력이 발생하지 않게 되므로 이 부분에서의 수지균열의 발생을 방지할 수 있어 대형의 반도체소자를 탑재해도 신뢰성이 높은 수지봉지형 반도체장치가 얻어진다.
공통신호용 내부리이드끼리의 대향면을 봉지수지와의 접착성이 좋은 피막으로 덮는 것에 의해 절연막 끝면과 봉지수지 사이에서 만일 경계면 박리가 발생해도 공통신호용 내부리이드와 봉지수지의 접착력에 의해 이 경계면에 박리가 진행하지 않는다.
만일 공통신호용 내부리이드와 봉지수지 경계면에 박리가 발생해도 공통신호용 내부리이드를 얇게 하는 것에 의해 공통신호용 내부리이드 상부에서의 수지변형량이 감소하기 때문에 공통신호용 내부리이드 상단부에 발생하는 응력이 저하한다.
공통신호용 내부리이드 바로 아래 부분에 봉지수지를 개재시키는 것에 의해 공통신호용 내부리이드 측면에 발생한 경계면 박리가 절연부재의 측면으로 성장하는 것을 막을 수가 있다. 그것에 의해 반도체장치의 냉각시에 수지가 칩의 중심방향으로 수축하고자 하는 것을 방지할 수가 있다.
본 발명에 의하면 반도체장치 수지봉지후의 냉각이나 온도 사이클 시험시의 온도 저하에 의해서 큰 응력이 발생하는 일이 없으므로 수지균열의 발생을 방지할 수 있어 더욱 한정된 외형 치수하에서 가능한한 대형의 반도체소자를 탑재할 수 있는 수지봉지형 반도체장치를 얻을 수가 있다.
이하 본 발명의 구성에 대해서 실시예와 함께 설명한다.
[제 1 실시예]
본 발명의 제 1 실시예를 제 1 도, 제 2 도 및 제 3 도에 따라 설명한다. 제 1 도는 본 발명의 제 1 실시예인 수지봉지형 반도체장치의 부분단면 사시도, 제 2 도는 제 1 도의 A-A' 선을 절단한 단면도. 제 3 도는 제 1 도의 B-B' 선을 절단한 단면도이다.
도면에서 공통신호용 내부리이드(3) 및 신호용 내부리이드(4)는 그 한쪽끝을 외부리이드(5),(5')와 일체로 구성하고 있으며, 외부리이드(5)는 수지봉지형 반도체장치의 2방향(긴쪽 면)으로 배치되어 있다.
공통신호용 내부리이드(3)은 반도체소자(1)과 중앙부분에 그 긴변과 평행하게 신장되어 있고, 반도체소자(1)의 회로형성면(1a) 위에서 반도체소자(1)과 금속세선(7)에 의해서 전기접속이 실행되고 있다. 회로형성면(1a)는 대부분이 PIQ(Polyimide Isoindole Quinazoline dione) 등의 비활성화막으로 덮어져 있지만, 이 전기접속부분의 영역에 대해서는 비활성화막이 없이 회로형성면이 노출하고 있다. 또 신호용 내부리이드(4)는 긴 형상의 반도체소자(1) 각각의 긴변을 횡단해서 반도체소자(1)의 중앙쪽으로 신장되어 있고, 반도체소자(1)의 회로형성면(1a) 위에서 반도체소자(1)과 그 선단부가 금속세선(7)에 의해서 전기접속되어 있다. 이렇게해서 2개의 공통신호선 내부리이드(3)의 주요부끼리는 서로 마주보게 된다.
공통신호용 내부리이드(3)의 아래면 및 신호용 내부리이드(4)의 아래면과 반도체소자(1)의 회로형성면(1a) 사이에는 공통신호용 내부리이드(3) 및 신호용 내부리이드(4)와 반도체소자(1)을 전기적으로 절연하기위한 시이트상의 절연부재(2)가 마련되어 있고, 절연부재(2)는 반도체소자(1)과 접착제(9)에 의해서 접착되어 있다. 공통신호용 내부리이드(3)과 절연부재(2)의 측면끼리는 서로 튀어나오지 않고 소위 1면에 형성되어 있다.
또한, 본 실시예에서는 절연부재(2) 및 공통신호용 내부리이드(3)의 각 끝부(대향면)에는 접착제가 없이 봉지수지(8)과 직접 접하고 있다.
공통신호용 내부리이드(3)의 금속세선비접속부(3b)는 반도체소자(1)에 대향하는 면을 그 폭방향으로 관통하도록 움푹 패이게 해서 금속세선접속부(3a)보다 얇게 되어 있다. 공통신호용 내부리이드(3)의 얇은 두께부분(3c)가 마련되어 있는 금속세선비접속부(3b)와 절연부재(2) 사이에는 수지(8)이 개재해 있다. 공통 신호용 내부리이드(3)과 절연부재(2)의 접착은 얇은 두께부분(3c)가 마련되어 있지않는 부분에서 접착제(9)에 의해서 실행되고 있다. 또, 신호용 내부리이드(4)는 접착제(9)에 의해서 절연부재(2)에 접착되어 있다.
본 실시예에서는 반도체소자(1), 절연부재(2), 공통신호용 내부리이드(3), 신호용 내부리이드(4) 및 금속세선(7)을 수지(8)로 봉해서 반도체장치를 형성한다. (4a)는 금속세선 접속부이다.
본 실시예에 의하면 공통신호용 내부리이드(3)의 금속세선비접속부(3b)을 얇은 두께로 하는 것에 의해 공통신호용 내부리이드(3)과 절연부재(2) 사이에 수지(8)을 개재시킬 수 있으므로 수지(8)과의 경계면의 박리부분을 적어도 공통신호용 내부리이드(3)과 수지(8)의 경계면에 한정할 수가 있다. 이것에 의해 반도체장치 수지봉지후의 냉각이나 온도사이클 시험시의 온도저하에 의한 공통신호용 내부리이드(3) 상부에서의 수지(8)의 변형량이 작게되고, 공통신호용 내부리이드(3)의 상단부에 큰 응력이 발생하는 일이 없으므로 이 부분에서의 수지균열의 발생을 방지할 수가 있다.
반도체소자(1)의 회로형성면(1a)와 절연부재(2)의 접착, 절연부재(2)와 공통신호용 내부리이드(3), 절연부재(2)와 신호용 내부리이드(4) 그리고 절연부재(2)와 지지용 내부리이드(6)의 접착은 제 2 도, 제 3 도에 도시한 바와같이 접착제(9)에 의해서 접착한다. 또한, 공통신호용 내부리이드(3)과 절연부재(2)의 접착은 얇은 두께부분(3c) 이외의 부분에서 실행하지만, 접착은 그들 전면에서 실행해도 좋고, 일부라도 좋다. 또, 공통신호용 내부리이드(3)과 절연부재(2)는 접착되어 있지 않아도 상관없다.
절연부재(2)를 반도체소자(1), 공통신호용 내부리이드(3) 또는 신호용 내부리이드(4)에 접착하는 면적은 금속세선(7)에 의한 접속이 안정되며 동시에 확실하게 실행되고, 금속세선(7)에 의한 접속 및 수지(8)에 의한 봉지공정에서 받는 외력에 견딜 수 있는 범위에서 가능한한 작게하는 것이 바람직하다.
다음에 공통신호용 내부리이드(3), 신호용 내부리이드(4) 및 지지용 내부리이드(6)을 절연부재(2)를 개재시켜서 접착제(9)를 사용하여 반도체소자(1)의 회로형성면(1a)에 접착하는 방법에 대해서 설명한다.
반도체소자(1)의 회로형성면(1a)의 공통신호용 내부리이드(3), 신호용 내부리이드(4) 및 지지용 내부리이드(6) 각각에 대향하는 위치위에 시이트형상의 절연부재(2)를 분할해서 접착제(9)에 의해 점착한다. 다음의 실시예에서는 모두 공통신호용 내부리이드와 신호용 내부리이드 양쪽에 공통된 절연부재를 사용하고 있으며, 각각의 절연부재는 아니다. 단, 지지용 리이드 아래의 절연부재는 각각으로 되어있다. 다음의 실시예에서는 모두 절연부재는 4분할되는 것으로 된다.
단, 더욱 미세하게 분할해도 지장은 없다. 이어서 공통신호용 내부리이드(3), 신호용 내부리이드(4) 및 지지용 내부리이드(6)을 접착제(9)에 의해 절연부재(2)를 거쳐서 반도체소자(1)의 회로형성면(1a)에 접착고정한다.
절연부재(2)로는 에폭시계수지, 비스말레이미드 트리아진수지, 페놀수지, 폴리아미드수지등을 주성분으로 한 재료를 사용하고, 필요에 따라 이것에 무기질필러, 각종 첨가제등을 부가한 재료를 사용한다.
또, 접착제(9)로서는, 예를들면 에폭시, 폴리에테르 아미드, 폴리이미드 전구체, 에폭시 변성폴리이미드등의 재료를 사용한다.
공통신호용 내부리이드(3), 신호용 내부리이드(4) 및 지지용 내부리이드(6)은 수지(8)에 의해 봉해지기까지는 서로 접속되어 있고, 일련의 리이드프레임을 형성하고 있지만 수지봉지후에 절단, 분리되며, 또한 성형된다. 반도체칩(1)이 공통신호용 내부리이드(3) 또는 신호용 내부리이드(4)에 의해서 충분히 견고하게 고정할 수 있는 경우에는 지지용 내부리이드(6)은 생략해도 지장없다. 리이드프레임은, 예를들면 Fe-Ni 합금(Fe-42Ni등), Cu등으로 형성되어 있다.
금속세선(7)에는 알류미늄(Al), 금(Au) 또는 동(Cu)등의 세선을 사용한다.
봉지수지(8)에는 페놀계경화제, 실리콘고무 및 필러가 첨가된 에폭시계수지를 사용한다.
외부리이드(5)가 수지(8)의 외부로 인출되어 있는 방향은 제 1 도에 도시한 바와같은 2방향, 즉 수지봉지형 반도체장치의 긴변 측에 한정한 것은 아니고, 1방향 또는 3방향 이상이라도 좋다. 또, 수지(8)의 측면에서뿐만 아니라 수지(8)의 상면 또는 하면에서 외부리이드(5)가 인출되어 있어도 좋다. 또, 도면에서는 외부리이드(5)를 아래쪽으로 꾸부려서 그 선단을 수지(8)의 하면까지 굽힌 J 밴드형을 예로해서 도시하고 있지만, 외부리이드(5)는 임의의 방향, 형상으로 꾸부려도 좋으며, 또 꾸부려지지 않아도 좋다.
[제 2 실시예]
제 1 실시예에서는 얇은 두께부분(3c)를 공통신호용 내부리이드(3)의 금속세선비접속부(3b)에 마련하고 있었지만, 제 4 도에 도시한 바와같이 신호용 내부리이드(4)의 금속세선비접속부(4b)가 반도체소자(1)과 대향하는 면을 그 폭방향으로 관통하도록 움푹패이게 해서 얇은 두께부분(4c)를 마련하여 신호용 내부리이드(4)와 절연부재(2) 사이에 수지(8)을 개재시켜도 좋다.
[제 3 실시예]
제 5 도에 도시한 바와같이 공통신호용 내부리이드(3)의 얇은 두께부분(3c)의 길이 W를 공통신호용 내부리이드(3)과 절연부재(2) 사이에 수지(8)이 흘러들어가 개재가능한 최소한의 길이로서 이들을 여러개, 또한 간격을 짧게 마련하는 것에 의해서 금속세선(7)의 접속부, 비접속부의 구별을 하는 일 없이 공통신호용 내부리이드(3)에 얇은 두께부분(3c)를 마련할 수가 있다.
이상 제1 내지 제 3 의 실시예에서는 공통신호용 내부리이드(3)과 신호용 내부리이드(4)를 구별해서 기술하고 있지만, 공통신호용 내부리이드(3)과 신호용 내부리이드(4)가 구별되지 않는 반도체장치, 또는 공통신호용 내부리이드(3)이 마련되어 있지 않는 반도체장치라도 본 발명의 범위를 이탈하지 않는한 적용할 수가 있다.
[제 4 실시예]
제 6 도는 본 발명의 제 4 실시예를 도시한 수지봉지형 반도체장치의 부분단면 사시도이다. 도면에서 절연부재(2)의 상부에 위치하는 공통신호용 내부리이드(3)이 반도체소자(1)과 대향하는 면에는 금속세선접속부(3a), 비접속부(3b)의 구별없이 폭방향으로 관통하도록 한결같이 움푹패어있는 얇은 두께부분(3c)가 마련되어 있다. 공통신호용 내부리이드(3)의 얇은 두께부분(3c)와 절연부재(2) 사이에는 수지(8)이 개재하고 있다. 공통신호용 내부리이드(3)과 절연부재(2)의 접착은 본 실시예에서는 공통신호용 내부리이드(3)의 외부리이드(5)에 가까운 부분에서 접착제(9)에 의해 실행되지만, 공통신호용 내부리이드(3)과 절연부재(2)는 접착제에 의해서 접착되어 있지 않아도 상관없다.
금속세선(7)의 공통신호용 내부리이드(3)으로의 접속은 접속을 실행하는 경우에만 공통신호용 내부리이드(3)을 절연부재(2)로 밀어붙여서 접촉시켜 공통신호용 내부리이드(3)을 안정시켜서 실행한다. 금속세선(7)의 접속후는 공통신호용 내부리이드 (3)의 얇은 두께부분(3c)와 절연부재(2) 사이에 수지봉지 공정시 수지(8)이 유입 가능한 간극이 존재하고 있다. 반도체(1)의 고정은 신호용 내부리이드(4)를 절연부재(2)를 거쳐서 반도체소자(1)의 회로형성면(1a)에 접착해서 실행되고 있다.
본 실시예에 의해서도 공통신호용 내부리이드(3)과 절연부재(2) 사이에 수지(8)을 개재시킬 수 있으므로 수지(8)과의 경계면의 박리부분을 적어도 공통신호용 내부리이드(3) 주위로 한정할 수가 있다. 이것에 의해 공통신호용 내부리이드(3) 상부에서의 수지(8)의 변형량이 작게되어 공통신호용 내부리이드(3)의 상단부에 큰 응력이 발생하는 일이 없다. 따라서 이 부분에서의 수지균열을 방지할 수가 있다.
[제 5 실시예]
제 4 실시예에서는 공통신호용 내부리이드(3)에만 얇은 두께부분(3c)를 마련하는 예를 기술했지만, 제 7 도에 도시한 바와같이 절연부재(2)의 상부에 위치하는 신호용 내부리이드(4)가 반도체소자(1)과 대향하는 면에도 마찬가지인 폭방향으로 관통하도록 한결같이 움푹패어 있는 얇은 두께부분(4c)를 마련해서 신호용 내부리이드(4)와 절연부재(2) 사이에 수지(8)이 개재하고 있는 반도체장치라도 좋다. 금속세선(7)과 신호용 내부리이드(4)의 접속시 절연부재(2) 위의 신호용 내부리이드(4)는 절연부재(2)로 눌려져서 접촉하지만, 접속 종료후에는 양자 사이에 수지(8)이 개재 가능한 간극이 형성된다. 이 경우의 반도체소자(1)의 고정은 지지용 내부리이드(6)에 의해서 실행된다.
[제 6 실시예]
제 8 도 및 제 9 도는 본 발명의 제 6 의 실시예로서, 제 8 도는 본 발명의 수지봉지형 반도체장치의 부분단면사시도, 제 9 도는 제 8 도의 C-C'선을 절단한 단면도이다.
절연부재(2)의 상부에서 공통신호용 내부리이드(3)는 신호용 내부리이드(4)보다 위쪽에 위치하며, 또 공통신호용 내부리이드(3)은 절연부재(2)에서 뜬 상태로 배치되어 있고, 공통신호용 내부리이드(3)과 절연부재(2) 사이에는 수지(8)이 개재하고 있다. 신호용 내부리이드(4)는 아래쪽으로 꾸부려져서 절연부재(2)와 접착제(9)에 의해 접착되어 있다. 공통신호용 내부리이드(3)은 아래쪽으로 꾸부려져 있지 않아 절연부재(2)와 접착되어 있지 않다. 금속세선(7)의 공통신호용 내부리이드(3)으로의 접속은 접속을 실행하는 경우에만 공통신호용 내부리이드(3)을 절연부재(2)로 밀어 붙여서 접촉시켜 공통신호용 내부리이드(3)을 안정시켜서 실행한다. 금속세선(7)의 접속후는 공통신호용 내부리이드(3)과 절연부재(2) 사이에 수지봉지 공정시 수지(8)이 유입 가능하도록, 공통신호용 내부리이드(3)은 절연부재(2) 위쪽의 떨어진 위치에 배치된다.
반도체소자(1)의 고정은 신호용 내부리이드(4) 및/또는 지지용 내부리이드(6)에 의해 실행되고 있다.
본 실시예에 의하면 공통신호용 내부리이드(3)을 절연부재(2)보다 위쪽으로 뜨게해서 배치하는 것에 의해서 공통신호용 내부리이드(3)과 절연부재(2) 사이에 수지(8)을 개재시킬 수 있으므로 수지(8)과의 경계면의 박리부분을 적어도 공통상호용 내부리이드(3) 주위로 한정할 수가 있다. 이것에 의해서 반도체장치 수지봉지후의 냉각이나 온도사이를 시험시의 온도저하에 의한 공통신호용 내부리이드(3) 상부에서의 수지(8)의 변형량이 작게되고, 공통신호용 내부리이드(3)의 상단부에 큰 응력이 발생하는 일이 없으므로 이 부분에서의 수지균열의 발생을 방지할 수가 있다.
본 실시예에서는 신호용 내부리이드(4)가 아래쪽으로 꾸부려져 있기 때문에 공통신호용 내부리이드(3)의 아래쪽으로의 꾸부림은 실행하지 않고, 외부리이드(5)가 반도체장치 외부로 인출되어 있는 것과 같은 높이로 배치하는 것에 의해서 공통신호용 내부리이드(3)을 절연부재(2)에서 뜨게하고 있다. 그러나 신호용 내부리이드(4)가 아래쪽으로 꾸부려져 있지 않는 반도체장치에서는 공통신호용 내부리이드(3)을 위쪽으로 꾸부려서 절연부재(2)에서 뜨게 하도록 해도 상관없다.
[제 7 실시예]
제 6 실시예에서는 공통신호용 내부리이드(3)만을 절연부재(2)에서 위쪽으로 떨어지게 해서 배치하고, 공통신호용 내부리이드(3)과 절연부재(2) 사이에 수지(8)을 개재시키는 예를 기술했지만, 제10도에 도시한 바와 같이 공통신호용 내부리이드(3)과 함께 신호용 내부리이드(4)를 절연부재(2)에서 떨어지게 해서 배치하여 공통신호용 내부리이드(3) 및 신호용 내부리이드(4) 모두 이들과 절연부재(2) 사이에 수지(8)을 개재시킨 반도체장치라도 상관없다. 이 경우 반도체소자(1)의 고정은 반도체소자(1)의 짧은 변측에 마련되어 있는 지지용 내부리이드(6)에 의해서 실행된다.
[제 8 실시예]
제11도, 제12도에 본 발명의 제 8 실시예를 도시한다. 제12도는 제11도의 D-D'선의 단면도이다. 지금까지의 실시예와 다른것은 절연부재(2)를 공통신호용 내부리이드(3)의 주요부 측면에서 튀어나오게 하여 연장부(2a)를 형성한 점에 있다. 이렇게하는 것에 의해 반도체소자(1)과 절연부재(2) 끝부가 붙은 부분에서 만일 수지(8)과의 경계면 박리가 발생해도 절연부재(2) 끝면과 공통신호용 내부리이드(3)의 주요부 측면은 1면이 아니므로 경계면의 박리가 직진하지 않아 박리작용은 확산, 저감된다.
[제9, 제10, 제11, 제12실시예]
제13도는 본 발명의 제 9 실시예로서, 지금까지의 각 실시예와 다른 것은 절연부재(2)의 측면에 대해서도 접착제를 실시한 것에 있다. 또한, 측면의 접착제는 공통신호용 내부리이드의 측면에까지 퍼져 있어도 상관없다. 이 경우의 예(제10실시예)를 제14도에 도시한다. 측면의 접착제 대신에 수지(8)과의 접착성이 좋은 도금층이라도 좋다. 또, 절연부재(2) 또는 공통신호용 내부리이드(3)의 각 측면에 대해서는 접착제등 대신에 거칠음화(미세한 오목볼록, 크레이프면)처리를 해도 좋다(제15도(제11실시예) 참조). (10)은 거칠음부분이다. 이들 실시예에 의하면 수지(8)과 절연부재(2)의 측면 또는 수지(8)과 공통신호용 내부리이드(3)의 측면 경계면에 대해서의 박리는 발생하기 힘들며, 만일 발생해도 경계면박리는 진행하기 힘들다. 또, 제16도(제12실시예)와 같이 돌기(11)을 형성하면, 만일 경계면박리가 이 돌기(11)의 부착부에 이르러도 돌기(11)이 박리예정로의 우회로 되어 경계면박리의 진행이 지지된다.
본 발명이 대상으로 하고 있는 종래의 텝레스형의 수지봉지형 반도체장치의 부분단면 사시도를 제17도에, 또 제17도의 E-E'선을 절단한 단면도를 제18도에 도시한다.
지지용 내부리이드(6)에 의해 지지(접착고정)된 반도체소자(1)의 회로형성면(1a)에 공통신호용 내부리이드(버스바 내부리이드라고도 불려지고 있다) (3) 및 신호용 내부리이드(4)가 반도체소자(1)과 전기적으로 절연하는 절연부재(2)를 거쳐서 접착제(9)에 의해 접착되고, 공통신호용 내부리이드(3) 및 신호용 내부리이드(4)와 반도체소자(1)이 각각 금속세선(7)로 전기적으로 접속되어 있다. 그리고, 이들은 수지(8)로 봉해져서 패키지를 형성하고 있다.
또, 공통신호용 내부리이드(3) 및 신호용 내부리이드(4)의 금속세선접합부에는 내부리이드와 금속세선의 접합을 양호하게 하기 위해 Au 또는 Ag등의 귀금속 피막이 마련되어 있다. 그러나 귀금속 피막과 봉지수지의 접착성이 나쁘기 때문에 귀금속피막이 마련되어 있는 내부리이드와 수지봉지의 경계면은 용이하게 박리가 일어나기 쉽게 되어 있다. 그 때문에 신호용 내부리이드(4)는 귀금속피막(14)를 마련하는 영역을 신호용 내부리이드(4) 선단의 금속세선접합부에만 한정하고 있다. 그러나 공통신호용 내부리이드(3)에 대해서는 금속세선접합개수가 많으며, 또 넓은 범위에 걸쳐있기 때문에 절연부재(2) 상부에 존재하는 공통신호용 내부리이드(3) 전면에 귀금속피막(14)가 마련되어 있다. 또한, 제17도의 사선부는 귀금속피막(14)가 마련되어 있는 영역을 표시한다.
수지봉지형 반도체장치에서는 이것을 구성하는 반도체소자, 내부리이드, 절연부재 및 수지봉지의 선팽창계수가 통상 서로 다르기 때문에 장치의 온도변화에 의해서 장치내에 열응력이 발생한다. 특히 공통신호용 내부리이드 및 절연부재 각각의 봉지수지와의 경계면이 박리하는 것에 의해 공통신호용 내부리이드 상단부에 높은 응력이 발생하여 이 부분에서 수지균열이 발생한다.
수지균열의 발생구조를 모식적으로 제19도의 단면도에 도시한다. 공통신호용 내부리이드(선팽창계수 5×10-6/℃)와 수지봉지(선팽창계수 20×10-6/℃)의 선팽창계수치가 크기 때문에 반도체장치 수지봉지후의 냉각이나 온도사이클 시험시의 온도저하에 의해서 접착성이 나쁜 공통신호용 내부리이드(3)과 봉지수지(8)의 경계면이 용이하게 박리(12)한다. 그와 관련하여 반도체소자(1)의 두께는, 예를들면 0.4㎜ 정도, 절연부재(2)의 두께는 0.15~0.2㎜ 정도, 각 내부리이드의 두께는 대략 0.2㎜ 정도이다. 이 박리(12)가 발생하면 수지는 제19도에 화살표로 나타낸 바와같이 중심방향으로 수축한다. 이 때문에 공통신호용 내부리이드측면(3d)와 거의같은 위치에 존재하는 절연부재측면(2d)의 수지와의 경계면에도 박리(12)가 발생한다. 박리부분(12)가 길게된 것에 의해 공통신호용 내부리이드 상부에서의 수지의 변형량이 증대하기 때문에 공통신호용 내부리이드(3)의 상단부에 큰 응력이 발생하여 이 부분에 수지균열(13)이 발생한다. 공통신호용 내부리이드(3)의 상단부에서 수지균열(13)이 발생하면 반도체장치의 외관을 손상시킬뿐만 아니라 공통신호용 내부리이드(3) 또는 신호용 내부리이드(4)와 반도체소자(1)을 전기적으로 접속하는 금속세선(7)도 단선시킨다는 문제가 일어난다.
본 발명의 상기 각 실시예는 이와같은 경계면박리의 발생내지는 성장을 확실하게 저지할 수 있게 된다.
[제13실시예]
제20도는 본 발명의 제13실시예인 수지봉지형 반도체장치의 부분단면사시도, 제21도는 제20도의 F-F'선을 절단한 단면도이다.
도면에서 공통신호용 내부리이드(3) 및 신호용 내부리이드(4)는 그 한쪽끝을 외부리이드(5)와 일체로 구성하고 있으며, 외부리이드(5)는 수지봉지형 반도체장치의 2방향(긴쪽 면)으로 마련되어 있다.
공통신호용 내부리이드(3)은 반도체소자(1)의 중앙부분을 그 긴변과 평행하게 신장되어 있으며, 반도체소자(1)의 회로형성면(1a) 위에서 반도체소자(1)과 금속세선(7)에 의해 전기접속이 실행되고 있다. 회로형성면(1a)는 대부분이 PIQ등의 비활성화막으로 피복되어 있지만, 이 전기접속부분의 영역에 대해서는 비활성화막이 없이 회로형성면이 노출되어 있다. 또, 신호용 내부리이드(4)는 장방형상인 반도체소자(1) 각각의 긴변을 횡단해서 반도체소자(1)의 중앙쪽으로 신장되어 있고, 반도체소자(1)의 회로형성면(1a) 위에서 반도체소자(1)과 그 선단부가 금속세선(7)에 의해 전기접속되어 있다. 이렇게 해서 2개의 공통신호용 내부리이드(3)의 주요부끼리는 서로 마주보게 된다.
공통신호용 내부리이드(3)의 아래면 및 신호용 내부리이드(4)의 아래면과 반도체소자(1)의 회로형성면(1a) 사이에는 공통신호용 내부리이드(3) 및 신호용 내부리이드(4)와 반도체소자(1)을 전기적으로 절연하기위한 시이트형상의 절연부재(2)가 마련되어 있으며, 절연부재(2)는 반도체소자(1)과 접착제(9)에 의해 접착되어 있다. 또한, 본 실시예에서는 절연부재(2)의 끝부(대향면)(2d)에는 접착제(9)가 없이 봉지수지(8)과 직접 접하고 있다. 공통신호용 내부리이드(3)의 측면(대향면)(3d)에는 수지봉지(8)과 접착성이 좋은 피막(15)가 형성되어 있으며, 봉지수지(8)과 접하고 있다.
또한, 제20도의 사선부는 피막(15)가 마련되어 있는 영역을 나타낸다.
공통신호용 내부리이드(3) 및 신호용 내부리이드(4)는 접착제(9)에 의해 절연부재(2)에 접착되어 있다.
본 실시예에서는 반도체소자(1), 절연부재(2), 공통신호용 내부리이드(3), 신호용 내부리이드(4) 및 금속세선(7)을 수지(8)로 봉해서 반도체장치를 형성한다.
본 실시예에 의하면 공통신호용 내부리이드(3)의 대향면(3d)에 봉지수지(8)과 접착성이 좋은 피막(15)를 형성하는 것에 의해서 절연부재(2)의 대향면(2d)에 발생한 박리가 공통신호용 내부리이드(3)의 대향면(3d)로 진행하는 것을 방지할 수가 있다.
이것에 의해서 반도체장치의 수지봉지후의 냉각이나 온도 사이클시험시의 온도저하에 의한 공통신호용 내부리이드(3) 상부에서의 수지(8)의 변형량이 작게되어 공통신호용 내부리이드(3)의 상단부에 큰 응력이 발생하는 일이 없으므로 이 부분에서의 수지 균일의 발생을 방지할 수가 있다.
반도체소자(1)의 회로형상면(1a)와 절연부재(2)의 접착, 절연부재(2)와 공통신호용 내부리이드(3), 절연부재(2)와 신호용 내부리이드(4) 및 절연부재(2)와 지지용 내부리이드(6)의 접착은 제21도에 도시한 바와같이 접착제(9)에 의해서 접착한다. 또, 공통신호용 내부리이드(3)과 절연부재(2)는 접착되어 있지 않아도 상관없다.
절연부재(2)는 반도체소자(1), 공통신호용 내부리이드(3) 또는 신호용 내부리이드(4)에 접착하는 면적은 금속세선(7)에 의한 접속이 안정되며, 또한 확실하게 실행되고, 금속세선(7)에 의한 접속 및 수지(8)에 의한 봉지공정에 받는 외력에 견딜 수 있는 범위로 가능한한 작게하는 것이 바람직하다.
다음에 공통신호용 내부리이드(3), 신호용 내부리이드(4) 및 지지용 내부리이드(6)을 절연부재(2)를 개재시켜서 접착제(9)를 사용하여 반도체소자(1)의 회로형성면(1a)에 접착하는 방법에 대해서 설명한다. 반도체소자(1)의 회로형성면(1a)의 공통신호용 내부리이드(3), 신호용 내부리이드(4) 및 지지용 내부리이드(6) 각각에 대향하는 위치 위에 시이트형상의 절연부재(2)의 분할해서 접착제(9)에 의해 점착한다. 이어서 공통신호용 내부리이드(3), 신호용 내부리이드(4) 및 지지용 내부리이드(6)을 접착제(9)에 의해 절연부재(2)를 거쳐서 반도체소자(1)의 회로형성면(1a)에 접착고정한다.
절연부재(2)에는 에폭시계수지, 비스 말레이디드 트리아진수지, 페놀수지, 폴리이미드수지등을 사용한다. 또, 접착제(9)로서는 예를들면 에폭시, 폴리에테르 아미드, 폴리이미드 전구체, 에폭시 변성폴리이미드등의 재료를 사용한다.
공통신호용 내부리이드(3), 신호용 내부리이드(4) 및 지지용 내부리이드(6)은 수지(8)에 의해 봉하여지기까지 서로 접속되어 있고, 일련의 리이드프레임을 형성하고 있지만, 수지봉지후에 절단, 분리되며, 또한 성형된다. 리이드프레임은, 예를들면 Fe-Ni합금(Fe-42Ni등)등, Cu합금등으로 형성되어 있다.
금속세선(7)에는 Al, Au 또는 Cu등의 세선을 사용한다.
봉지수지(8)에는 예를들면 페놀계경화제, 실리콘고무 및 필터가 첨가된 에폭시계수지를 사용한다.
공통신호용 내부리이드(3)의 대향면(3e)에 형성하는 피막(15)는 에폭시, 폴리에테르아미드, 에폭시 변성 폴리이미드등의 유기재료 또는 Cu등의 금속류로 이루어지며, 도금법, 박막 형성법 또는 도포법등의 후막형성법등에 의해 부착되어 있다.
외부리이드(5)가 수지(8)의 외부로 인출되어 있는 방향은 제20도에 도시한 바와같은 2방향, 즉 수지봉지형 반도체장치의 긴변쪽에 한정되는 것은 아니고 1방향 또는 3방향이상이라도 좋다. 또, 수지(8)의 측면에서 뿐만 아니라 수지(8)의 상면 또는 하면에서 외부리이드(5)가 인출되어 있어도 좋다. 또, 도면에는 외부리이드(5)를 아래쪽으로 꾸부려서 그 선단을 수지(8)의 하면까지 꾸부린 J밴드형을 예로해서 나타내고 있지만, 외부리이드(5)는 임의의 방향, 형상으로 꾸부려도 좋으며, 또 꾸부리지 않아도 좋다.
[제14실시예]
제20도 및 제21도에 도시한 실시예에서는 공통신호용 내부리이드(3)의 기판표면에 피막(15)를 부착시키고 있었지만, 제22도(제14실시예)에 도시한 바와같이 내부리이드(3)의 기판 표면에 Au 또는 Ag등의 귀금속피막(16)이 형성되어 있는 것 위에 피막(15)를 부착시켜도 좋다.
이상의 실시예에서는 공통신호용 내부리이드(3)과 신호용 내부리이드(4)를 구별해서 나타내고 있지만, 공통신호용 내부리이드(3)과 신호용 내부리이드(4)가 구별되지 않는 반도체장치, 또는 공통신호용 내부리이드(3)이 마련되어 있지 않는 반도체장치라도 본 발명의 범위를 이탈하지 않은한 적용할 수가 있다.
[제15실시예]
제23도, 제24도에 본 발명의 제15실시예를 도시한다. 제24도는 제23도의 G-G'선의 단면도이다. 지금까지의 실시예와 다른 것은 절연부재(2) 위에 마련되어 있는 공통신호용 내부리이드(3)이 얇은두께부분(3e)를 마련한 점에 있다. 이렇게하는 것에 의해 공통신호용 내부리이드 대향면(측면) (3d)와 봉지수지(8)의 경계면에 박리가 발생해도 박리부분의 길이가 짧게되는 것으로 공통신호용 내부리이드 상부에서는 수지의 변형량이 감소하여 공통신호용 내부리이드 상단부에 발생하는 응력을 저감할 수가 있다.
공통신호용 내부리이드의 얇은두께부분(3e)는 에칭 또는 기계가공, 프레스 등에 의해 형성한다. 또, 얇은 두께부분(3e)는 이 부분 이외의 공통신호용 내부리이드(3)과는 다른 부재로 형성한 것이라도 상관없다. 얇은두께부분(3e)의 판두께는 금속세선의 접속이 가능한 범위에서 제조상 가능한한 얇게하는 것이 바람직하다.
공통신호용 내부리이드(3)과 금속세선(7)의 접속은 얇은두께부분(3e)위라도 실행할 수 있지만, 이 경우 얇은두께부분(3e)에 Ag도금을 실시하는 것이 바람직하다.
제23도에 도시한 실시예에서는 얇은두께부분(3e)를 연속해서 넓은 범위에 마련한 예를 나타냈지만, 공동신호용 내부리이드(3)의 금속세선(7)과의 접속부를 피해서 얇은두께부분을 마련한 것이라도 상관없다.
[제16실시예]
제25도는 본 발명의 제16실시예를 도시한 단면도이다. 지금까지의 각 실시예와 다른것은 수지(8)의 봉지체내부의 공통신호용 내부리이드(3)과 신호용 내부리이드(4) 양쪽을 외부리이드(5)보다 얇게한 점에 있다. 이것에 의해서 공통신호용 내부리이드 상단부에 발생하는 응력을 저감할 수 있음과 동시에 반도체장치를 얇게 형성할 수 있는 효과가 있다. 공통신호용 내부리이드(3)과 신호용내부리이드(4)는 금속세선의 접속이 가능한 범위에서 제조상 가능한한 얇게하는 것이 바람직하다.
[제17실시예]
제26도는 본 발명의 제17실시예인 수지봉지형 반도체장치의 반도체소자의 회로형성면에서 상측의 수지를 제거한 형태에서의 평면도, 제27도는 제26도의 H-H'선을, 제28도는 제26도의 I-I'선을 각각 절단한 단면도이다.
도면에서, 공통신호용 내부리이드(3) 및 신호용 내부리이드(4)는 그 한쪽끝을 외부리이드(5), (5')와 일체로 구성되어있고, 외부리이드(5), (5')는 수지봉지형 반도체장치의 2방향(긴쪽면)으로 배치되어 있다.
공통신호용 내부리이드(3)는 반도체소자(1)의 중앙부분에 그 긴변과 평행하게 신장되어 있고, 반도체소자(1)의 회로형성면(1a)위에서 반도체소자(1)과 금속세선(7)에 의해 전기접속이 실행되고 있다. 회로형성면(1a)는 대부분이 PIQ 등의 비활성화막으로 덮어져 있지만 이 전기접속부분의 영역에 대해서는 비활성화막이 없이 회로형성면이 노출되어 있다. 또, 신호용 내부리이드(4)는 장방형상의 반도체소자(1) 각각의 긴변을 횡단해서 반도체소자(1)의 중앙쪽으로 신장되어 있고, 반도체소자(1)의 회로형성면(1a)위에서 반도체소자(1)과 그 선단부가 금속세선(7)에 의해서 전기접속되어 있다. 이렇게해서 2개의 공통신호용 내부리이드(3)의 주요부끼리 서로 마주보게된다.
공통신호용 내부리이드(3)의 아래면(3f) 및 신호용 내부리이드(4)의 아래면(4)와 반도체소자(1)의 회로형성면(1a)사이에는 공통신호용 내부리이드(3) 및 신호용 내부리이드(4f)와 반도체소자(1)을 전기적으로 절연하기위한 절연부재(2)가 마련되어 있다. 절연부재(2)는 신호용 내부리이드(4)의 바로 아래부와 신호용 내부리이드(4)의 반도체소자중앙측 선단(4d)의 연장부분의 공통신호용 내부리이드(3) 바로 아래부 및 공통신호용 내부리이드(3) 주요부의 끝부분(3g)에 마련되어 있다. 공통신호용 내부리이드(3)의 바로 아래부의 절연부재(2)가 마련되어 있지 않는 영역에는 수지(8)이 개재하고 있다.
절연부재(2)는 반도체소자(1)과 접착제(9)에 의해 접착되어 있다. 또, 공통신호용 내부리이드(3) 및 신호용 내부리이드(4)와 절연부재(2)는 각각 접착제(9)에 의해 접착되어 있다.
공통신호용 내부리이드(3)과 금속세선(7)의 접속은 공통신호용 내부리이드(3) 바로 아래부에 절연부재(2)가 배치되어 있는 부분에서 실행하고 있다.
본 실시예에서는 반도체소자(1), 절연부재(2), 공통신호용 내부리이드(3), 신호용 내부리이드(4) 및 금속세선(7)을 수지(8)로 봉해서 반도체장치를 형성한다.
본 실시예에 의하면 반도체소자(1)의 회로형성면(1a)위에 공통신호용 내부리이드(3) 바로 아래부에 수지(8)을 개재시키는 것에 의해 공통신호용 내부리이드(3) 측면(3d)에 발생한 경계면박리가 절연부재(2)의 측면(2d)로 성장할때 경계면박리의 성장을 수지에 의해서 막을 수가 있다. 이것에 의해 반도체장치 수지봉지후의 냉각이나 온도사이를 시험시의 온도저하에 의한 공통신호용 내부리이드(3) 상부에서의 수지(8)의 변형량을 작게하여 공통신호용 내부리이드(3)의 상단부에 큰 응열기 발생하는 일이 없으므로 이 부분에서의 수지균열의 발생을 방지할 수가 있다.
절연부재(2)를 반도체소자(1), 공통신호용 내부리이드(3) 또는 신호용 내부리이드(4)에 접착하는 면적은 금속세선(7)에 의한 접속이 안정되며 또한 확실하게 실행되여, 금속세선(7)에 의한 접속 및 수지(8)에 의한 봉지공정에서 받는 외력에 견딜 수 있는 범위에서 가능한한 작게하는 것이 바람직하다.
다음에 공통신호용 내부리이드(3), 신호용 내부리이드(4) 및 지지용 내부리이드(6)을 절연부재(2)를 개재시켜 접착제(9)를 사용해서 반도체소자(1)의 회로형성면(1a)에 접착하는 방법에 대해서 설명한다. 반도체소자(1)의 회로형성면(1a)의 공통신호용 내부리이드(3), 신호용 내부리이드(4) 및 저지용 내부리이드(6) 각각에 대향하는 위치 위에 시이트형상의 절연부재(2)를 분할해서 접착제(9)에 의해 점착한다. 이어서 공통신호용 내부리이드(3), 신호용 내부리이드(4) 및 지지용 내부리이드(6)를 접착제(9)에 의해 절연부재(2)를 거쳐서 반도체소자(1)의 회로형성면(1a)에 접착 고정한다.
절연부재(2)로서는 에폭시계수지, 비스 말레이미드 트리아진수지, 페놀수지, 폴리이미드수지등에서 선택된 1종 또는 여러개의 수지를 주성분으로 하여, 이것에 필요에 따라 무기질필터, 각종 첨가제등을 가한 재료를 사용한다. 또, 접착제(9)로서는 예를들면 에폭시계수지, 폴리이미드계수지, 실시콘수지, 방향족 폴리에테르아미드, 폴리에테르 에테르케톤등의 재료를 사용한다.
공통신호용 내부리이드(3), 신호용 내부리이드(4) 및 저지용 내부리이드(6)은 수지(8)에 의해 봉하여지기 까지는 서로 접속되어 있고, 일련의 리이드프레임을 형성하고 있지만, 수지봉지후에 절단, 분리되며, 또한 성형된다. 리이드프레임은, 예를들면 Fe-Ni합금(Fe-42Ni등), Cu 등으로 형성되어 있다.
금속세선(7)에는 Al, Au 또는 Cu 등의 세선을 사용한다.
봉지수지(8)로 페놀계경화제, 실리콘고무 및 필터가 첨가된 에폭시계수지를 사용하고, 그밖에 좀처럼 연소하지 않는 재료, 커플링제, 착색제등의 약간 첨가되어 있다. 필터는 산화규소입자로 형성되어 있다.
외부리이드(5)가 수지(8)의 외부로 인출되어 있는 방향은 제26도에 도시한 바와같이 2방향, 즉 수지봉지형 반도체장치의 긴변쪽에 한정되는 것은 아니고, 1방향 또는 3방향 이상이라도 좋다. 또, 수지(8)의 측면에서 뿐만아니라 수지(8)의 상면 또는 하면에서 외부리이드(5)가 인출되어 있어도 좋다. 또, 도면에는 외부리이드(5)를 아래쪽으로 꾸부려서 그 선단을 수지(8)의 하면까지 꾸부린 J밴드형을 예로해서 나타내고 있지만, 외부리이드(5)는 임의의 방향, 형상으로 꾸부려도 좋으며, 또 꾸부리지 않아도 좋다.
[제18실시예]
제29도는 본 발명의 제18실시예를 도시한 수지봉지형 반도체장치의 반도체소자의 회로형성면에서 상측의 수지를 제거한 형태에서는 평면도, 제30도는 제29도의 J-J'을 절단한 단면도이다.
도면에서 공통신호용 내부리이드(3)의 금속세선접속부(3a)의 바로 아래부를 제외한 영역에는 절연부재(2)가 마련되어있지 않고 수지(8)이 개재하고 있다. 제26도에 도시한 실시예에서는 공통신호용 내부리이드(3)의 바로 아래부 이외에 신호용 내부리이드(4)끼리 사이에도 반도체소자(1)의 회로형성면(1a)에 접하도록 수지(8)을 개재시킨 예를 나타냈지만, 본 실시예와 같이 공통신호용 내부리이드(3)의 바로 아래부에만 수지(8)을 개재시킨 것이라도 좋다.
본 실시예에 의해서도 공통신호용 내부리이드(3) 측면(3d)에 발생한 경계면박리가 절연부재(2)의 측면(2d)로 성장할때 경계면박리의 성장을 수지(8)에 의해서 막을 수가 있다. 이것에 의해서 공통신호용 내부리이드(3)상부에서의 수지(8)의 변형양이 작게되어 공통신호용 내부리이드(3)의 상단부에 큰 응력이 발생하는 일이 없다. 따라서 이 부분에서의 수지균열을 방지할수가 있다.
본 발명의 상기 각 실시예는 이와같은 경계면박리의 방생, 성장이 확실하게 저지됨과 동시에 발생응력을 저감할 수가 있다.
이상의 각 실시예에는 적절히 조합해서 실시해도 상관없는 것은 당연하다.

Claims (58)

  1. 회로가 형성된 반도체소자(1)의 회로형성면(1a)측의 적어도 2장소에 절연막(2)가 접착되고, 각각의 상기 절연막위에 전기접속용 내부리이드(3)이 위치하는 것에 의해 상기 전기접속용 내부리이드끼리가 서로 대향하도록 배치되며, 또 상기 전기접속용 내부리이드와는 떨어진 위치에 다수의 전기신호용 내부리이드(4)가 배치되고, 이상의 요소를 수지(8)로 봉해서 이루어지는 수지봉지형 반도체장치에 있어서, 상기 절연막과 상기 전기접속용 내부리이드 사이에 적어도 부분적으로 봉지수지를 개재시킨 수지봉지형 반도체장치.
  2. 특허청구의 범위 제 1 항에 있어서, 상기 각 전기접속용 내부리이드의 주요부는 각각 상기 반도체소자의 긴쪽 방향으로 배치되는 것에 의해 상기 주요부의 측면끼리가 상기 전기접속용 내부리이드끼리의 대향면으로 되는 수지봉지형 반도체장치.
  3. 특허청구의 범위 제 2 항에 있어서, 상기 전기접속용 내부리이드의 바깥쪽으로 상기 전기신호용 내부리이드군을 위치시켜서 이루어지는 수지봉지형 반도체장치.
  4. 회로가 형성된 반도체소자(1)의 회로형성면(1a)측의 적어도 2장소에 절연막(2)가 접착되고, 각각의 상기 절연막위에 전기접속용 내부리이드(3)이 위치하는 것에 의해 상기 전기접속용 내부리이드끼리가 서로 대향하도록 배치되며, 또 상기 전기접속용 내부리이드와는 떨어진 위치에 다수의 전기신호용 내부리이드(4)가 배치되고, 이상의 요소를 수지(8)로 봉해서 이루어지는 수지봉지형 반도체장치에 있어서, 상기 절연막끼리의 각 대향면과 상기 전기접속용 내부리이드끼리의 각 대향면의 위치를 어긋나게한 수지봉지형지형 반도체장치.
  5. 특허청구의 범위 제 4 항에 있어서, 상기 각 전기접속용 내부리이드의 주요부는 각각 상기 반도체소자의 긴쪽 방향으로 배치되는 것에 의해 상기 주요부의 측면끼리가 상기 전기접속용 내부리이드끼리의 대향면으로되는 수지봉지형 반도체장치.
  6. 특허청구의 범위 제 5 항에 있어서, 상기 전기접속용내부리이드의 바깥쪽으로 상기 전기신호용 내부리이드군을 위치시켜서 이루어지는 수지봉지형 반도체장치.
  7. 회로가 형성된 반도체소자(1)의 회로형성면(1a)측의 적어도 2장소에 절연막(2)가 접착되고, 각각의 상기 절연막위에 전기접속용 내부리이드(3)이 위치하는 것에 의해 상기 전기접속용 내부리이드끼리가 서로 대향하도록 배치되며, 또 상기 전기접속용 내부리이드와는 떨어진 위치에 다수의 전기신호용 내부리이드(4)가 배치되고, 이상의 요소를 수지(8)로 봉해서 이루어지는 수비종지형 반도체장치에 있어서, 상기 전기접속용 내부리이드끼리의 대향면이 미세하게 오목블록을 나타내서 봉지수지(8)과 밀착해 있는 수지봉지형 반도체장치.
  8. 특허청구의 범위 제 7 항에 있어서, 상기 각 전기접속용 내부리이드의 주요부는 각각 상기 반도체소자의 긴쪽방향으로 배치되는 것에 의해 상기 주요부의 측면끼리가 상기 전기접속용 내부리이드끼리의 대향면으로 되는 수지봉지형 반도체장치.
  9. 특허청구의 범위 제 8 항에 있어서, 상기 전기접속용 내부리이드의 바깥쪽으로 상기 전기신호용 내부리이드군을 위치시켜서 이루어지는 수지봉지형 반도체장치.
  10. 회로가 형성된 반도체소자(1)의 회로형성면(1a)측의 적어도 2장소에 절연막(2)가 접착되고, 각각의 상기 절연막 위에 전기접속용 내부리이드(3)이 위치하는 것에 의해 상기 전기접속용 내부리이드끼리가 서로 대향하도록 배치되며, 또 상기 전기접속용 내부리이드와는 떨어진 위치에 다수의 전기신호용 내부리이드(4)가 배치되고, 이상의 요소를 수지(8)로 봉해서 이루어지는 수지봉지형 반도체장치에 있어서, 상기 전기접속용 내부리이드 표면에 돌기를 형성한 수지봉지형 반도체장치.
  11. 특허청구의 범위 제10항에 있어서, 상기 각 전기접속용 내부리이드의 주요부는 각각 상기 반도체소자의 긴쪽 방향으로 배치되는 것에 의해 상기 주요부의 측면끼리가 상기 전기접속용 내부리이드끼리의 대향면으로되는 수지봉지형 반도체장치.
  12. 특허청구의 범위 제11항에 있어서, 상기 전기접속용 내부리이드의 바깥쪽으로 상기 전기신호용 내부리이드군을 위치시켜서 이루어지는 수지봉지형 반도체장치.
  13. 회로가 형성된 반도체소자(1)의 회로형성면(1a)측의 적어도 2장소에 절연막(2)가 접착되고, 각각의 상기 절연막위에 전기접속용 내부리이드(3)이 위치하는 것에 의해 상기 전기접속용 내부리이드끼리가 서로 대향하도록 배치되며, 또 상기 전기접속용 내부리이드와는 떨어진 위치에 다수의 전기신호용 내부리이드(4)가 배치되고, 이상의 요소를 수지(8)로 봉해서 이루어지는 수지봉지형 반도체에 있어서, 상기 전기접속용 내부리이드의 대향면에 표면처리층을 형성해서 수지봉지(8)과 상기 전기접속용 내부리이드 대향면이 접착하고 있는 수지봉지형 반도체장치.
  14. 특허청구의 범위 제13항에 있어서, 상기 각 전기접속용 내부리이드의 주요부는 각각 상기 반도체소자의 긴쪽 방향으로 배치되는 것에 의해 상기 주요부의 측면끼리가 상기 전기접속용 내부리이드끼리의 대향면으로되는 수지봉지형 반도체장치.
  15. 특허청구의 범위 제14항에 있어서, 상기 전기접속용 내부리이드의 바깥쪽으로 상기 전기신호용 내부리이드군을 위치시켜서 이루어지는 수지봉지형 반도체장치.
  16. 회로가 형성된 반도체소자(1), 상기 반도체소자의 회로형성면(1a)위에 절연막(2)를 거쳐서 배치된 전기접속용 내부리이드(3), 상기 전기접속용 내부리이드와 상기 반도체소자를 전기적으로 접속하는 제 1 의 도통부재(7), 상기 전기접속용 내부리이드와는 떨어지게 해서 배치하며, 또한 상기 반도체소자의 회로형성면 위에 절연막을 거쳐서 배치된 다수의 전기신호용 내부리이드(4), 상기 전기신호용 내부리이드 각각과 반도체소자를 전기적으로 접속하는 제 2 의 도통부재(7) 및 상기 반도체소자, 상기 각 절연막, 상기 각 내부리이드군, 상기 각 도통부재를 봉하는 수지(8)을 구비해서 이루어지는 수지봉지형 반도체장치에 있어서, 상기 각 절연막은 상기 회로형성면에 접착하고, 상기 전기접속용 내부리이드와 상기 절연막 사이는 적어도 부분적으로 봉지수지(8)을 유입시킨 수지봉지형 반도체장치.
  17. 회로가 형성된 반도체소자, 상기 반도체소자의 회로형성면위에 절연부를 거쳐서 배치된 다수의 내부리이드 부분, 각각의 상기 내부리이드 부분과 상기 반도체소자를 전기적으로 접속하는 도통부재 및 적어도 이상의 요소를 봉하는 수지를 구비한 수지봉지형 반도체장치에 있어서, 상기 절연부는 상기 내부리이드 바로 아래의 영역에 대해서 부분적으로 수지봉지인 수지봉지형 반도체장치.
  18. 지지용 내부리이드에 의해서 지지된 반도체소자의 회로 형성면에 절연부재를 접착하고, 상기 절연부재위에 전기접속용 내부리이드를 배치하고, 상기 전기접속용 내부리이드와 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들주위를 수지봉지로 봉한 수지봉지형 반도체장치에 있어서, 상기 절연부재보다 위쪽으로 떨어져서 배치되며, 또한 상기 절연부재와의 사이에 상기 봉지수지를 개재시킨 전기접속용 내부리이드를 마련한 수지봉지형 반도체장치.
  19. 반도체소자의 회로형성면에 절연부재를 부착하고, 상기 절연부재 위에 공통신호용 내부리이드 및 신호용 내부리이드를 배치하고, 상기 공통신호용 내부리이드 및 상기 신호용 내부리이드와 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 수지봉지로 봉한 수지봉지형 반도체장치에 있어서, 상기 신호용 내부리이드를 상기 절연부재에 접착하고, 상기 절연부재보다 위쪽으로 떨어져서 배치되며, 또한 상기 절연부재와의 사이에 상기 수지봉지를 개재시킨 공통신호용 내부리이드를 마련한 수지봉지형 반도체장치.
  20. 반도체소자, 상기 반도체소자위에 접착된 절연막, 상기 절연막 위에 배치되며, 또한 그 주요부가 서로 마주보고 배치된 2개의 전기접속용 내부리이드 및 각각의 상기 전기접속용 내부리이드의 바깥쪽으로 각각 상기 전기접속용 내부리이드와는 떨어지게해서 마련된 다수의 전기신호용 내부리이드를 구비하고, 이상의 요소를 수지로 봉해서 이루어지는 수지봉지형 반도체장치에 있어서, 상기 각 전기접속용 내부리이드의 반도체소자 대향면이 부분적으로 얇게하고, 상기 오목부에 상기 봉지수지를 넣은 수지봉지형 반도체장치.
  21. 특허청구의 범위 제20항에 있어서, 부분적으로 얇게하는 상기 내부리이드의 얇은 두께부위는 상기 내부리이드를 폭방향으로 관통시키는 것에 의해 형성되는 수지봉지형 반도체장치.
  22. 특허청구의 범위 제20항에 있어서, 부분적으로 얇게하는 내부리이드의 얇은 두께부위는 상기 내부리이드끼리의 대향면이며, 또한 상기 절연막에 향하는 쪽을 부분적으로 움푹 패이게해서 형성하는 수지봉지형 반도체장치.
  23. 반도체소자의 회로형성면에 절연부재를 접착하고, 상기 절연부재 위에 전기접속용 내부리이드를 배치하고, 상기 전기 접속용 내부리이드와 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 상기 전기접속용 내부리이드가 상기 반도체소자와 대향하는 면의 일부를 그 폭 방향으로 관통하도록 움푹 패이게해서 얇게하고, 상기 절연부재와의 사이에 상기 수지봉지를 개재시키며, 또한 얇게되어 있지 않는 부분을 상기 절연부재와 접착시킨 수지봉지형 반도체장치.
  24. 특허청구의 범위 제23항에 있어서, 상기 전기접속용 내부리이드의 상기 얇게하는 부분을 상기 금속세선접속부가 상기 반도체소자와 대향하는 면 이외의 부분으로 한정한 수지봉지형 반도체장치.
  25. 반도체소자의 회로형성면에 절연부재를 접착하고, 상기 절연부재 위에 공통신호용 내부리이드 및 신호용 내부리이드를 배치하고, 상기 공통신호용 내부리이드 및 상기 신호용 내부리이드와의 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 수지봉지로 봉한 수지봉지형 반도체장치에 있어서, 상기 신호용 내부리이드를 상기 절연부재에 접착하며 또 상기 공통신호용 내부리이드가 상기 반도체소자와 대향하는 면의 일부를 그 폭방향으로 관통하도록 움푹 패이게 해서 얇게하고, 상기 절연부재와의 사이에 상기 봉지수지를 개재시키며, 또한 얇게되어 있지 않는 부분을 상기 절연부재와 접착시킨 수지봉지형 반도체장치.
  26. 특허청구의 범위 제25항에 있어서, 상기 공통신호용 내부리이드의 상기 얇게한 부분을 상기 금속세선접속부가 상기 반도체소자와 대향하는 면 이외의 부분으로 한정한 수지봉지 반도체장치.
  27. 반도체소자, 상기 반도체소자의 회로형성면 위에 접착된 절연막 및 상기 절연막 위에 주된 부분이 위치하는 전기접속용 내부리이드를 구비하고, 이들은 수지로 봉해서 이루어어지는 수지봉지형 반도체장치에 있어서, 상기 전기접속용 내부리이드 표면에 돌기의 형성, 미세한 오목볼록에 의한 거칠음화 및 접착제부여의 3개중에서 선택되는 균열억제수단을 강구한 수지봉지형 반도체장치.
  28. 반도체소자의 회로형성면에 절연부재를 접착하고, 상기 절연부재 위에 전기접속용 내부리이드를 배치하고, 상기 전기접속용 내부리이드와 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 상기 전기접속용 내부리이드가 상기 반도체소자와 대향하는 면의 일부를 그 폭방향으로 관통하도록 음폭 패이게 해서 상기 절연부재와의 사이에 상기 봉지수지를 개재시킨 수지봉지형 반도체장치.
  29. 반도체소자의 회로형성면에 절연부재를 접착하고, 상기 절연부재위에 전기접속용 내부리이드를 배치하고, 상기 전기접속용 내부리이드와 상기 반도체소자를 각각 금석세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 상기 전기접속용 내부리이드가 상기 반도체소자와 대향하는 면의 일부를 그 폭방향으로 관통하도록 음폭 패이게 해서 상기 절연부재와의 사이에 상기 봉지수지를 개재시키며, 또한 음폭패임이 형성되어있지 않는 부분을 상기 절연부재와 접착시킨 수지봉지형 반도체장치.
  30. 반도체소자의 회로형성면에 절연부재를 접착하고, 상기 절연부재위에 전기접속용 내부리이드를 배치하고, 상기 전기접속용 내부리이드와 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 상기 전기접속용 내부리이드가 상기 반도체소자와 대향하는 면의 일부와 상기 절연부재 사이에 상기 봉지수지를 개재시킨 수지봉지형 반도체장치.
  31. 반도체소자의 회로형성면에 절연부재를 접착하고, 상기 절연부재위에 공통신호용 내부리이드 및 신호용 내부리이드를 배치하고, 상기 공통신호용 내부리이드 및 상기 신호용 내부리이드와 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 상기 공통신호용 내부리이드의 측면을 상기 봉지수지와 접착성이 좋은 피막으로 덮은 수지봉지형 반도체장치.
  32. 특허청구의 범위 제31항에 있어서, 적어도 상기 절연부재 위에 배치되는 상기 공통신호용 내부리이드 측면을 상기 봉지수지와 접착성이 좋은 피막으로 덮은 수지봉지형 반도체장치.
  33. 반도체소자의 회로형성면에 절연부재를 접착하고, 상기 절연부재 위에 공통신호용 내부리이드 및 신호용 내부리이드를 배치하고, 상기 공통신호용 내부리이드 및 상기 신호용 내부리이드와 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 상기 공통신호용 내부리이드에 얇은두께부분을 마련한 수지봉지형 반도체장치.
  34. 특허청구의 범위 제33항에 있어서, 적어도 상기 절연부재 위에 배치되는 상기 공통신호용 내부리이드에 얇은 두께부분을 마련한 수지봉지형 반도체장치.
  35. 특허청구의 범위 제33항에 있어서, 상기 공통신호용 내부리이드의 얇은 두께부분을 상기 절연부재 위에 접착한 수지봉지형 반도체장치.
  36. 반도체소자의 회로형성면에 절연부재를 접착하고, 상기 절연부재위에 공통신호용 내부리이드 및 신호용 내부리이드를 배치하고, 상기 공통신호용 내부리이드 및 상기 신호용 내부리이드와 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 상기 공통신호용 내부리이드 및 신호용 내부리이드에 얇은 두께부분을 마련한 수지봉지형 반도체장치.
  37. 특허청구의 범위 제36항에 있어서, 상기 공통신호용 내부리이드 및 신호용 내부리이드를 수지봉지체외부의 외부리이드보다 얇게한 수지봉지형 반도체장치.
  38. 특허청구의 범위 제36항에 있어서, 상기 공통신호용 내부리이드 및 신호용 내부리이드의 얇은 두께부분을 적어도 상기 반도체소자 위에 배치되는 장소에 형성한 수지봉지형 반도체장치.
  39. 반도체소자의 회로형성면 위에 공통신호용 내부리이드 및 다수의 신호용 내부리이드가 상기 반도체소자와 전기적으로 절연하는 절연부재를 개재해서 접착제로 접착되고, 상기 공통신호용 내부리이드 및 상기 신호용 내부리이드와 상기 반도체소자를 각각 금속쇄선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉해서 봉지체를 형성한 수지봉지형 반도체장치에 있어서, 상기 공통신호용 내부리이드 바로 아래의 영역에 대해서는 상기 수비봉지체 내부의 상기 신호용 내부리이드 선단의 적어도 연장위를 제외한 부분에 상기 봉지수지를 개재시킨 수지봉지형 반도체장치.
  40. 특허청구의 범위 제39항에 있어서, 상기 공통신호용 내부리이드 바로 아래 영역의 봉지수지가 상기 반도체소자의 회로형성면과 공통신호용 내부리이드 아래면 양쪽에 접하고 있는 수지봉지형 반도체장치.
  41. 특허청구의 범위 제39항에 있어서, 상기 신호용 내부리이드끼리 사이에 끼워진 영역에 상기 반도체소자의 회로형성면과 접하도록 상기 봉지수지를 개재시킨 수지봉지형 반도체장치.
  42. 반도체소자의 회로형성면 위에 공통신호용 내부리이드 및 다수의 신호용 내부리이드가 상기 반도체소자와 전기적으로 절연하는 절연부재를 개재해서 접착제로 접착되고, 상기 공통신호용 내부리이드 및 상기 신호용 내부리이드와 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉해서 봉지체를 형성한 수지봉지형 반도체장치에 있어서, 상기 공통신호용 내부리이드 바로 아래의 영역에 대해서는 적어도 부분적으로 상기 반도체소자의 회로형성면과 상기 공통신호용 내부리이드 아래면 양쪽에 접하도록 상기 봉지수지를 개재시킨 수지봉지형 반도체장치.
  43. 특허청구의 범위 제 1 항에 있어서, 상기 반도체소자는 4메가비트의 다이내믹 랜덤 액세스 메모리인 수지봉지형 반도체장치.
  44. 특허청구의 범위 제 1 항에 있어서, 상기 반도체소자는 16메가비트의 다이내믹 랜덤 액세스 메모리인 수지봉지형 반도체장치.
  45. 각각이 수지봉지체 내부의 전기접속용 내부리이드부와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 상기 전기접속용 내부리이드부중 적어도 반도체소자의 회로 형성면에 접착하고 있는 절연부재 위에 배치되는 부분에 대해서는 상기 반도체소자에 대향하는 면의 일부를 그 폭 방향으로 관통하도록 움푹 패이게 해서 얇게한 리이드프레임.
  46. 특허청구의 범위 제45항에 있어서, 상기 전기접속용 내부리이드부의 상기 얇게하는 부분을 금속세선접속부가 반도체소자와 대향하는 면 이외의 부분으로 한정한 리이드프레임.
  47. 각각이 수지봉지체내부의 공통신호용 내부리이드부 및 신호용 내부리이드부와 수지봉지체외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 상기 공통신호용 내부리이드부중 적어도 반도체소자의 회로형성면에 접착하고 있는 절연부재 위에 배치되는 부분에 대해서는 상기 반도체소자와 대향하는 면의 일부를 그 폭방향으로 관통하도록 움푹 패이게해서 얇게한 리이드프레임.
  48. 특허청구의 범위 제47항에 있어서, 상기 공통신호용 내부리이드부의 상기 얇게하는 부분을 금속세선접속부가 반도체소자와 대향하는 면 이외의 부분으로 한정한 리이드프레임.
  49. 각각이 수지봉지체내부의 전기접속용 내부리이브부 및 반도체소자 지지용 내부리이드부와 수지봉지체외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 상기 전기접속용 내부리이드부중 적어도 반도체소자와 회로형성면에 접착하고 있는 절연부재 위에 배치되는 부분에 대해서는 상기 절연부재보다 위쪽으로 떨어지도록한 리이드프레임.
  50. 각각이 수지봉지체내부의 공통신호용 내부리이드부 및 신호용 내부리이드부와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 상기 공통신호용 내부리이드부중 적어도 반도체소자의 회로 형성면에 접착하고 있는 절연부재 위에 배치되는 부분에 대해 서는 상기 절연부재부재보다 위쪽으로 떨어지도록한 리이드프레임.
  51. 각각이 수지봉지체 내부의 전기접속용 내부리이드부와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 상기 전기접속용 내부리이드부중에 적어도 반도체소자의 회로 형성면에 접착하고 있는 절연부재 위에 배치되는 부분에 대해서는 상기 반도체소자와 대향하는 면의 일부를 그 폭방향으로 관통하도록 움폭 패이게한 리이드프레임.
  52. 전기접속용 내부리이드부의 내부측 주요부가 서로 평행하게 대향배치되고, 그 바깥쪽으로 각각 다수의 전기신호용 내부리이드가 배치되어서 이루어지는 리이드프레임에 있어서, 상기 전기접속용 내부리이드 상호간의 대향면에 접착제를 부여하고 또한 미세한 오목볼록의 가공을 실시하고 또는 돌기를 형성하고 또는 부분적으로 얇게해서 이루어지는 리이드프레임.
  53. 특허청구의 범위 제45항에 있어서, 각 내부리이드의 한쪽면에 절연막을 접착제를 거쳐서 적층해서 이루어지는 리이드프레임.
  54. 각각이 수지봉지체 내부의 공통신호용 내부리이드부 또는 신호용 내부리이드와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 상기 공통신호용 내부리이드의 측면을 봉지수지와 접착성이 좋은 피막으로덮은 리이드프레임.
  55. 특허청구의 범위 제54항에 있어서, 적어도 절연부재 위에 배치되는 상기 공통신호용 내부리이드 측면을 상기 봉지수지와 접착성이 좋은 피막으로 덮은 리이드프레임.
  56. 각각이 수지봉지체 내부의 공통신호용 내부리이드부 및 신호용 내부리이드부와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 상기 공통신호용 내부리이드에 얇은 두께부분을 마련한 리이드프레임.
  57. 특허청구의 범위 제56항에 있어서, 적어도 상기 절연부재 위에 배치되는 상기 공통신호용 내부리이드에 얇은 두께부분을 마련한 리이드프레임.
  58. 각각이 수지봉지체 내부의 공통신호용 내부리이드부 및 신호용 내부리이드부와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 상기 공통신호용 내부리이드 및 신호용 내부리이드에 얇은 두께부분을 마련한 리이드프레임.
KR1019910002998A 1990-02-28 1991-02-25 수지 봉지형 반도체장치 및 그 리이드 프레임 KR940007385B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4541290A JP2528991B2 (ja) 1990-02-28 1990-02-28 樹脂封止型半導体装置及びリ―ドフレ―ム
JP2-45412 1990-02-28

Publications (2)

Publication Number Publication Date
KR920000128A KR920000128A (ko) 1992-01-10
KR940007385B1 true KR940007385B1 (ko) 1994-08-16

Family

ID=12718546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910002998A KR940007385B1 (ko) 1990-02-28 1991-02-25 수지 봉지형 반도체장치 및 그 리이드 프레임

Country Status (3)

Country Link
US (1) US5357139A (ko)
JP (1) JP2528991B2 (ko)
KR (1) KR940007385B1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
JPH05218281A (ja) * 1992-02-07 1993-08-27 Texas Instr Japan Ltd 半導体装置
JPH0621322A (ja) * 1992-07-03 1994-01-28 Nec Ic Microcomput Syst Ltd 半導体記憶装置
JPH0797594B2 (ja) * 1993-06-25 1995-10-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体集積回路装置
JP3238004B2 (ja) * 1993-07-29 2001-12-10 株式会社東芝 半導体装置の製造方法
US5532189A (en) * 1994-06-02 1996-07-02 International Business Machines Corporation Method of making semiconductor package
US5834831A (en) * 1994-08-16 1998-11-10 Fujitsu Limited Semiconductor device with improved heat dissipation efficiency
JPH08186151A (ja) * 1994-12-29 1996-07-16 Sony Corp 半導体装置及びその製造方法
US5572066A (en) * 1995-01-03 1996-11-05 Motorola Inc. Lead-on-chip semiconductor device and method for its fabrication
KR0148733B1 (ko) * 1995-04-27 1998-08-01 문정환 고체 촬상 소자용 패키지 및 그 제조방법
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH0917940A (ja) * 1995-06-29 1997-01-17 Nec Corp リード・オン・チップ構造半導体装置とその製造方法
US5811875A (en) * 1995-06-29 1998-09-22 Samsung Electronics Co., Ltd. Lead frames including extended tie-bars, and semiconductor chip packages using same
US5796158A (en) * 1995-07-31 1998-08-18 Micron Technology, Inc. Lead frame coining for semiconductor devices
JP3290869B2 (ja) * 1995-11-16 2002-06-10 株式会社東芝 半導体装置
US5796159A (en) * 1995-11-30 1998-08-18 Analog Devices, Inc. Thermally efficient integrated circuit package
US5872398A (en) 1996-01-11 1999-02-16 Micron Technology, Inc. Reduced stress LOC assembly including cantilevered leads
DE19612392B4 (de) * 1996-03-28 2004-01-22 Infineon Technologies Ag Halbleiteranordnung mit Leiterrahmen
US6384333B1 (en) * 1996-05-21 2002-05-07 Micron Technology, Inc. Underfill coating for LOC package
US6008996A (en) * 1997-04-07 1999-12-28 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6271582B1 (en) * 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US5923081A (en) 1997-05-15 1999-07-13 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
JPH11265971A (ja) * 1998-03-17 1999-09-28 Hitachi Ltd Ｔｓｏｐ型半導体装置
KR100521776B1 (ko) * 1998-07-15 2005-12-26 주식회사 엘지생활건강 중성 피에이치를 갖는 합성 고형 화장비누 조성물
JP4298066B2 (ja) * 1999-06-09 2009-07-15 キヤノン株式会社 インクジェット記録ヘッドの製造方法、インクジェット記録ヘッドおよびインクジェット記録装置
US6319739B1 (en) 2000-04-06 2001-11-20 Advanced Micro Devices, Inc. Mold compound selection for TSOP post mold cure processing
US8084299B2 (en) * 2008-02-01 2011-12-27 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5240062A (en) * 1975-09-26 1977-03-28 Hitachi Ltd Process for production of semiconductor devices
US4445271A (en) * 1981-08-14 1984-05-01 Amp Incorporated Ceramic chip carrier with removable lead frame support and preforated ground pad
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
CA1238119A (en) * 1985-04-18 1988-06-14 Douglas W. Phelps, Jr. Packaged semiconductor chip
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
KR880014671A (ko) * 1987-05-27 1988-12-24 미다 가쓰시게 수지로 충진된 반도체 장치
JPH02184054A (ja) * 1989-01-11 1990-07-18 Toshiba Corp ハイブリッド型樹脂封止半導体装置
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package
JPH03235360A (ja) * 1990-02-09 1991-10-21 Nec Corp 樹脂封止型半導体装置

Also Published As

Publication number Publication date
JP2528991B2 (ja) 1996-08-28
US5357139A (en) 1994-10-18
KR920000128A (ko) 1992-01-10
JPH03250654A (ja) 1991-11-08

Similar Documents

Publication Publication Date Title
KR940007385B1 (ko) 수지 봉지형 반도체장치 및 그 리이드 프레임
US6943450B2 (en) Packaged microelectronic devices and methods of forming same
JP3819574B2 (ja) 半導体装置の製造方法
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
EP0844665A2 (en) Wafer level packaging
TW200416992A (en) Semiconductor device and the manufacturing method of the same
JP4408475B2 (ja) ボンディングワイヤを採用しない半導体装置
US6407333B1 (en) Wafer level packaging
KR20020077104A (ko) 반도체 패키지 및 그 제조방법
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
US6576988B2 (en) Semiconductor package
JP4334047B2 (ja) 半導体装置とその製造方法
JP3203228B2 (ja) 半導体装置とその製造方法
JPH0936155A (ja) 半導体装置の製造方法
JP2954297B2 (ja) 樹脂封止型半導体装置
JP3642545B2 (ja) 樹脂封止型半導体装置
US20030122224A1 (en) Lead frame with dual thin film coated on inner lead terminal
JP4162303B2 (ja) 半導体装置の製造方法
JPH08115941A (ja) 半導体装置
KR950005456B1 (ko) 수지봉지형 반도체장치
KR100308899B1 (ko) 반도체패키지및그제조방법
US8211748B2 (en) Systems and methods for low profile die package
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
KR100258852B1 (ko) 반도체 패키지의 제조 방법
JP2009021630A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100811

Year of fee payment: 17

EXPY Expiration of term