DE19612392B4 - Halbleiteranordnung mit Leiterrahmen - Google Patents

Halbleiteranordnung mit Leiterrahmen Download PDF

Info

Publication number
DE19612392B4
DE19612392B4 DE19612392A DE19612392A DE19612392B4 DE 19612392 B4 DE19612392 B4 DE 19612392B4 DE 19612392 A DE19612392 A DE 19612392A DE 19612392 A DE19612392 A DE 19612392A DE 19612392 B4 DE19612392 B4 DE 19612392B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
semiconductor
chip
lead frame
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19612392A
Other languages
English (en)
Other versions
DE19612392A1 (de
Inventor
Charles Wee Ming Lee
Günter Paul Mayer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19612392A priority Critical patent/DE19612392B4/de
Publication of DE19612392A1 publication Critical patent/DE19612392A1/de
Application granted granted Critical
Publication of DE19612392B4 publication Critical patent/DE19612392B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Halbleiteranordnung bestehend aus:
– einem Halbleiterchip (1),
– einem mit dem Halbleiterchip (1) zusammenwirkenden Leiterrahmen mit Trägerelementen (3) und elektrischen Verbindungsteilen und
– einem die Anordnung teilweise oder vollständig umhüllenden Kunststoff (2), wobei
die Trägerelemente (3) bezogen auf eine großflächige Seite des Halbleiterchips (1) gleichmäßig an dessen Umfang verteilt sind, die inneren den Halbleiterchip (1) stützenden Enden der Trägerelemente (3) sich jeweils ohne die Ausbildung einer zusammenhängenden Insel separat von außen in die Eckbereiche des Halbleiterchips (1) erstrecken und mit diesem verbunden sind, dadurch gekennzeichnet, daß eine Polyimidschicht (15) ganzflächig auf dem Halbleiterchip ausgebildet ist, daß die Enden der Trägerelemente (3) mittels einer Klebstoffschicht (9) auf den Halbleiterchip (1) geklebt sind und daß die Polyimidschicht (15) zwischen dem Halbleiterchip (1) und der Klebstoffschicht (9) vorhanden ist.

Description

  • Die Erfindung betrifft eine Halbleiteranordnung mit einem in einem Leiterrahmen angeordneten Halbleiterchip, wobei die Halbleiteranordnung in einem Kunststoffkörper weitestgehend eingeschlossen ist.
  • Um sowohl Halbleiterchips, als auch deren Anordnungen in Verbindung mit der Gestaltung eines Gehäuses oder ähnlichem in Kategorien einzuteilen, können eine Vielzahl von Merkmalen herangezogen werden. Eine sehr wichtige Gruppe bilden dabei die Halbleiteranordnungen, die in einem Kunststoffgehäuse unterbracht sind. Ein derartiges Kunststaffgehäuse kann beispielsweise durch einen Spritzgießvorgang hergestellt werden, wobei ein thermoplastischer Kunststoff um einen Halbleiterchip herumgespritzt wird, der in einem Leiterrahmen mechanisch montiert ist und elektrisch mit Leiterbahnen des Leiterrahmens verbunden ist. Ein solcher Leiterrahmen ist beispielsweise aus der EP 0 621 633 A2 bekannt. Eine Weiterentwicklung wird in der nicht veröffentlichten DE 195 36 525 A1 beschrieben. Die jeweilige Auslegung bzw. Dimensionierung der einzelnen Bestandteile einer Halbleiteranordnung geschieht aufgrund von Merkmalen, die insgesamt zu einer möglichst betriebssicheren Halbleiteranordnung mit entsprechender Lebensdauer führen. So werden die Leiterrahmen bevorzugt aus gut wärmeleitenden Metallegierungen hergestellt, wie beispielsweise aus Kupfer aus Kupferlegierungen oder auch aus einer Eisen-Nickellegierung (42NI58FE). Kupfer und dessen Legierungen weisen einen hohen Wärmeleitkoeffizienten auf, sind jedoch vor allem in zusammenhang mit oxidierten Schichten anfälliger als eine Nickel- Nickeleisen-Legierung, die aber einen geringeren Wärmeleitkoeffizienten besitzt.
  • Eine besondere Empfindlichkeit einer in Kunststoff gekapselten Halbleiteranordnung liegt im Bereich zwischen einem bisher üblicherweise großflächig ausgelegten zentralen Metallteil des Leiterrahmens, der als Insel bezeichnet wird, auf den der Halbleiterchip mechanisch montiert wird. Bei sehr großflächigen Halbleiterchips kommt es aufgrund verschiedenartiger Wärmebelastungen bei der Herstellung oder im Betrieb aufgrund interner mechanischer Verspannungen zu Durchbiegungen des Halbleiterchips und auch des gesamten Gehäuses. Weiterhin existiert das aktuelle und nicht gelöste Problem, daß die an die Insel angrenzende Kunststofffläche Risse aufweist, die mit blasenartigen oder popkornartigen Strukturen verbunden sind. Untersuchungen haben gezeigt, daß sog. Grenzflächen-Delaminationen derartige Popkornbrüche vorantreiben, wobei die Wahrscheinlichkeit von deren Auftreten steigt, weil der Klebebereich für Halbleiteranordnungen im Laufe der Zeit immer größer geworden ist. Die Steigerung der Chipgrößen hat sich aufgrund von Marktanforderungen ergeben, obwohl aufgrund der Entwicklung zu immer kleinerer Mikrotechnologie (VLSI = Very Large Scale Integration) an sich eine höhere Integration ermöglicht worden ist. Das Aufkommen von ständig steigenden Größen bei den Halbleitervorrichtungen aufgrund von Kundenanforderungen hat dazu geführt, daß die Auslegung bzw. das Design der Halbleiteranordnungen an bestimmte Grenzen gestoßen ist. Dadurch werden bestimmte übermäßige Auslegungen gefordert bzw. aufgezwungen, was besondere Herausforderungen an die Halbleiteranordnung stellt.
  • Das Auftreten von sog. Popkornbrüchen ist zunächst durch Verbesserung der Klebekraft im Bereich der inneren Kontaktflächen zwischen Kunststoff und Metallinsel behandelt worden. Verbunden mit der Entwicklung zu immer größer werdenden Halbleiteranordnungen ist jedoch die entsprechende Dimensionierung einer Inselgröße beispielsweise mit einigen Effekten verbunden. So erweist sich die Beherrschung des Klebevorganges zum Befestigen des Halbleiterchips auf der Insel des Leiterrahmens als sehr schwierig. Weiterhin sind die inneren Spannungen bei der Herstellung eines sehr großen Verbindungsbereiches zwischen Halbleiterchip und Insel. relativ hoch. Ebenso besteht eine größere Neigung zur Delamination zwischen der Insel und dem umgebenden Kunststoff. Dies geschieht insbesondere bei einem Leiterrahmen aus Kupfer. Letztendlich sind nachteilige Erscheinungen auch auf bestimmte Ausgasvorgänge zurückzuführen oder beispielsweise auf das Aufblähen von Harz, das beim Befestigen des Halbleiterchips verwendet wurde, während einer Nachbehandlung bzw, einer Wärmebehandlung. Fast sämtliche dieser genannten Nachteile beeinflußen die Klebebedingungen nachteilig. Damit wird die Wahrscheinlichkeit einer Delamination erhöht. Zusätzlich sei darauf verwiesen, daß Verbindungen zwischen einem Leiterrahmen aus Kupfer und einer Kunststoffpreßmasse, die Haftvermittlersubstanzen enthält, trotzdem nicht sonderlich stark und stabil sind, wenn bei erhöhten oder hohen Temperaturen ein Gas oder ein Dampf irgendwelcher Art vorliegt. In diesem Zusammenhang muß weiterhin angemerkt werden, daß die Anwesenheit einer Kupferoxidschicht auf dem Leadframe (Leiterrahmen) mit Kunststoff umgebenen Halbleiteranordnung auch der Grund für eine Delimination an der Grenzfläche zwischen Insel und Kunststoff sein kann. Dieser Schadensmechanismus ist abhängig vom Grad der Oxydation und ist lokalisiert an der Grenzfläche zwischen Oxidschicht und Metall (Kupfer). Siehe hierzu folgende Literaturstelle:
    "Investigation on the Effect of Copper Leadframe Oxidation on Package Delamination", Charles Lee et al; IEEE 1995, Proceedings; 45. Electronic Components & Technologie Conference, May 1995; Las Vegas; S. 463 – 469.
  • In der JP 6-326234 A ist eine Halbleiteranordnung beschrieben, die aus einem Halbleiterchip, einen mit dem Halbleiterchip zusammenwirkenden Leiterrahmen mit Trägerelementen und elektrischen Verbindungsteilen besteht und teilweise oder vollständig mit Kunststoff umhüllt ist. Die Trägerelemente sind, bezogen auf eine großflächige Seite des Halbleiterchips, gleichmäßig an dessen Umfang verteilt. Die inneren, den Halbleiterchip stützenden Enden der Trägerelemente erstrecken sich jeweils ohne Ausbildung einer zusammenhängenden Insel separat von außen in die Eckbereiche, des Chips und sind mit diesen verbunden.
  • Aus der US 5,357,139 ist ein Halbleiterbauteil mit einem Kunststoffgehäuse bekannt, bei dem ein Halbleiterchip in LOC-Montage (lead on chip) mit den Zuleitungselementen, den sogenannten leads, verbunden ist. Bei diesem Bauelement ist vorgesehen, daß die leads mittels eines schmalen Filmes, der von den leads bedeckt wird, mit dem Chip verklebt werden. Dieser Film kann aus mehreren Schichten bestehen, wobei die Verwendung von Klebstoff und Polyimid offenbart ist.
  • In der JP 2-273961 A ist ein spezielles Leadframe offenbart, das Eckelemente aufweist, um einen Chip in den Ecken zu halten.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung zur Verfügung zu stellen, die im Bereich Halbleiterchip-Leiterrahmen-Kunststoffmasse ein verbessertes Verhalten bezüglich Bruchanfälligkeit und Delaminationen aufweist.
  • Die Lösung dieser Aufgabe geschieht durch die Merkmale des Anspruchs 1.
  • Die Erfindung beruht auf dem Prinzip die zur mechanischen Halterung eines Halbleiterchips vorgesehene zentral positionierte Insel in einem Leiterrahmen möglichst klein zu halten bzw. zu entfernen. Eine inselfreie Einheit (Paddle Free Package = PFP) liefert verschiedene Vorteile. So existiert ein besonders guter Haftungsmechanismmus zwischen Silizium und einer Kunststoffpreßmasse, so daß ein Bruch bzw. eine Delimination bei einem direkten Kontakt zwischen diesen beiden Stoffen unwahrscheinlicher ist. Die Entfernung der Insel beseitigt die Möglichkeit, daß eine Delimination zwischen der Insel des Leiterrahmens und dem Kunststoff auftritt, was gewöhnlich bei großen Kunststoffoberflächen in Halbleiteranordnungen der Fall ist. Darüber hinaus wird kein Material zum Aufbringen bzw. Aufkleben des Halbleiterchips auf die Insel, beispielsweise ein Epoxidharz, benötigt, um einen Siliziumchip mit der Insel zu verbinden.
  • Die vom Leiterrahmen zu erbringende Trägerfunktion wird durch die Enden der Trägerelemente (tie bar) übernommen, die in üblicherweise in den diagonalen Richtungen eines rechteckig ausgebildeten Halbleiterchips vorhanden sind. Deren innere Enden reichen bis auf die großflächige Seite des Halbleiterhchips und werden dort mit diesem durch eine Klebeverbindung verbunden.
  • Anstelle einer Klebeverbindung die direkt zwischen dem Halbleiterchip und dem Trägerelement hergestellt wird, wird zunächst eine Polyimidschicht aufgebracht, auf die das Trägerelement dann geklebt wird. Wird die Klebstoffschicht nur dort aufgebracht, wo die Enden der Trägerelemente aufgeklebt werden, so läßt sich eine wesentliche Materialeinsparung erzielen. Darüberhinaus sind sog. LOC-Tapes (Lead on Chip-Band) verfügbar, deren laterale Ausbildung vorgestanzt sein kann, und die eine Polyimidschicht aufweisen, die ein- oder beidseitig mit Klebstoff beschichtet ist.
  • Eine Polyimidschicht weist ein allgemein gutes Klebeverhalten relativ zu einer Kunststoffpreßmasse oder Spritzmasse auf.
  • Ähnliches gilt für eine Verbindung zwischen einer aufoxidierten Siliziumoberfläche, die im wesentlichen aus SiO4-Komplexen besteht, so daß sowohl zwischen einer Polyimidschicht oder einer Siliziumoberfläche eine gute Haft- oder Klebeverbindung zu einer Kunststoffschicht herstellbar ist.
  • Dies kann nicht analog für eine Insel aus Kupfer mit einer Grenzfläche zum Kunststoff behandelt werden, da die Delimination in diesem Fall zwischen dem Kupferoxid und dem Kupfer geschehen würde.
    •
  • Im folgenden werden anhand von schematischen Figuren erläuternde Beispiele und Ausführungsbeispiele beschrieben.
  • Die 1 und 2 zeigen eine Halbleiteranordnung mit einem von oben auf Trägerelemente aufgesetzten Halbleiterchip,
  • 3 zeigt einen von unten an den Trägerelementen angebrachten Chip, die 4 und 5 zeigen einen Chip mit einem Kühlkörper in der Halbleiteranordnung,
  • 6 zeigt einen Halbleiterchip mit einem Kühlkörper von unten an die Trägerelemente montiert,
  • 7 zeigt eine Draufsicht auf einen Halbleiterchip, der über vier Trägerelemente jeweils in den Eckbereichen mechanisch gehalten wird und der elektrisch über Bonddrähte mit dem Leiterrahmen verbunden ist,
  • 8 zeigt einen Ausschnitt aus 7.
  • Die inselfreie Halbleiteranordnung bzw. das Design dazu ergibt eine Verminderung der möglichen Deliminationen, die als nachteilig beschrieben wurden. Die Zuverlässigkeitsgesichtspunkte in Bezug auf die Befestigung eines Halbleiterchips mit einer Insel werden weiterhin verbessert. Die Befestigung des Halbleiterchips auf dem Leadframe wird durch vorheriges Aufbringen einer Klebstoffschicht auf der Vorder- oder Rückseite des Halbleiterchips vorbereitet. Alternativ kann ein Klebebandmaterial, wie es in der LOC-Technik eingesetzt wird, verwendet werden. Der direkte Kontakt der Rückseite eines Siliziumchips mit einer Kunststoffpreßmasse, insbesondere unter Bezug auf die 1 und 4 ergibt eine verbesserte Klebeverbindung, da die Verbindung zwischen Silanol auf der Silizium/Siliziumoxidoberfläche und den Haftvermittlern im Kunststoff hydrolytisch und thermisch stabil sind. Aus diesem Grund wird durch die Haftverbindung die Gefahr einer Delamination in der Halbleiteranordnung und die Gefahr von Brüchen vermindert bzw. verbessert.
  • Eine Wärmesenke bzw. ein Kühlkörper kann in einfacher Art und Weise auf die Rückseite des Halbleiterchips mittels eines wärmeleitenden Klebstoffes aufgebracht werden. Werden die Trägerelemente auf der gleichen Seite des Halbleiterchips plaziert, so muß der Kühlkörper entsprechend klein sein oder Aussparungen aufweisen, in denen die Enden der Trägerelemente auf dem Chip befestigt werden.
  • In den 1 bis 6 liegt die aktive strukturierte Seite des Halbleiterchips 1 jeweils unten. In den Figuren nicht dargestellte Bonddrähte und innere Enden von elektrischen Anschlüssen des Leiterrahmens sind nicht dargestellt. Die Figuren zeigen lediglich die im Schnitt dargestellten Halteelemente 3, den Halbleiterchip 1, die Kunststoffmasse 2 und Zwischenschichten wie eine Passivierungsschicht 8, eine Klebstoffschicht 9, einen Wärmeleitklebstoff 10 oder eine Polyimidschicht 15, sowie einen Kühlkörper 7. Die 7 und 8 zeigen eine noch nicht mit Kunststoff umspritzte Halbleiteranordnung bestehend aus einem Halbleiterchip 1 und einem Leiterrahmen, wobei die Träger 3 entsprechend auf dem Halbleiterchip 1 positioniert sind.
  • In der 1 in Verbindung mit 2, die einen vergrößerten Ausschnitt darstellt, wird der Halbleiterchip 1 auf der Oberseite der entsprechend vorgeformten Halteelemente 3 des Leiterrahmens positioniert und befestigt. Die Befestigung geschieht mittels einer Klebstoffschicht 9. Die Klebstoffschicht 9 ist in den beiden Figuren vollflächig ausgebildet, kann jedoch auch nur partiell an den notwendigen Stellen zur Herstellung einer Klebeverbindung vorhanden sein. Die Passivierungsschicht 8, die beispielsweise aus Siliziumnitrid (SiN) besteht ist auf jeden Fall auf der strukturierten Seite des Halbleiterchips 1 notwendig. Um innerhalb der gesamten Anordnung eine weitreichende Entkopplung bzw. einen Ausgleich mechanischer Spannungen zu erreichen, wird zwischen der Passivierungsschicht 8 und der Klebstoffschicht 9 eine Polyimidschicht 15, wie es in 5 dargestellt wird, eingebracht. Polyimid besitzt gewisse Adhäsionseigenschaften, ist teilweise verformbar und kann beispielsweise aufgeschleudert werden oder als fertiges Band eingebracht werden.
  • Die 3 zeigt erläuternd eine Halbleiteranordnung entsprechend der 1 und 2, wobei jedoch der Halbleiterchip unterhalb der Enden der Trägerelemente 3 angebracht ist. Die strukturierte Seite liegt wiederum unten, so daß die Klebstoffschicht vollflächig oder partiell auf der Rückseite des Halbleiterchips 1 aufgebracht ist.
  • In den 4 und 5, sowie in 6 wird eine Halbleiteranordnung dargestellt, die eine Wärmesenke in Form eines . Kühlkörpers 7 aufweist. Der Kühlkörper 7 ist jeweils auf der Rückseite des Halbleiterchips angeordnet. In den 4 und 5 liegt der Halbleiterchip 1 oberhalb und in der 6 unterhalb der Trägerelemente 3. Bei der sog. Chip-up Version entsprechend der 4 und 5 wird die Polyimidschicht auf die Passivierungsschicht 8 aufgebracht und die Klebstoffschicht 9 auf die Polyimidschicht 15. Zur Ankopplung des Kühlkörpers 7 an die Rückseite des Halbleiterchips 1 ist eine Schicht eines wärmeleitfähigen Klebstoffes 10 vorgesehen. Dieser Klebstoff kann unter Umständen gleichzeitig für die Befestigung der Trägerelemente 3 auf dem Halbleiterchip 1 herangezogen werden. In 6 ist der Kühlkörper 7 in seiner lateralen Ausdehnung entsprechend angepaßt, sodaß die Trägerelemente 3 zur Befestigung auf dem Halbleiterchip 1 ausreichend Platz haben. Dies läßt jedoch die Möglichkeit offen, daß der Kühlkörper 7 zwischen den Halteelementen 3 einen größeren Durchmesser aufweist.
  • In 7 wird eine noch nicht mit Kunststoff umhüllte Halbleiteranordnung bestehend aus einem Halbleiterchip 1 und einem teilweise dargestellten Leiterrahmen gezeigt. Der Leiterrahmen nimmt den Halbleiterchip 1 zentral mittels der inneren Enden der Trägerelemente 3 auf. Weiterhin sind elektrische Anschlußflecken 6 dargestellt, die über Bonddrähte 5 mit den inneren Enden der Leiterbahnen 4 verbunden werden. Die Trägerelemente 3, die üblicherweise als Trägersteg oder Tie-bar bezeichnet werden, weisen an ihren inneren Enden ohne eine zusammenhängende Insel auszubilden jeweils vergrößerte Flächen auf, um ausreichende Stütz- und Verbindungsfunktionen zu gewährleisten.
  • In 8 ist eine vergrößerte Darstellung eines Eckbereiches entsprechend 7 zu sehen. Das paddelartige innere Ende des Trägerelementes 3 hat beispielsweise eine Breite 12 von 1 mm und eine Länge 13 von 2,4 mm. Die Eckabstände 11, 14 des ungefähr diagonal zum Halbleiterchip 1 ausgerichteten Trägerelementes 3 betragen jeweils 1,3 mm. Es ist erkennbar, daß im Zusammenspiel zwischen Bonddrähten 5, Anschlußflecken 6 und Trägerelement 3 eine optimierte Packungsdichte angestrebt ist.
    • 1
    Halbleiterchip
    2
    Kunststoff
    3
    Trägerelement (Trägersteg, Tie-bar)
    4
    Leiterbahn
    5
    Bonddraht
    6
    Anschlußfleck
    7
    Kühlkörper
    8
    Passivierungsschicht
    9
    Klebstoffschicht
    10
    Wärmeleitklebstoff
    11, 14
    Abstand
    12
    Breite
    13
    Länge
    15
    Polyimidschicht

Claims (3)

  1. Halbleiteranordnung bestehend aus: – einem Halbleiterchip (1), – einem mit dem Halbleiterchip (1) zusammenwirkenden Leiterrahmen mit Trägerelementen (3) und elektrischen Verbindungsteilen und – einem die Anordnung teilweise oder vollständig umhüllenden Kunststoff (2), wobei die Trägerelemente (3) bezogen auf eine großflächige Seite des Halbleiterchips (1) gleichmäßig an dessen Umfang verteilt sind, die inneren den Halbleiterchip (1) stützenden Enden der Trägerelemente (3) sich jeweils ohne die Ausbildung einer zusammenhängenden Insel separat von außen in die Eckbereiche des Halbleiterchips (1) erstrecken und mit diesem verbunden sind, dadurch gekennzeichnet, daß eine Polyimidschicht (15) ganzflächig auf dem Halbleiterchip ausgebildet ist, daß die Enden der Trägerelemente (3) mittels einer Klebstoffschicht (9) auf den Halbleiterchip (1) geklebt sind und daß die Polyimidschicht (15) zwischen dem Halbleiterchip (1) und der Klebstoffschicht (9) vorhanden ist.
  2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Polyimidschicht (15) und die Klebstoffschicht (9) durch ein mit Klebstoff belegtes LOC-Band dargestellt werden.
  3. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei gleichzeitiger Belegung einer großflächigen Seite des Chips mit Trägerelementen (3) und mit einem Kühlkörper (7) die Trägerelemente (3) in Aussparungen des Kühlkörpers (7) auf dem Chip aufgebracht sind.
DE19612392A 1996-03-28 1996-03-28 Halbleiteranordnung mit Leiterrahmen Expired - Fee Related DE19612392B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19612392A DE19612392B4 (de) 1996-03-28 1996-03-28 Halbleiteranordnung mit Leiterrahmen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19612392A DE19612392B4 (de) 1996-03-28 1996-03-28 Halbleiteranordnung mit Leiterrahmen

Publications (2)

Publication Number Publication Date
DE19612392A1 DE19612392A1 (de) 1997-10-02
DE19612392B4 true DE19612392B4 (de) 2004-01-22

Family

ID=7789760

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19612392A Expired - Fee Related DE19612392B4 (de) 1996-03-28 1996-03-28 Halbleiteranordnung mit Leiterrahmen

Country Status (1)

Country Link
DE (1) DE19612392B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621555B1 (ko) 2004-02-04 2006-09-14 삼성전자주식회사 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02273961A (ja) * 1989-04-14 1990-11-08 Fujitsu Ltd リードフレームおよびそれを用いた混成集積回路
US5357139A (en) * 1990-02-28 1994-10-18 Hitachi, Ltd. Plastic encapsulated semiconductor device and lead frame
JPH06326234A (ja) * 1993-05-11 1994-11-25 Hitachi Ltd 半導体装置用リードフレームおよび前記リードフレームを使用した半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02273961A (ja) * 1989-04-14 1990-11-08 Fujitsu Ltd リードフレームおよびそれを用いた混成集積回路
US5357139A (en) * 1990-02-28 1994-10-18 Hitachi, Ltd. Plastic encapsulated semiconductor device and lead frame
JPH06326234A (ja) * 1993-05-11 1994-11-25 Hitachi Ltd 半導体装置用リードフレームおよび前記リードフレームを使用した半導体装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP 5-243454 A2. In: Patent Abstracts of Japan, E-1482, 21.12.1993, Vol. 17, No. 702 *
JP 6-53390 A2. In: Patent Abstracts of Japan, E-1554, 26.5.1994, Vol. 18, No. 277 *
LEE, C. et. al.: Investigation on the Effect of Copper Leadframe Oxidation on Package Delamination, in: 1995 Proceedings 45th Electronic Components and Technology Conference, May 1995, Las Vegas, pp. 463-9
LEE, C. et. al.: Investigation on the Effect of Copper Leadframe Oxidation on Package Delamination, in: 1995 Proceedings 45th ElectronicComponents and Technology Conference, May 1995, Las Vegas, pp. 463-9 *

Also Published As

Publication number Publication date
DE19612392A1 (de) 1997-10-02

Similar Documents

Publication Publication Date Title
DE10231385B4 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE602004005760T2 (de) Halbleitervorrichtung
DE10261009B4 (de) Halbleiterchip-Stapelpackung und Leiterrahmen hierfür
DE102005039165B4 (de) Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
DE10259221A1 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE3134343A1 (de) Halbleiteranordnung
DE19954888C2 (de) Verpackung für einen Halbleiterchip
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102020108851A1 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE10336747A1 (de) Halbleiterbauelementanordnung mit einer Nanopartikel aufweisenden Isolationsschicht
DE102007057370B4 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements mit einem Leiterrahmen
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
DE10200268A1 (de) Halbleitervorrichtung
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
DE19612392B4 (de) Halbleiteranordnung mit Leiterrahmen
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung
DE102020108846B4 (de) Chip-zu-chip-verbindung in der verkapselung eines vergossenen halbleitergehäuses und verfahren zu dessen herstellung
DE19626087C2 (de) Integrierte Halbleiterschaltung mit Leiterrahmen und Gehäuse
DE102007002807B4 (de) Chipanordnung

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee