DE112006004098B4 - Halbleiter-Baugruppe mit einer Lead-Frame-Anordnung mit mindestens zwei Halbleiterchips und Verfahren zu deren Herstellung - Google Patents

Halbleiter-Baugruppe mit einer Lead-Frame-Anordnung mit mindestens zwei Halbleiterchips und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE112006004098B4
DE112006004098B4 DE112006004098T DE112006004098T DE112006004098B4 DE 112006004098 B4 DE112006004098 B4 DE 112006004098B4 DE 112006004098 T DE112006004098 T DE 112006004098T DE 112006004098 T DE112006004098 T DE 112006004098T DE 112006004098 B4 DE112006004098 B4 DE 112006004098B4
Authority
DE
Germany
Prior art keywords
contact area
chip
semiconductor chip
semiconductor
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112006004098T
Other languages
English (en)
Other versions
DE112006004098T5 (de
Inventor
Weng Shyan Aik
Wei Kee CHAN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE112006004098T5 publication Critical patent/DE112006004098T5/de
Application granted granted Critical
Publication of DE112006004098B4 publication Critical patent/DE112006004098B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

Halbleiter-Baugruppe, die eine Lead-Frame-Anordnung (2) mit mindesten einem Die-Pad (3) zur Aufnahme von zwei oder mehr Halbleiterchips (10, 20) aufweist, wobei das Die-Pad (3) aufweist: – einen ersten Kontaktbereich (13) zur Aufnahme eines ersten Halbleiterchips (10), – einen zweiten Kontaktbereich (23) zur Aufnahme eines zweiten Halbleiterchips (20), und – eine einzelne Stufe (17), die zwischen dem ersten Kontaktbereich (13) und dem zweiten Kontaktbereich (23) vorgesehen ist, wobei die Halbleiter-Baugruppe weiterhin einen ersten Halbleiterchip (10) auf dem ersten Kontaktbereich (13) und einen zweiten Halbleiterchip (20) auf dem zweiten Kontaktbereich (23) aufweist, wobei eine Höhe (h) der Stufe (17) größer ist als die Hälfte der Dicke des Halbleiterchips (10, 20) und wobei die Länge (l) der Stufe (17) länger als die Länge (Ic1; Ic2) des ersten und des zweiten Halbleiterchips (10, 20) ist.

Description

  • Diese Erfindung betrifft eine Halbleiter-Baugruppe mit einer Lead-Frame-Anordnung mit mindestens zwei Halbleiterchips (Mehrfach-Halbleiterchip-Baugruppe) und ein Verfahren zu deren Herstellung.
  • Eine Mehrfach-Chip-Baugruppe (Multi-Chip-Package) ermöglicht es, dass mehrere Chips auf einem einzelnen Die-Pad eines Lead-Frames montiert werden können. Die Funktionalität einer Einfachchip-Baugruppe ist auf den Halbleiterchip innerhalb der Baugruppe beschränkt. Die Funktionalität kann durch ein Redesign des Chips erhöht werden. Jedoch ist dies gewöhnlich ein zeitaufwändiger und teuerer Prozess. Mit einer Mehrfach-Chip-Baugruppe können diese Einschränkungen dadurch vermieden werden, dass ein zusätzlicher Chip in der Baugruppe aufgenommen werden kann.
  • Die US 6 333 549 B2 offenbart eine Baugruppe, die mehrere Halbleiterchips aufweist. Die Chips kommunizieren miteinander.
  • Die US 5 789 816 A offenbart eine Mehrfach-Chip-Baugruppe, die das Befestigen von Drähten zwischen Halbleiterchips innerhalb der Baugruppe und zwischen den Chips und den Leads der Baugruppe ermöglicht.
  • Jedoch bieten diese Verfahren keine ausreichende Produktionsausbeute.
  • Aus der JP 9-283 687 A ist eine Lead-Frame-Anordung mit einer Basis und Zuleitungen bekannt. Die Basis ist derart ausgebildet, dass zwei Halbleiterchips auf der Basis befestigt sind und eine Rille in dem Grenzbereich zwischen den Befestigungsbereichen der Chips ausgeformt ist, wobei die Rille durch Verbiegen der Basis geformt wird. Überschüssiges Chip-Haftmittel fließt in die Rille und sammelt sich dort an, wodurch das Haftmittel daran gehindert wird, in benachbarte Befestigungsbereiche zu fließen.
  • Aus der US 2002/0 149 103 A1 ist eine Mehrfach-Chip-Halbleiterbaugruppe bekannt, in welcher ein erster Chip und ein zweiter Chip auf gegenüberliegenden Oberflächen eines Lead-Frame versetzt angeordnet sind. Die versetzte Anordnung gewährleistet die Qualität der Chipbefestigung für ein festes Anordnen des zweiten Chips in der Halbleiterbaugruppe, ohne durch den ersten Chip nachteilig beeinflusst zu werden.
  • Es ist eine Aufgabe der Erfindung eine verbesserte Mehrfach-Halbleiterchip-Baugruppe anzugeben. Diese und weitere Aufgaben werden durch den Gegenstand der unabhängigen Ansprüche gelöst. Weitere Verbesserungen werden durch den Gegenstand der abhängigen Ansprüche erreicht.
  • Die Erfindung gibt eine Halbleiter-Baugruppe mit einer Lead-Frame-Anordung an, die einen oder mehrere Die-Pads aufweist. Zumindest eines der Die-Pads weist einen ersten Kontaktbereich zur Aufnahme eines ersten Halbleiterchips und einen zweiten Kontaktbereich zur Aufnahme eines zweiten Halbleiterchips auf. Der Kontaktbereich kann einen vertieften Bereich beispielsweise zum Zwecke der Ausrichtung aufweisen. Eine einzelne Stufe ist zwischen dem ersten Kontaktbereich und dem zweiten Kontaktbereich vorgesehen. Eine Chip-Klebstoffschicht verbindet die Halbleiterchips mit den Kontaktbereichen.
  • Das Die-Pad ermöglicht es, dass sich die auf dem Die-Pad montierten Halbleiterchips einen gemeinsamen Masseanschluss teilen, der nahe den Halbleiterchips angeordnet ist. Es wird angenommen, dass Halbleiterchips mit einem nahen Masseanschluss ein geringes Eigenrauschen aufweisen. Analog- und Hochfrequenzschaltungen sind für derartiges Eigenrauschen empfindlich, so dass die Erfindung Vorteile für derartige Anwendungen bietet.
  • Der erste Halbleiterchip und der zweite Halbleiterchip können unterschiedlich sein. Der Unterschied kann im Typ bestehen, wie zum Beispiel in der Arbeitsfrequenz und in Analog- oder Digitaltechnologie oder in der Größe.
  • Gemäß der Erfindung ist eine einzige Stufe zwischen dem ersten Kontaktbereich und dem zweiten Kontaktbereich vorgesehen. Das Niveau des ersten Kontaktbereichs ist dann geringer als das Niveau des zweiten Kontaktbereichs. Der erste Halbleiterchip wird auf dem unteren ersten Kontaktbereich befestigt, ehe der zweite Halbleiterchip auf dem höheren zweiten Kontaktbereich befestigt wird. Dies verhindert, dass der erste Chip-Klebstoff, der auf dem ersten Kontaktbereich angeordnet ist, den zweiten Kontaktbereich erreicht. Es gibt keinen wesentlichen Fluss an Chip-Klebstoff vom ersten Kontaktbereich zum zweiten Kontaktbereich, wodurch sich ein elektrischer Kurzschluss der auf dem zweiten Halbleiterchip gebildeten elektronischen Schaltung bilden oder sich der zweite Halbleiterchip neigen könnte. Eine Höhe der Stufe ist größer als die Hälfte der Dicke des Halbleiterchips und die Länge der Stufe ist länger als die Länge des ersten und des zweiten Halbleiterchips.
  • Gemäß einem erläuternden Beispiel sind zwei Stufen zwischen dem ersten Kontaktbereich und dem zweiten Kontaktbereich vorgesehen. Die zwei Stufen weisen eine abwärts gerichtete Stufe und eine aufwärts gerichtete Stufe auf, und sie bilden eine Rille. Der erste Kontaktbereich und der zweite Kontaktbereich können dann auf ungefähr demselben Niveau sein. Die Rille hindert den Chip-Klebstoff daran, von einem Kontaktbereich auf den angrenzenden Kontaktbereich zu fließen. Die Länge der Rille ist vorzugsweise größer als die Länge des Halbleiterchips. Die Breite der Rille ist vorzugsweise größer als die halbe Dicke des Halbleiterchips. Die Tiefe der Rille ist vorzugsweise größer als die die halbe Dicke des Halbleiterchips.
  • Der Chip-Klebstoff weist ein Material auf, das ein Erhitzen dafür benötigt, um seine Klebeeigenschaft zu aktivieren. Die Erfindung stellt auch sicher, dass ein derartig erhitzter Chip-Klebstoff keinen elektrischen Kurzschluss der Halbleiterchips bildet, wenn er sich in seinem flüssigen Zustand befindet.
  • Ein Verfahren zur Herstellung einer Halbleiter-Baugruppe gemäß der Erfindung weist den Schritt des Vorsehens einer ersten Chip-Klebstoffschicht auf dem ersten Chip-Kontaktbereich auf. Danach wird der erste Halbleiterchip auf dem ersten Chip-Kontaktbereich platziert. Nachfolgend wird die Anordnung normalerweise erhitzt, um die Klebung des Halbleiterchips auf dem Kontaktbereich zu aktivieren. Der Chip-Klebstoff weist ein Verbindungsmaterial auf, das die Anwendung von Wärme erfordert, um aktiv zu werden.
  • Dann wird eine zweite Chip-Klebstoffschicht auf einem zweiten Chip-Kontaktbereich aufgebracht. Der zweite Chip-Kontaktbereich grenzt an den ersten Chip-Kontaktbereich an. Der zweite Chip-Kontaktbereich befindet sich höher als der erste Chip-Kontaktbereich. Danach wird der zweite Halbleiterchip auf dem zweiten Chip-Kontaktbereich angeordnet. Dann wird die Anordnung normalerweise erhitzt, um das Zustandekommen der Klebung des zweiten Chips auf dem zweiten Chip-Kontaktbereich zu ermöglichen. Dieses Erhitzen kann dazu führen, dass der erste Chip-Klebstoffschicht schmilzt und auf den zweiten Halbleiterchip fließt. Jedoch wird jeder wesentliche Fluss durch die Höhendifferenz der Oberflächen der Kontaktbereiche verhindert.
  • 1 zeigt eine Draufsicht einer vereinfachten Lead-Frame-Anordung gemäß der Erfindung.
  • 2 zeigt eine Schnittansicht der Lead-Frame-Anordung der 1 im Schnitt entlang der Linie X-X.
  • 3 zeigt eine Draufsicht einer weiteren vereinfachten Lead-Frame-Anordung gemäß einem erläuternden Beispiel.
  • 4 zeigt eine Schnittansicht der Lead-Frame-Anordung der 3 im Schnitt entlang der Linie Y-Y.
  • 1 zeigt eine Draufsicht einer vereinfachten Lead-Frame-Anordung 2 gemäß der Erfindung. Die Lead-Frame-Anordung 2 weist eine Mehrzahl von Drahtanschlusspads 1 auf. Ein Die-Pad 3 ist nahe den Drahtanschlusspads 1 vorgesehen, und es weist einen ersten Kontaktbereich 13 und einen zweiten Kontaktbereich 23 auf. Über dem ersten Kontaktbereich 13 ist ein erster Halbleiterchip 10 angeordnet. Über dem zweiten Kontaktbereich 23 ist ein zweiter Halbleiterchip 20 angeordnet.
  • Eine Mehrzahl von Drahtanschlusspads 1 umgibt das Die-Pad 3. Die 1 zeigt nur einen Teil der Drahtanschlusspads 1.
  • Das Die-Pad 3 und die Drahtanschlusspads 1 können ein Kupfermaterial aufweisen.
  • 2 zeigt eine Schnittansicht der Lead-Frame-Anordung 2 der 1 im Schnitt entlang der Linie X-X. Eine erste Chip-Klebstoffschicht 11 ist zwischen dem ersten Halbleiterchip 10 und dem ersten Kontaktbereich 13 eingefügt. Eine zweite Chip-Klebstoffschicht 21 ist zwischen dem zweiten Halbleiterchip 20 und dem zweiten Kontaktbereich 23 angeordnet.
  • Der zweite Kontaktbereich 23 ist höher als der erste Kontaktbereich 13 und ist von dem ersten Kontaktbereich 13 durch eine Stufe 17 getrennt. Die Stufe 17 weist eine Stufenfläche 16 und eine Stufenhöhe 14 auf. Die Höhe h der Stufenhöhe 14 beträgt ungefähr 100 μm (Mikrometer).
  • Der erste Halbleiterchip 10 hat eine Länge lc1 von ungefähr 4550 μm, eine Breite wc1 von ungefähr 3200 μm und eine Dicke t von ungefähr 100 μm. Die untere Fläche 15 des ersten Halbleiterchips 10 befindet sich ungefähr 30 μm oberhalb des ersten Kontaktbereichs 13. Der zweite Halbleiterchip 20 hat eine Länge Ic2 von ungefähr 1120 μm, eine Breite wc2 von ungefähr 1104 μm und eine Dicke t von ungefähr 100 μm. Die untere Fläche 25 des zweiten Halbleiterchips 20 befindet sich ungefähr 30 μm oberhalb des zweiten Kontaktbereichs 23.
  • Die erste Chip-Klebstoffschicht 11 schafft eine Verbindung und elektrische und thermische Leitfähigkeit zwischen dem ersten Halbleiterchip 10 und dem Die-Pad 3. Ebenso schafft die zweite Chip-Klebstoffschicht 21 eine Verbindung und elektrische und thermische Leitfähigkeit zwischen dem zweiten Halbleiterchip 20 und dem Die-Pad 3. Die erste Chip-Klebstoffschicht 11 und die zweite Chip-Klebstoffschicht 21 weisen ein Material auf, das Erwärmen benötigt, um seine Klebeeigenschaft zu aktivieren.
  • Die Stufe 17 des Die-Pads 3 erschwert oder verhindert, dass die erste Chip-Klebstoffschicht 11 auf den zweiten Halbleiterchip 20 fließt. Ein Fließen der ersten Chip-Klebstoffschicht 11 auf den zweiten Halbleiterchip 20 kann zu elektrischen Kurzschlüssen im zweiten Halbleiterchip 20 führen oder bewirken, dass der zweite Halbleiterchip 20 gekippt wird, was nicht erwünscht ist. Der erste Kontaktbereich 13 und der zweite Kontaktbereich 23 des Die-Pads 3 sind für die Platzierung des ersten Halbleiterchips 10 und des zweiten Halbleiterchips 20 reserviert.
  • Der erste Halbleiterchips 10 und der zweite Halbleiterchip 20 weisen elektronische Schaltungen und die mit den elektronischen Schaltungen verbundenen Kontakt-Pads auf. Die elektronischen Schaltungen und die Kontakt-Pads sind in der Figur nicht gezeigt. Der erste Halbleiterchip 10 und der zweite Halbleiterchip 20 weisen unterschiedliche elektronischen Schaltungen und unterschiedliche Abmessungen auf. In einem späteren Schritt werden Leitungsdrähte zwischen den Kontakt-Pads und den Drahtanschlusspads 1 bereitgestellt.
  • Die Drahtanschlusspads 1 und das Die-Pad 3 sind Teil eines Metallstreifens beziehungsweise eines Lead-Frames, der nicht in der Figur gezeigt ist. Der Metallstreifen verhindert, dass sich die Drahtanschlusspads 1 verschieben. Während des Vergießens der Baugruppe, werden die Drahtanschlusspads 1 und das Die-Pad 3 mit einer Vergussmasse bedeckt. Der Metallstreifen wird nach dem Vergießen der Baugruppe abgetrennt und von den Drahtanschlusspads 1 entfernt. Danach können die Drahtanschlusspads 1 an ein externes Substrat wie beispielsweise eine Leiterplatte angeschlossen werden.
  • Ein Verfahren zur Herstellung der Lead-Frame-Anordung 2 weist das Bereitstellen eines Lead-Frames auf. Dann wird eine erste Chip-Klebstoffschicht 11 auf dem ersten Kontaktbereich 13 des Lead-Frames aufgebracht. Danach wird ein erster Halbleiterchip 10 über der ersten Chip-Klebstoffschicht 11 platziert. Dann wird die Lead-Frame-Anordung 2 für eine bestimmte Zeitdauer erwärmt. Dies klebt den ersten Halbleiterchip 10 durch Aktivieren der ersten Chip-Klebstoffschicht 11 an den ersten Kontaktbereich 13.
  • Anschließend wird eine zweite Chip-Klebstoffschicht 21 auf dem zweiter Kontaktbereich 23 aufgebracht. Dann wird der zweite Halbleiterchip 20 über der zweiten Chip-Klebstoffschicht 21 platziert. Danach wird die Lead-Frame-Anordung 2 für eine vorbestimmte Zeitdauer erwärmt, um die zweite Chip-Klebstoffschicht 21 zu aktivieren. Dies bringt den zweiten Halbleiterchip 20 an dem zweiten Kontaktbereich 23 an. Das Erwärmen der Lead-Frame-Anordung 2, um den zweiten Halbleiterchip 20 an den zweiten Kontaktbereich 23 zu kleben, kann auch dazu führen, dass der erste Chip-Klebstoffschicht 11 in einen geschmolzenden Zustand übergeht. Jedoch wird durch die Stufe 17 verhindert, dass die erste Chip-Klebstoffschicht 11 auf den zweiten Halbleiterchip 20 fließt.
  • Die zweite Chip-Klebstoffschicht 21, die auf dem zweiten Kontaktbereich 23 aufgebracht wurde, hat während der Zeitdauer des zweiten Erwärmungsschritts die Form eines Klumpens und wird sich in den Bereich ausbreiten, der in der 2 gezeigt ist.
  • Die erste Chip-Klebstoffschicht 11, die sich nach dem ersten Erwärmungsschritt auf den Bereich ausbreitet, der in der 2 gezeigt ist, wird sich auch während des zweiten Erwärmungsschritts weiter ausbreiten. Jedoch wird sie durch die Stufe 17 gestoppt.
  • Nach dem Abkühlen der Lead-Frame-Anordung 2, bedeckt die erste Chip-Klebstoffschicht 11 den größten Teil des ersten Kontaktbereichs 13, wohingegen die zweite Chip-Klebstoffschicht 21 nur unter dem zweiten Halbleiterchip 20 angeordnet ist.
  • 3 zeigt eine Draufsicht einer weiteren vereinfachten Lead-Frame-Anordung 2' gemäß einem erläuternden Beispiel. Die 3 zeigt Merkmale, die zu denjenigen in 1 gezeigten Merkmalen ähnlich sind. Ähnliche Merkmale sind mit denselben Bezugszeichen versehen.
  • Die 3 zeigt einen weiteren Die-Pad 3'. Das Die-Pad 3' weist einen ersten Kontaktbereich 13' und einen zweiten Kontaktbereich 23' auf. Eine Rille 30 ist zwischen dem ersten Kontaktbereichs 13' und dem zweiten Kontaktbereich 23' vorgesehen. Ein erster Halbleiterchip 10 ist über dem ersten erster Kontaktbereich 13' platziert. Ein zweiter Halbleiterchip 20 ist über dem zweiten Kontaktbereich 23' platziert.
  • Die Rille 30 hat eine Länge l. Die Länge l ist länger als die Länge lc1 des ersten Halbleiterchips 10 oder die Länge Ic2 des zweiten Halbleiterchips 20.
  • 4 zeigt eine Schnittansicht der Lead-Frame-Anordung 2' im Schnitt entlang der Linie Y-Y. Der erste Kontaktbereich 13' und der zweite Kontaktbereich 23' sind ungefähr auf demselben Niveau.
  • Die untere Fläche 15 des ersten Halbleiterchips 10 befindet sich ungefähr 30 μm oberhalb des ersten Kontaktbereichs 13'. Ebenso befindet sich die untere Fläche 25 des zweiten Halbleiterchips 20 ungefähr 30 μm oberhalb des zweiten Kontaktbereichs 23'.
  • Die Rille 30 hat eine Tiefe h von ungefähr 100 μm und eine Breite w von ungefähr 100 μm. Die Bodenfläche 31 der Rille 30 ist flach. Die Rille 30 weist eine abwärts gerichtete Stufe 35 und eine aufwärts gerichtete Stufe 34 auf. Die abwärts gerichtete Stufe 35 weist eine Stufenfläche beziehungsweise Bodenfläche 31 auf, und die aufwärts gerichtete Stufe 34 weist eine Stufenfläche 33 auf.
  • Ein Verfahren zur Herstellung der Lead-Frame-Anordung 2' ist ähnlich zu dem Verfahren zur Herstellung der Lead-Frame-Anordung 2.
  • Während der Herstelung der Lead-Frame-Anordung 2' wird die Lead-Frame-Anordung 2' erwärmt, um den ersten Halbleiterchip 10 an den ersten Kontaktbereich 13' zu kleben. In einem späteren Schritt wird die Lead-Frame-Anordung 2' wieder erwärmt, um den zweiten Halbleiterchip 20 an den zweiten Kontaktbereich 23' zu kleben. Jedoch wird durch die Rille 30 verhindert, dass die erste Chip-Klebstoffschicht 11 auf den zweiten Kontaktbereich 23' fließt. Ebenso wird durch die Rille 30 verhindert, dass die zweite Chip-Klebstoffschicht 21 auf den ersten Kontaktbereich 13' fließt.
  • Bezugszeichenliste
    • 1
    Drahtanschlusspad
    2
    Lead-Frame-Anordung
    2'
    Lead-Frame-Anordung
    3
    Die-Pad
    3'
    Die-Pad
    10
    erster Halbleiterchip
    11
    erste Chip-Klebstoffschicht
    13
    erster Kontaktbereich
    13'
    erster Kontaktbereich
    14
    Stufenhöhe
    15
    untere Fläche
    16
    Stufenfläche
    17
    Stufe
    20
    zweiter Halbleiterchip
    21
    zweite Chip-Klebstoffschicht
    23
    zweiter Kontaktbereich
    23'
    zweiter Kontaktbereich
    25
    untere Fläche
    30
    Rille
    31
    Bodenfläche
    32
    Stufenhöhe
    33
    Stufenfläche
    34
    Stufe
    35
    Stufe

Claims (5)

  1. Halbleiter-Baugruppe, die eine Lead-Frame-Anordnung (2) mit mindesten einem Die-Pad (3) zur Aufnahme von zwei oder mehr Halbleiterchips (10, 20) aufweist, wobei das Die-Pad (3) aufweist: – einen ersten Kontaktbereich (13) zur Aufnahme eines ersten Halbleiterchips (10), – einen zweiten Kontaktbereich (23) zur Aufnahme eines zweiten Halbleiterchips (20), und – eine einzelne Stufe (17), die zwischen dem ersten Kontaktbereich (13) und dem zweiten Kontaktbereich (23) vorgesehen ist, wobei die Halbleiter-Baugruppe weiterhin einen ersten Halbleiterchip (10) auf dem ersten Kontaktbereich (13) und einen zweiten Halbleiterchip (20) auf dem zweiten Kontaktbereich (23) aufweist, wobei eine Höhe (h) der Stufe (17) größer ist als die Hälfte der Dicke des Halbleiterchips (10, 20) und wobei die Länge (l) der Stufe (17) länger als die Länge (Ic1; Ic2) des ersten und des zweiten Halbleiterchips (10, 20) ist.
  2. Halbleiter-Baugruppe nach Anspruch 1, dadurch gekennzeichnet, dass die Lead-Frame-Anordung (2) weiterhin aufweist: – eine erste Chip-Klebstoffschicht (11), die den ersten Halbleiterchip (10) mit dem ersten Kontaktbereich (13) verbindet, und – eine zweite Chip-Klebstoffschicht (21), die den zweiten Halbleiterchip (20) mit dem zweiten Kontaktbereich (23) verbindet.
  3. Halbleiter-Baugruppe nach Anspruch 2, dadurch gekennzeichnet, dass der Chip-Klebstoff (11, 21) ein wärmeaktiviertes Material aufweist.
  4. Halbleiter-Baugruppe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Stufe (17) einen Bereich aufweist (14), der vertikal ist.
  5. Verfahren zur Herstellung einer Halbleiter-Baugruppe mit einer Lead-Frame-Anordnung, wobei das Verfahren folgende Schritte aufweist: – Vorsehen eines Lead-Frames mit einem Die-Pad (3), das einen ersten Kontaktbereich (13) und einen zweiten Kontaktbereich (23) aufweist, – Vorsehen einer ersten Chip-Klebstoffschicht (11) auf dem ersten Kontaktbereich (13), – Vorsehen eines ersten Halbleiterchips (10) auf dem ersten Kontaktbereich (13), – Vorsehen einer zweiten Chip-Klebstoffschicht (21) auf dem zweiten Kontaktbereich (23), und – Vorsehen eines zweiten Halbleiterchips (20) auf dem zweiten Kontaktbereich (23), wobei ein erster Erwärmungsschritt zum Erwärmen der Lead-Frame-Anordnung (2) für eine Zeitdauer nach dem Schritt des Vorsehens eines ersten Halbleiterchips auf dem ersten Kontaktbereich (13) vorgesehen ist, und ein zweiter Erwärmungsschritt zum Erwärmen der Lead-Frame-Anordnung (2) für eine Zeitdauer nach dem Schritt des Vorsehens eines zweiten Halbleiterchips (20) auf dem zweiten Kontaktbereich (23) vorgesehen ist, wobei die erste Chip-Klebstoffschicht (11) mechanisch daran gehindert wird, während des zweiten Erwärmungsschritts auf den zweiten Kontaktbereich (23) zu fließen, dadurch gekennzeichnet, dass der Schritt des mechanischen Verhinderns des Fließens durch Vorsehen der Halbleiter-Baugruppe mit einer Lead-Frame-Anordung (2) nach einem der Ansprüche 1 bis 4 durchgeführt wird.
DE112006004098T 2006-11-06 2006-11-06 Halbleiter-Baugruppe mit einer Lead-Frame-Anordnung mit mindestens zwei Halbleiterchips und Verfahren zu deren Herstellung Expired - Fee Related DE112006004098B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2006/003118 WO2008056195A1 (en) 2006-11-06 2006-11-06 A multi-chip package

Publications (2)

Publication Number Publication Date
DE112006004098T5 DE112006004098T5 (de) 2009-09-10
DE112006004098B4 true DE112006004098B4 (de) 2013-01-31

Family

ID=37773573

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006004098T Expired - Fee Related DE112006004098B4 (de) 2006-11-06 2006-11-06 Halbleiter-Baugruppe mit einer Lead-Frame-Anordnung mit mindestens zwei Halbleiterchips und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US7982293B2 (de)
DE (1) DE112006004098B4 (de)
WO (1) WO2008056195A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5514134B2 (ja) * 2011-02-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN104637911B (zh) 2013-11-08 2019-07-05 恩智浦美国有限公司 具有路由基板的基于引线框架的半导体装置
JP6791621B2 (ja) * 2015-09-11 2020-11-25 ルネサスエレクトロニクス株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283687A (ja) * 1996-04-18 1997-10-31 Toyota Autom Loom Works Ltd リードフレーム及び半導体装置
US20010029061A1 (en) * 1999-04-09 2001-10-11 Carlson Lars S. Insulator/metal bonding island for active-area silver epoxy bonding
US20020149103A1 (en) * 2001-04-12 2002-10-17 Siliconware Precision Industries Co., Ltd. Multi-chip semiconductor package
US20040201086A1 (en) * 2000-12-04 2004-10-14 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350758A (ja) * 1989-07-18 1991-03-05 Toshiba Corp 樹脂封止型半導体装置
US5789816A (en) * 1996-10-04 1998-08-04 United Microelectronics Corporation Multiple-chip integrated circuit package including a dummy chip
JP3519229B2 (ja) 1997-01-08 2004-04-12 富士電機デバイステクノロジー株式会社 半導体装置
JPH11251510A (ja) * 1998-02-26 1999-09-17 Sony Corp リードフレームおよびこれを用いた半導体装置
US6159765A (en) * 1998-03-06 2000-12-12 Microchip Technology, Incorporated Integrated circuit package having interchip bonding and method therefor
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
JP2000208672A (ja) 1999-01-18 2000-07-28 Fujitsu Ten Ltd 電子部品
TW451365B (en) * 1999-01-18 2001-08-21 Siliconware Precision Industries Co Ltd Semiconductor package with dual chips
EP1187201A1 (de) * 2000-09-06 2002-03-13 STMicroelectronics S.r.l. Mehrchipmodul
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
TWI237372B (en) * 2004-06-29 2005-08-01 Advanced Semiconductor Eng Leadframe for multi-chip package and method for manufacturing the same
JP4422094B2 (ja) * 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
JP4814639B2 (ja) * 2006-01-24 2011-11-16 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
US20080197465A1 (en) * 2007-02-20 2008-08-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
KR101418397B1 (ko) * 2007-11-05 2014-07-11 페어차일드코리아반도체 주식회사 반도체 패키지 및 그의 제조방법
JP2009295959A (ja) * 2008-05-09 2009-12-17 Panasonic Corp 半導体装置及びその製造方法
US7633143B1 (en) * 2008-09-22 2009-12-15 Powertech Technology Inc. Semiconductor package having plural chips side by side arranged on a leadframe

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283687A (ja) * 1996-04-18 1997-10-31 Toyota Autom Loom Works Ltd リードフレーム及び半導体装置
US20010029061A1 (en) * 1999-04-09 2001-10-11 Carlson Lars S. Insulator/metal bonding island for active-area silver epoxy bonding
US20040201086A1 (en) * 2000-12-04 2004-10-14 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
US20020149103A1 (en) * 2001-04-12 2002-10-17 Siliconware Precision Industries Co., Ltd. Multi-chip semiconductor package

Also Published As

Publication number Publication date
US7982293B2 (en) 2011-07-19
US20090250797A1 (en) 2009-10-08
DE112006004098T5 (de) 2009-09-10
WO2008056195A1 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE69732166T2 (de) In der mitte bestückte lötballgitter-packung
DE102012215705B4 (de) Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE112005002899B4 (de) Halbleiterbauelement mit einem Chip, der zwischen einer becherförmigen Leiterplatte und einer Leiterplatte mit Mesas und Tälern angeordnet ist, und Verfahren zur dessen Herstellung
DE102008028072A1 (de) Halbleitergerät
DE10003671A1 (de) Halbleiter-Bauelement
DE102012105929A1 (de) Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE60319939T2 (de) Verfahren zum Fliess-Glätten leitender Anschlüsse
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE102008039389A1 (de) Halbleiterbauelement
DE102005049575A1 (de) Halbleitervorrichtung mit Aluminiumelektrode und Metallelektrode
DE10110453A1 (de) Verfahren zum Montieren eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE10345247B4 (de) Verwendung von Leiterbahnen als Krallkörper
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE112006004098B4 (de) Halbleiter-Baugruppe mit einer Lead-Frame-Anordnung mit mindestens zwei Halbleiterchips und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023500000

Ipc: H01L0023495000

Effective date: 20120926

R020 Patent grant now final
R082 Change of representative
R020 Patent grant now final

Effective date: 20130501

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee