JPH11251510A - リードフレームおよびこれを用いた半導体装置 - Google Patents
リードフレームおよびこれを用いた半導体装置Info
- Publication number
- JPH11251510A JPH11251510A JP10045713A JP4571398A JPH11251510A JP H11251510 A JPH11251510 A JP H11251510A JP 10045713 A JP10045713 A JP 10045713A JP 4571398 A JP4571398 A JP 4571398A JP H11251510 A JPH11251510 A JP H11251510A
- Authority
- JP
- Japan
- Prior art keywords
- die
- semiconductor chip
- bonding
- lead frame
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83051—Forming additional members, e.g. dam structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ワイヤボンディング不良およびダイボンディ
ング不良を抑制し、信頼性を向上させた、複数個の半導
体チップをダイボンディングするダイパッド部を有する
リードフレームおよびこれを用いた半導体装置を提供す
る。 【解決手段】 リードフレームのダイパッド部３０の、
第１の半導体チップをダイボンディングする第１の領域
３０ａと、第２の半導体チップをダイボンディングする
第２の領域３０ｂとの間の領域に、ダイボンディングさ
れる各半導体チップ側壁に略平行で、ダイボンディング
されて対向する２個の半導体チップ側壁長の長い方の半
導体チップ側壁長に略等しい長さの溝部３１を設ける。
ング不良を抑制し、信頼性を向上させた、複数個の半導
体チップをダイボンディングするダイパッド部を有する
リードフレームおよびこれを用いた半導体装置を提供す
る。 【解決手段】 リードフレームのダイパッド部３０の、
第１の半導体チップをダイボンディングする第１の領域
３０ａと、第２の半導体チップをダイボンディングする
第２の領域３０ｂとの間の領域に、ダイボンディングさ
れる各半導体チップ側壁に略平行で、ダイボンディング
されて対向する２個の半導体チップ側壁長の長い方の半
導体チップ側壁長に略等しい長さの溝部３１を設ける。
Description
【０００１】
【発明の属する技術分野】本発明はリードフレームおよ
びこれを用いた半導体装置に関し、さらに詳しくは、リ
ードフレームのダイパッド部上に複数個の半導体チップ
をダイボンディングするリードフレームおよびこのリー
ドフレームに複数個の半導体チップを搭載した半導体装
置に関する。
びこれを用いた半導体装置に関し、さらに詳しくは、リ
ードフレームのダイパッド部上に複数個の半導体チップ
をダイボンディングするリードフレームおよびこのリー
ドフレームに複数個の半導体チップを搭載した半導体装
置に関する。
【０００２】
【従来の技術】パッケージングされた半導体装置は、一
枚の半導体ウェハに多数の半導体装置を作製するウェハ
プロセス終了後に、半導体ウェハをスクライブして、個
々の半導体装置（半導体チップ）に分割され、その後個
々の半導体チップをリードフレームのダイパッド部にダ
イボンディングし、半導体チップのボンディングパッド
部とリードフレームのリード部とをワイヤボンディング
し、その後半導体チップの樹脂封止をし、更にリードフ
レームのリード部等を切断するという方法で作製され
る。上述のパッケージングされた半導体装置に用いられ
るリードフレームのダイパッド部には、通常一個の半導
体チップがダイボンディングされるが、リードフレーム
のダイパッド部に、異なるウェハプロセスで作製され
る、機能や動作電圧等の異なる半導体チップを複数個ダ
イボンディングした、複数個の半導体チップで構成し、
パッケージングされた半導体装置もある。
枚の半導体ウェハに多数の半導体装置を作製するウェハ
プロセス終了後に、半導体ウェハをスクライブして、個
々の半導体装置（半導体チップ）に分割され、その後個
々の半導体チップをリードフレームのダイパッド部にダ
イボンディングし、半導体チップのボンディングパッド
部とリードフレームのリード部とをワイヤボンディング
し、その後半導体チップの樹脂封止をし、更にリードフ
レームのリード部等を切断するという方法で作製され
る。上述のパッケージングされた半導体装置に用いられ
るリードフレームのダイパッド部には、通常一個の半導
体チップがダイボンディングされるが、リードフレーム
のダイパッド部に、異なるウェハプロセスで作製され
る、機能や動作電圧等の異なる半導体チップを複数個ダ
イボンディングした、複数個の半導体チップで構成し、
パッケージングされた半導体装置もある。
【０００３】ここでは、複数個の半導体チップをダイボ
ンディングするダイパッド部を有するリードフレームお
よびこれを用いた半導体装置の例を、図６〜図９を参照
して説明する。まず、リードフレーム１は、図６に示す
ように、ステンレスを主材料とした平板に複数の半導体
チップを載置してダイボンディングするダイパッド部２
や、半導体チップ上のボンディングパッドとＡｕ線等で
接続するリード部等が複数個形成されたものである。図
６における、リードフレーム１のダイパッド部２近傍で
あるＰ部の詳細構造は、図７に示すようなものである。
即ち、複数個の半導体チップをダイボンディングするダ
イパッド部２周辺には、Ａｕ線等で半導体チップ上のボ
ンディングパッドとワイヤボンディングされる複数のリ
ード部３が設けられ、これらリード部３やダイパッド部
２を支持する支持部４を接続してダイパッド部２を取り
囲むように配置されるダムバー部５が設けられている。
ンディングするダイパッド部を有するリードフレームお
よびこれを用いた半導体装置の例を、図６〜図９を参照
して説明する。まず、リードフレーム１は、図６に示す
ように、ステンレスを主材料とした平板に複数の半導体
チップを載置してダイボンディングするダイパッド部２
や、半導体チップ上のボンディングパッドとＡｕ線等で
接続するリード部等が複数個形成されたものである。図
６における、リードフレーム１のダイパッド部２近傍で
あるＰ部の詳細構造は、図７に示すようなものである。
即ち、複数個の半導体チップをダイボンディングするダ
イパッド部２周辺には、Ａｕ線等で半導体チップ上のボ
ンディングパッドとワイヤボンディングされる複数のリ
ード部３が設けられ、これらリード部３やダイパッド部
２を支持する支持部４を接続してダイパッド部２を取り
囲むように配置されるダムバー部５が設けられている。
【０００４】次に、上述したリードフレーム１を用いた
半導体装置のパッケージング工程に関して述べる。ま
ず、ダイボンディング装置により、リードフレーム１の
ダイパッド部２の、第１の半導体チップがダイボンディ
ングされる第１の領域２ａ（図７参照）に、第１の半導
体チップをダイボンディングするための導電性接着剤、
例えば銀ペーストを滴下し、その後滴下した銀ペースト
上に第１の半導体チップを押さえつけるようにして、第
１の半導体チップのダイボンディングをする。この作業
を繰り返すことで、複数のダイパッド部２を持つリード
フレーム１（図６参照）に複数の第１の半導体チップの
ダイボンディングを行う。なお、ここで第１の領域２ａ
とは、ダイボンディング装置にセットしたリードフレー
ム１に対して、第１の半導体チップ１０をダイボンディ
ングするためのチップハンドラ（コレット）のダイボン
ディング際の位置決めで与えられる、第１の半導体チッ
プ１０のダイボンディング領域のことである。
半導体装置のパッケージング工程に関して述べる。ま
ず、ダイボンディング装置により、リードフレーム１の
ダイパッド部２の、第１の半導体チップがダイボンディ
ングされる第１の領域２ａ（図７参照）に、第１の半導
体チップをダイボンディングするための導電性接着剤、
例えば銀ペーストを滴下し、その後滴下した銀ペースト
上に第１の半導体チップを押さえつけるようにして、第
１の半導体チップのダイボンディングをする。この作業
を繰り返すことで、複数のダイパッド部２を持つリード
フレーム１（図６参照）に複数の第１の半導体チップの
ダイボンディングを行う。なお、ここで第１の領域２ａ
とは、ダイボンディング装置にセットしたリードフレー
ム１に対して、第１の半導体チップ１０をダイボンディ
ングするためのチップハンドラ（コレット）のダイボン
ディング際の位置決めで与えられる、第１の半導体チッ
プ１０のダイボンディング領域のことである。
【０００５】次に、他のダイボンディング装置に第１の
半導体チップがダイボンディングされたリードフレーム
１を装着し、その後第１の半導体チップとは機能や動作
電圧等が異なる第２の半導体チップがダイボンディング
される第２の領域２ｂ（図７参照）に、第２の半導体チ
ップをダイボンディングするための銀ペーストを滴下
し、その後滴下した銀ペースト上に第２の半導体チップ
を押さえつけるようにして、第２の半導体チップのダイ
ボンディングをする。ここで、上述の第２の領域２ｂと
は、第１の領域２ａと同様に、ダイボンディング装置に
セットしたリードフレーム１に対して、第２の半導体チ
ップ１１をダイボンディングするためのチップハンドラ
（コレット）のダイボンディング際の位置決めで与えら
れる、第２の半導体チップ１１のダイボンディング領域
のことである。
半導体チップがダイボンディングされたリードフレーム
１を装着し、その後第１の半導体チップとは機能や動作
電圧等が異なる第２の半導体チップがダイボンディング
される第２の領域２ｂ（図７参照）に、第２の半導体チ
ップをダイボンディングするための銀ペーストを滴下
し、その後滴下した銀ペースト上に第２の半導体チップ
を押さえつけるようにして、第２の半導体チップのダイ
ボンディングをする。ここで、上述の第２の領域２ｂと
は、第１の領域２ａと同様に、ダイボンディング装置に
セットしたリードフレーム１に対して、第２の半導体チ
ップ１１をダイボンディングするためのチップハンドラ
（コレット）のダイボンディング際の位置決めで与えら
れる、第２の半導体チップ１１のダイボンディング領域
のことである。
【０００６】なお、一台のダイボンディング装置を用い
て、第１の半導体チップと第２の半導体チップをダイボ
ンディングする場合は、第１の半導体チップのダイボン
ディング工程の終了後に、第２の半導体チップをダイボ
ンディングするための、第１の半導体チップに換えて第
２の半導体チップを供給するための供給装置部の設定
や、銀ペーストを滴下する位置の位置設定等を行って、
その後に第２の半導体チップのダイボンディング工程が
行われる。
て、第１の半導体チップと第２の半導体チップをダイボ
ンディングする場合は、第１の半導体チップのダイボン
ディング工程の終了後に、第２の半導体チップをダイボ
ンディングするための、第１の半導体チップに換えて第
２の半導体チップを供給するための供給装置部の設定
や、銀ペーストを滴下する位置の位置設定等を行って、
その後に第２の半導体チップのダイボンディング工程が
行われる。
【０００７】次に、熱処理装置を用いて、銀ペーストを
硬化させるための熱処理を行い、第１、および第２の半
導体チップがダイパッド部２へ強固に貼り付けられた状
態とする。図８は、上述したようにして、リードフレー
ム１のダイパッド部２上の第１の領域２ａおよび第２の
領域２ｂに、第１の半導体チップ１０および第２の半導
体チップ１１とがダイボンディングされた後の状態を示
したものである。
硬化させるための熱処理を行い、第１、および第２の半
導体チップがダイパッド部２へ強固に貼り付けられた状
態とする。図８は、上述したようにして、リードフレー
ム１のダイパッド部２上の第１の領域２ａおよび第２の
領域２ｂに、第１の半導体チップ１０および第２の半導
体チップ１１とがダイボンディングされた後の状態を示
したものである。
【０００８】次に、ワイヤボンディング装置を用い、第
１および第２の半導体チップ１０、１１のボンディング
パッド部とリード部３とをＡｕ線により接続するワイヤ
ボンディング工程を行う。その後、樹脂封止装置を用
い、第１および、第２の半導体チップ１０、１１の搭載
されたリードフレーム１のダイパッド部２や、Ａｕ線等
によりワイヤボンディングがなされた、ダイパッド部２
付近のリード部３等を樹脂で覆う樹脂封止工程を行う。
１および第２の半導体チップ１０、１１のボンディング
パッド部とリード部３とをＡｕ線により接続するワイヤ
ボンディング工程を行う。その後、樹脂封止装置を用
い、第１および、第２の半導体チップ１０、１１の搭載
されたリードフレーム１のダイパッド部２や、Ａｕ線等
によりワイヤボンディングがなされた、ダイパッド部２
付近のリード部３等を樹脂で覆う樹脂封止工程を行う。
【０００９】次に、リード加工機を用い、樹脂封止工程
で生じた、リードフレーム１の所望の樹脂封止領域とダ
ムバー部５間の余分な樹脂の除去、ダムバー部５の切
断、およびリード部３の所望の長さでの切断等を行い、
その後リード部３の曲げ形成をするリード曲げ工程を行
うことで、パッケージングされた半導体装置が作製され
る。図９は、上述の様にして作製されたパッケージング
された半導体装置２０の概略図で、図９（ａ）は概略平
面図、図９（ｂ）は図９（ａ）のＢ−Ｂ部における概略
断面図である。即ち、パッケージングされた半導体装置
２０は、ダイパッド部２にダイボンディングされた第１
および第２の半導体チップ１０、１１や、第１および第
２の半導体チップ１０、１１のボンディングパッド部と
リード部３とがＡｕ線２１でワイヤボンディングされ
た、ダイパッド部２の近傍のリード部３等がモールド樹
脂２２で覆われた状態となっている。
で生じた、リードフレーム１の所望の樹脂封止領域とダ
ムバー部５間の余分な樹脂の除去、ダムバー部５の切
断、およびリード部３の所望の長さでの切断等を行い、
その後リード部３の曲げ形成をするリード曲げ工程を行
うことで、パッケージングされた半導体装置が作製され
る。図９は、上述の様にして作製されたパッケージング
された半導体装置２０の概略図で、図９（ａ）は概略平
面図、図９（ｂ）は図９（ａ）のＢ−Ｂ部における概略
断面図である。即ち、パッケージングされた半導体装置
２０は、ダイパッド部２にダイボンディングされた第１
および第２の半導体チップ１０、１１や、第１および第
２の半導体チップ１０、１１のボンディングパッド部と
リード部３とがＡｕ線２１でワイヤボンディングされ
た、ダイパッド部２の近傍のリード部３等がモールド樹
脂２２で覆われた状態となっている。
【００１０】しかしながら、上述したダイパッド部に複
数個の半導体チップをダイボンディングするリードフレ
ーム１およびこれを用いた半導体装置２０は、リードフ
レーム１のダイパッド部２に、第１の半導体チップ１０
をダイボンディングし、その後かなりの時間経過後に、
第２の半導体チップ１１のダイボンディングを行うため
に、図８のＡ−Ａ部の概略断面図である図１０に示すよ
うに、第２の半導体チップ１１が傾斜してダイボンディ
ングされた状態になる虞があり、後工程のワイヤボンデ
ィング工程におけるワイヤボンディング不良や、半導体
装置２０の信頼性不良を発生させる虞がある。
数個の半導体チップをダイボンディングするリードフレ
ーム１およびこれを用いた半導体装置２０は、リードフ
レーム１のダイパッド部２に、第１の半導体チップ１０
をダイボンディングし、その後かなりの時間経過後に、
第２の半導体チップ１１のダイボンディングを行うため
に、図８のＡ−Ａ部の概略断面図である図１０に示すよ
うに、第２の半導体チップ１１が傾斜してダイボンディ
ングされた状態になる虞があり、後工程のワイヤボンデ
ィング工程におけるワイヤボンディング不良や、半導体
装置２０の信頼性不良を発生させる虞がある。
【００１１】即ち、ダイパッド部２の第１の半導体チッ
プ１０をダイボンディングする第１の領域２ａに、第１
の半導体チップ１０をダイボンディングする際に、図１
０に示すように、銀ペースト１２が第１の半導体チップ
１０側壁より外側にはみ出してしまう。この様な状態で
かなりの時間が経過すると、銀ペースト１２はある程度
硬化した状態になり、第２の半導体チップ１１のダイボ
ンディングをするための銀ペースト１３を、第２の半導
体チップ１１がダイボンディングされる第２の領域２ｂ
に滴下し、第２の半導体チップ１１で銀ペースト１３を
押さえつけることでダイボンディングした際、銀ペース
ト１２と銀ペースト１３とが重なる部分で混ざらずに、
図１０に示すような分離した層となる。図１０のよう
に、銀ペースト１２と銀ペースト１３とが層状となる部
分が第２の半導体チップ１１の直下や、第２の半導体チ
ップ１１側壁近傍に存在すると、第２の半導体チップ１
１底面とダイパッド部２表面との間隔が、この反対側の
第２の半導体チップ１１底面とダイパッド部２表面との
間隔より広くなる現象が起きる虞があり、第２の半導体
チップ１１は傾斜した状態でダイボンディングされてし
まう。
プ１０をダイボンディングする第１の領域２ａに、第１
の半導体チップ１０をダイボンディングする際に、図１
０に示すように、銀ペースト１２が第１の半導体チップ
１０側壁より外側にはみ出してしまう。この様な状態で
かなりの時間が経過すると、銀ペースト１２はある程度
硬化した状態になり、第２の半導体チップ１１のダイボ
ンディングをするための銀ペースト１３を、第２の半導
体チップ１１がダイボンディングされる第２の領域２ｂ
に滴下し、第２の半導体チップ１１で銀ペースト１３を
押さえつけることでダイボンディングした際、銀ペース
ト１２と銀ペースト１３とが重なる部分で混ざらずに、
図１０に示すような分離した層となる。図１０のよう
に、銀ペースト１２と銀ペースト１３とが層状となる部
分が第２の半導体チップ１１の直下や、第２の半導体チ
ップ１１側壁近傍に存在すると、第２の半導体チップ１
１底面とダイパッド部２表面との間隔が、この反対側の
第２の半導体チップ１１底面とダイパッド部２表面との
間隔より広くなる現象が起きる虞があり、第２の半導体
チップ１１は傾斜した状態でダイボンディングされてし
まう。
【００１２】上述のように、第２の半導体チップ１１が
傾斜した状態でダイボンディングされると、後工程のワ
イヤボンディング工程で、第２の半導体チップ１１のボ
ンディングパッド部に対するワイヤボンディング時の加
重の変動を生じ、ワイヤボンディング不良を発生させる
虞がある。また、銀ペースト１２上に銀ペースト１３が
乗った状態で第２の半導体チップ１１がダイボンディン
グされた状態は、銀ペースト１２と銀ペースト１３との
界面で剥がれが発生するという、ダイボンディング自体
の不良発生の起こる虞もある。更に、半導体装置の組み
立て工程においては、ワイヤボンディングやダイボンデ
ィング等の不良が起こらなくとも、パッケージングされ
た半導体装置がワイヤボンディングやダイボンディング
等の不良に起因した信頼性上の問題が発生する虞があ
る。
傾斜した状態でダイボンディングされると、後工程のワ
イヤボンディング工程で、第２の半導体チップ１１のボ
ンディングパッド部に対するワイヤボンディング時の加
重の変動を生じ、ワイヤボンディング不良を発生させる
虞がある。また、銀ペースト１２上に銀ペースト１３が
乗った状態で第２の半導体チップ１１がダイボンディン
グされた状態は、銀ペースト１２と銀ペースト１３との
界面で剥がれが発生するという、ダイボンディング自体
の不良発生の起こる虞もある。更に、半導体装置の組み
立て工程においては、ワイヤボンディングやダイボンデ
ィング等の不良が起こらなくとも、パッケージングされ
た半導体装置がワイヤボンディングやダイボンディング
等の不良に起因した信頼性上の問題が発生する虞があ
る。
【００１３】
【発明が解決しようとする課題】上述した如く、上記従
来の複数個の半導体チップをダイボンディングするリー
ドフレームおよびこれを用いた半導体装置は、各々の半
導体チップをダイボンディングする時の導電性接着剤が
半導体チップの下方で層状となることに起因する、ダイ
ボンディングされた半導体チップの傾斜が生じて、パッ
ケージングされた半導体装置のワイヤボンディング不良
やダイボンディング不良、更に信頼性不良等が発生する
虞があった。本発明は、上記事情を考慮してなされたも
のであり、その目的は、ワイヤボンディング不良および
ダイボンディング不良を抑制し、信頼性を向上させた、
複数個の半導体チップをダイボンディングするダイパッ
ド部を有するリードフレームおよびこれを用いた半導体
装置を提供することにある。
来の複数個の半導体チップをダイボンディングするリー
ドフレームおよびこれを用いた半導体装置は、各々の半
導体チップをダイボンディングする時の導電性接着剤が
半導体チップの下方で層状となることに起因する、ダイ
ボンディングされた半導体チップの傾斜が生じて、パッ
ケージングされた半導体装置のワイヤボンディング不良
やダイボンディング不良、更に信頼性不良等が発生する
虞があった。本発明は、上記事情を考慮してなされたも
のであり、その目的は、ワイヤボンディング不良および
ダイボンディング不良を抑制し、信頼性を向上させた、
複数個の半導体チップをダイボンディングするダイパッ
ド部を有するリードフレームおよびこれを用いた半導体
装置を提供することにある。
【００１４】
【課題を解決するための手段】本発明のリードフレーム
およびこれを用いた半導体装置は、上述の課題を解決す
るために提案するものであり、本発明のリードフレーム
は、複数個の半導体チップをダイボンディングするダイ
パッド部を有するリードフレームにおいて、ダイパッド
部の複数個の半導体チップをダイボンディングする各領
域の間に、ダイボンディングされる複数個の半導体チッ
プの、対向する半導体チップ側壁に略平行なダイボンデ
ィング用接着剤の受け口部を設けたことを特徴とするも
のである。
およびこれを用いた半導体装置は、上述の課題を解決す
るために提案するものであり、本発明のリードフレーム
は、複数個の半導体チップをダイボンディングするダイ
パッド部を有するリードフレームにおいて、ダイパッド
部の複数個の半導体チップをダイボンディングする各領
域の間に、ダイボンディングされる複数個の半導体チッ
プの、対向する半導体チップ側壁に略平行なダイボンデ
ィング用接着剤の受け口部を設けたことを特徴とするも
のである。
【００１５】また、本発明のリードフレームを用いた半
導体装置は、複数個の半導体チップをダイボンディング
するダイパッド部を有するリードフレームを用いた半導
体装置において、本発明の上記リードフレームを用い
て、複数個の半導体チップが搭載されていることを特徴
とするものである。
導体装置は、複数個の半導体チップをダイボンディング
するダイパッド部を有するリードフレームを用いた半導
体装置において、本発明の上記リードフレームを用い
て、複数個の半導体チップが搭載されていることを特徴
とするものである。
【００１６】本発明によれば、リードフレームのダイパ
ッド部の複数個の半導体チップをダイボンディングする
各領域の間に、ダイボンディングされる複数個の半導体
チップの対向する半導体チップ側壁に略平行なダイボン
ディング用接着剤の受け口部を設けたことで、複数個の
半導体チップをダイボンディングする際の、各々のダイ
ボンディング用接着剤が各半導体の直下や各半導体チッ
プ側壁近傍で層状となることがなく、各半導体チップ表
面はダイパッド部表面に略平行な状態でダイボンディン
グされる。従って、ワイヤボンディング不良およびダイ
ボンディング不良が抑制され、信頼性の向上した、複数
個の半導体チップの搭載された半導体装置の作製が可能
となる。
ッド部の複数個の半導体チップをダイボンディングする
各領域の間に、ダイボンディングされる複数個の半導体
チップの対向する半導体チップ側壁に略平行なダイボン
ディング用接着剤の受け口部を設けたことで、複数個の
半導体チップをダイボンディングする際の、各々のダイ
ボンディング用接着剤が各半導体の直下や各半導体チッ
プ側壁近傍で層状となることがなく、各半導体チップ表
面はダイパッド部表面に略平行な状態でダイボンディン
グされる。従って、ワイヤボンディング不良およびダイ
ボンディング不良が抑制され、信頼性の向上した、複数
個の半導体チップの搭載された半導体装置の作製が可能
となる。
【００１７】
【発明の実施の形態】以下、本発明の具体的実施の形態
例につき、添付図面を参照して説明する。なお従来技術
の説明で参照した図６〜図１０中の構成部分と同様の構
成部分には、同一の参照符号を付すものとする。
例につき、添付図面を参照して説明する。なお従来技術
の説明で参照した図６〜図１０中の構成部分と同様の構
成部分には、同一の参照符号を付すものとする。
【００１８】本実施の形態例は、複数個の半導体チップ
をダイボンディングするダイパッド部を有するリードフ
レームおよびこれを用いた半導体装置に本発明を適用し
た例であり、これを従来技術の説明に用いた図６、およ
び図１〜図５を参照して説明する。まず、本発明のリー
ドフレームの基本構成は、図６に示す従来例のリードフ
レーム１と同様であり、同様な部分の説明は省略して、
本発明の特徴であるリードフレームのダイパッド部に関
して詳述する。
をダイボンディングするダイパッド部を有するリードフ
レームおよびこれを用いた半導体装置に本発明を適用し
た例であり、これを従来技術の説明に用いた図６、およ
び図１〜図５を参照して説明する。まず、本発明のリー
ドフレームの基本構成は、図６に示す従来例のリードフ
レーム１と同様であり、同様な部分の説明は省略して、
本発明の特徴であるリードフレームのダイパッド部に関
して詳述する。
【００１９】本発明のリードフレームのダイパッド部３
０は、図６に示す従来例のリードフレーム１のＰ部に対
応する部分の、本発明のリードフレームのダイパッド部
３０近傍の概略平面図である図１（ａ）、および図１
（ａ）のＣ−Ｃ部の概略断面図である図１（ｂ）に示す
ように、後述する第１の半導体チップ１０をダイボンデ
ィングする第１の領域３０ａと、後述する第２の半導体
チップ１１をダイボンディングする第２の領域３０ｂと
の間に、ダイボンディング用接着剤の受け口部、例えば
溝部３１が設けられている。なお、ここで第１の領域３
０ａおよび第２の領域３０ｂとは、ダイボンディング装
置にセットしたリードフレーム１に対して、第１の半導
体チップ１０および第２の半導体チップ１１をダイボン
ディングするためのチップハンドラ（コレット）のダイ
ボンディング際の位置決めで与えられる、第１の半導体
チップ１０および第２の半導体チップ１１のダイボンデ
ィング領域のことである。
０は、図６に示す従来例のリードフレーム１のＰ部に対
応する部分の、本発明のリードフレームのダイパッド部
３０近傍の概略平面図である図１（ａ）、および図１
（ａ）のＣ−Ｃ部の概略断面図である図１（ｂ）に示す
ように、後述する第１の半導体チップ１０をダイボンデ
ィングする第１の領域３０ａと、後述する第２の半導体
チップ１１をダイボンディングする第２の領域３０ｂと
の間に、ダイボンディング用接着剤の受け口部、例えば
溝部３１が設けられている。なお、ここで第１の領域３
０ａおよび第２の領域３０ｂとは、ダイボンディング装
置にセットしたリードフレーム１に対して、第１の半導
体チップ１０および第２の半導体チップ１１をダイボン
ディングするためのチップハンドラ（コレット）のダイ
ボンディング際の位置決めで与えられる、第１の半導体
チップ１０および第２の半導体チップ１１のダイボンデ
ィング領域のことである。
【００２０】上述した溝部３１は、第１の領域３０ａと
第２の領域３０ｂとの略中間に設けられている。溝部３
１の長さＬは、例えば第１の領域３０ａにダイボンディ
ングされる後述する第１の半導体チップ１０と、後述す
る第２の領域３０ｂにダイボンディングされる第２の半
導体チップ１１とが対向する各半導体チップ側壁の内、
半導体チップ側壁の長い方の半導体チップ側壁長、例え
ば第２の半導体チップ１１側壁長に略等しい長さとす
る。溝部３１の幅および深さは、半導体チップのダイボ
ンディングの際のダイボンディング用接着剤の受け口部
となり、ダイボンディング用接着剤が対向する半導体チ
ップの直下に広がらない程度の幅および深さとする。
第２の領域３０ｂとの略中間に設けられている。溝部３
１の長さＬは、例えば第１の領域３０ａにダイボンディ
ングされる後述する第１の半導体チップ１０と、後述す
る第２の領域３０ｂにダイボンディングされる第２の半
導体チップ１１とが対向する各半導体チップ側壁の内、
半導体チップ側壁の長い方の半導体チップ側壁長、例え
ば第２の半導体チップ１１側壁長に略等しい長さとす
る。溝部３１の幅および深さは、半導体チップのダイボ
ンディングの際のダイボンディング用接着剤の受け口部
となり、ダイボンディング用接着剤が対向する半導体チ
ップの直下に広がらない程度の幅および深さとする。
【００２１】なお、上述したダイパッド部３０のダイボ
ンディング用接着剤の受け口部は、半導体チップをダイ
ボンディングするダイパッド部表面に設けた溝による溝
部３１で構成したが、ダイパッド部３０にダイボンディ
ングされる複数の半導体チップの動作時の消費電力が小
さい場合、即ち半導体装置の動作時のダイパッド部の場
所的な温度分布が無視できるような場合は、上述したよ
うな溝部３１の代わりに、ダイパッド部３０の平板を貫
通する矩形状の孔による孔部で構成してもよい。なお、
この時の矩形状の孔部の長さは、上述した溝部３１の長
さと同様な長さとする。
ンディング用接着剤の受け口部は、半導体チップをダイ
ボンディングするダイパッド部表面に設けた溝による溝
部３１で構成したが、ダイパッド部３０にダイボンディ
ングされる複数の半導体チップの動作時の消費電力が小
さい場合、即ち半導体装置の動作時のダイパッド部の場
所的な温度分布が無視できるような場合は、上述したよ
うな溝部３１の代わりに、ダイパッド部３０の平板を貫
通する矩形状の孔による孔部で構成してもよい。なお、
この時の矩形状の孔部の長さは、上述した溝部３１の長
さと同様な長さとする。
【００２２】また、上述したリードフレームのダイパッ
ド部３０の構成は、２個の半導体チップをダイボンディ
ングする場合であるが、複数個の半導体チップ、例えば
３個および４個の半導体チップをダイボンディングする
場合のダイパッド部の構成は、例えば図２（ａ）および
２（ｂ）に示すように、ダイボンディングされる各半導
体チップの対向する領域に、各々溝部を設けた構成とす
る。
ド部３０の構成は、２個の半導体チップをダイボンディ
ングする場合であるが、複数個の半導体チップ、例えば
３個および４個の半導体チップをダイボンディングする
場合のダイパッド部の構成は、例えば図２（ａ）および
２（ｂ）に示すように、ダイボンディングされる各半導
体チップの対向する領域に、各々溝部を設けた構成とす
る。
【００２３】次に、上述したリードフレームを用いた半
導体装置のパッケージング工程に関して述べる。まず、
従来例で説明したと同様に、ダイボンディング装置によ
り、リードフレームのダイパッド部３０の、第１の半導
体チップがダイボンディングされる第１の領域３０ａ
（図１参照）に、第１の半導体チップをダイボンディン
グするためのダイボンディング用接着剤、例えば導電性
接着剤である銀ペーストを滴下し、その後滴下した銀ペ
ースト上に第１の半導体チップを押さえつけるようにし
て、第１の半導体チップのダイボンディングをする。こ
の作業を繰り返すことで、複数のダイパッド部３０を持
つリードフレームに複数の第１の半導体チップのダイボ
ンディングを行う。
導体装置のパッケージング工程に関して述べる。まず、
従来例で説明したと同様に、ダイボンディング装置によ
り、リードフレームのダイパッド部３０の、第１の半導
体チップがダイボンディングされる第１の領域３０ａ
（図１参照）に、第１の半導体チップをダイボンディン
グするためのダイボンディング用接着剤、例えば導電性
接着剤である銀ペーストを滴下し、その後滴下した銀ペ
ースト上に第１の半導体チップを押さえつけるようにし
て、第１の半導体チップのダイボンディングをする。こ
の作業を繰り返すことで、複数のダイパッド部３０を持
つリードフレームに複数の第１の半導体チップのダイボ
ンディングを行う。
【００２４】次に、他のダイボンディング装置に第１の
半導体チップがダイボンディングされたリードフレーム
を装着し、その後第１の半導体チップとは機能等が異な
る、第２の半導体チップがダイボンディングされる第２
の領域３０ｂ（図１参照）に、第２の半導体チップをダ
イボンディングするためのダイボンディング用接着剤、
例えば導電性接着剤である銀ペーストを滴下し、その後
滴下した銀ペースト上に第２の半導体チップを押さえつ
けるようにして、第２の半導体チップのダイボンディン
グをする。なお、一台のダイボンディング装置を用い、
従来例で説明したと同様にして、第１の半導体チップと
第２の半導体チップをダイボンディングしてもよい。
半導体チップがダイボンディングされたリードフレーム
を装着し、その後第１の半導体チップとは機能等が異な
る、第２の半導体チップがダイボンディングされる第２
の領域３０ｂ（図１参照）に、第２の半導体チップをダ
イボンディングするためのダイボンディング用接着剤、
例えば導電性接着剤である銀ペーストを滴下し、その後
滴下した銀ペースト上に第２の半導体チップを押さえつ
けるようにして、第２の半導体チップのダイボンディン
グをする。なお、一台のダイボンディング装置を用い、
従来例で説明したと同様にして、第１の半導体チップと
第２の半導体チップをダイボンディングしてもよい。
【００２５】次に、熱処理装置を用いて、銀ペーストを
硬化させるための熱処理を行い、第１、および第２の半
導体チップがダイパッド部３０へ強固に貼り付けられた
状態とする。図３は、上述したようにして、リードフレ
ームのダイパッド部３０上に、第１の半導体チップ１０
と第２の半導体チップ１１とが銀ペースト１２や銀ペー
スト１３でダイボンディングされた状態を示したもので
ある。ここで、図３（ａ）は図１（ａ）に示すようにダ
イパッド部３０の第１の領域３０ａに第１の半導体チッ
プ１０を、第２の領域３０ｂに第２の半導体チップ１１
をダイボンディングした状態の概略平面図で、図３
（ｂ）は図３（ａ）のＤ−Ｄ部における概略断面図であ
る。
硬化させるための熱処理を行い、第１、および第２の半
導体チップがダイパッド部３０へ強固に貼り付けられた
状態とする。図３は、上述したようにして、リードフレ
ームのダイパッド部３０上に、第１の半導体チップ１０
と第２の半導体チップ１１とが銀ペースト１２や銀ペー
スト１３でダイボンディングされた状態を示したもので
ある。ここで、図３（ａ）は図１（ａ）に示すようにダ
イパッド部３０の第１の領域３０ａに第１の半導体チッ
プ１０を、第２の領域３０ｂに第２の半導体チップ１１
をダイボンディングした状態の概略平面図で、図３
（ｂ）は図３（ａ）のＤ−Ｄ部における概略断面図であ
る。
【００２６】上述した第１の半導体チップ１０を銀ペー
スト１２に押し付けてダイボンディングする際、図３
（ｂ）のＱ部の拡大図である図４に示すように、銀ペー
スト１２は第１の半導体チップ１０側壁より外側に押し
出されて、第２の半導体チップ１１の方向に向かうが、
第１の半導体チップ１０と第２の半導体チップ１１の間
の領域にある溝部３１に流れて、第２の半導体チップ１
１のダイボンディングされる領域には到達しない。一方
第２の半導体チップ１１をダイボンディングする際の銀
ペースト１３も、第２の半導体チップ１１側壁の外側に
押し出されて溝部３１に流れるだけで、第１の半導体チ
ップ１０のダイボンディングされる領域には到達しな
い。
スト１２に押し付けてダイボンディングする際、図３
（ｂ）のＱ部の拡大図である図４に示すように、銀ペー
スト１２は第１の半導体チップ１０側壁より外側に押し
出されて、第２の半導体チップ１１の方向に向かうが、
第１の半導体チップ１０と第２の半導体チップ１１の間
の領域にある溝部３１に流れて、第２の半導体チップ１
１のダイボンディングされる領域には到達しない。一方
第２の半導体チップ１１をダイボンディングする際の銀
ペースト１３も、第２の半導体チップ１１側壁の外側に
押し出されて溝部３１に流れるだけで、第１の半導体チ
ップ１０のダイボンディングされる領域には到達しな
い。
【００２７】上記溝部３１の存在により、銀ペースト１
２と銀ペースト１３とは、第１の半導体チップ１０や第
２の半導体チップ１１の直下や、第１の半導体チップ１
０や第２の半導体チップ１１の側壁近傍で層状となるこ
とがなくなり、各半導体チップ１０、１１表面はダイパ
ッド部３０表面に略平行な状態でダイボンディングされ
る。
２と銀ペースト１３とは、第１の半導体チップ１０や第
２の半導体チップ１１の直下や、第１の半導体チップ１
０や第２の半導体チップ１１の側壁近傍で層状となるこ
とがなくなり、各半導体チップ１０、１１表面はダイパ
ッド部３０表面に略平行な状態でダイボンディングされ
る。
【００２８】次に、ワイヤボンディング装置を用い、第
１および第２の半導体チップ１０、１１のボンディング
パッド部とリード部３とをＡｕ線により接続するワイヤ
ボンディング工程を行う。このワイヤボンディング工程
において、第１および第２の半導体チップ１０、１１が
ダイパッド部３０表面に略平行にダイボンディングされ
ているために、第１および第２の半導体チップ１０、１
１の各ボンディングパッド部の位置によらず、ワイヤボ
ンディング時のボンディング加重が均一に掛かり、ワイ
ヤボンディング不良が抑制される。
１および第２の半導体チップ１０、１１のボンディング
パッド部とリード部３とをＡｕ線により接続するワイヤ
ボンディング工程を行う。このワイヤボンディング工程
において、第１および第２の半導体チップ１０、１１が
ダイパッド部３０表面に略平行にダイボンディングされ
ているために、第１および第２の半導体チップ１０、１
１の各ボンディングパッド部の位置によらず、ワイヤボ
ンディング時のボンディング加重が均一に掛かり、ワイ
ヤボンディング不良が抑制される。
【００２９】その後は、従来例と同様にして、樹脂封止
工程、リード加工工程等を行うことで、パッケージング
された半導体装置が作製される。図５は、上述の様にし
て作製された、パッケージングされた半導体装置４０の
概略図で、図５（ａ）は概略平面図、図５（ｂ）は図５
（ａ）のＥ−Ｅ部における概略断面図である。即ち、パ
ッケージングされた半導体装置４０は、ダイパッド部３
０にダイボンディングされた第１および第２の半導体チ
ップ１０、１１や、第１および第２の半導体チップ１
０、１１のボンディングパッド部とリード部３とがＡｕ
線２１でワイヤボンディングされたダイパッド部３０の
近傍のリード部３等がモールド樹脂２２で覆われた状態
となっている。
工程、リード加工工程等を行うことで、パッケージング
された半導体装置が作製される。図５は、上述の様にし
て作製された、パッケージングされた半導体装置４０の
概略図で、図５（ａ）は概略平面図、図５（ｂ）は図５
（ａ）のＥ−Ｅ部における概略断面図である。即ち、パ
ッケージングされた半導体装置４０は、ダイパッド部３
０にダイボンディングされた第１および第２の半導体チ
ップ１０、１１や、第１および第２の半導体チップ１
０、１１のボンディングパッド部とリード部３とがＡｕ
線２１でワイヤボンディングされたダイパッド部３０の
近傍のリード部３等がモールド樹脂２２で覆われた状態
となっている。
【００３０】上述した複数個の半導体チップをダイボン
ディングするダイパッド部を有するリードフレームおよ
びこれを用いた半導体装置４０においては、リードフレ
ームのダイパッド部３０の第１の半導体チップ１０をダ
イボンディングする第１の領域３０ａと、第２の半導体
チップ１１をダイボンディングする第２の領域３０ｂと
の間の領域に溝部３１を設けたことで、第１の半導体チ
ップ１０をダイボンディングする際の銀ペースト１２と
第２の半導体チップ１１をダイボンディングする際の銀
ペースト１３が、各半導体チップ１０、１１の直下や各
半導体チップ１０、１１側壁近傍で層状となることがな
く、各半導体チップ１０、１１表面はダイパッド部３０
表面に略平行にダイボンディングされる。従って、ワイ
ヤボンディング不良およびダイボンディング不良が抑制
され、信頼性の向上した、複数個の半導体チップの搭載
された半導体装置４０の作製が可能となる。
ディングするダイパッド部を有するリードフレームおよ
びこれを用いた半導体装置４０においては、リードフレ
ームのダイパッド部３０の第１の半導体チップ１０をダ
イボンディングする第１の領域３０ａと、第２の半導体
チップ１１をダイボンディングする第２の領域３０ｂと
の間の領域に溝部３１を設けたことで、第１の半導体チ
ップ１０をダイボンディングする際の銀ペースト１２と
第２の半導体チップ１１をダイボンディングする際の銀
ペースト１３が、各半導体チップ１０、１１の直下や各
半導体チップ１０、１１側壁近傍で層状となることがな
く、各半導体チップ１０、１１表面はダイパッド部３０
表面に略平行にダイボンディングされる。従って、ワイ
ヤボンディング不良およびダイボンディング不良が抑制
され、信頼性の向上した、複数個の半導体チップの搭載
された半導体装置４０の作製が可能となる。
【００３１】以上、本発明を実施の形態例により説明し
たが、本発明はこの実施の形態例に何ら限定されるもの
ではない。例えば、本発明の実施の形態例では、２個の
半導体チップをダイボンディングするリードフレームに
ついて説明したが、３個以上の半導体チップをダイボン
ディングするリードフレームにも本発明を適用できるこ
とは明白である。また、本発明の実施の形態例では、ダ
イパッド部のダイボンディング用接着剤の受け口部を溝
部として説明したが、各半導体チップの動作時の消費電
力が小さい場合は、ダイボンディング用接着剤の受け口
部をダイパッド部の平板を貫通する孔部にしてもよい。
更に、本発明の実施の形態例では、２個の半導体チップ
をダイボンディングしたリードフレームによる半導体装
置として説明したが、３個以上の半導体チップをダイボ
ンディングしたリードフレームによる半導体装置であっ
てもよい。
たが、本発明はこの実施の形態例に何ら限定されるもの
ではない。例えば、本発明の実施の形態例では、２個の
半導体チップをダイボンディングするリードフレームに
ついて説明したが、３個以上の半導体チップをダイボン
ディングするリードフレームにも本発明を適用できるこ
とは明白である。また、本発明の実施の形態例では、ダ
イパッド部のダイボンディング用接着剤の受け口部を溝
部として説明したが、各半導体チップの動作時の消費電
力が小さい場合は、ダイボンディング用接着剤の受け口
部をダイパッド部の平板を貫通する孔部にしてもよい。
更に、本発明の実施の形態例では、２個の半導体チップ
をダイボンディングしたリードフレームによる半導体装
置として説明したが、３個以上の半導体チップをダイボ
ンディングしたリードフレームによる半導体装置であっ
てもよい。
【００３２】
【発明の効果】以上の説明から明らかなように、本発明
の複数個の半導体チップをダイボンディングするダイパ
ッド部を有するリードフレームおよびこれを用いた半導
体装置は、リードフレームのダイパッド部の複数個の半
導体チップをダイボンディングする各領域の間に、ダイ
ボンディングされる複数個の半導体チップの対向する半
導体チップ側壁に略平行なダイボンディング用接着剤の
受け口部を設けたことで、複数個の半導体チップをダイ
ボンディングする際の、各々のダイボンディング用接着
剤が各半導体チップの直下や各半導体チップ側壁近傍で
層状となることががなく、各半導体チップ表面はダイパ
ッド部表面に略平行な状態でダイボンディングされる。
従って、ワイヤボンディング不良およびダイボンディン
グ不良が抑制され、信頼性の向上した、複数個の半導体
チップの搭載された半導体装置の作製が可能となる。
の複数個の半導体チップをダイボンディングするダイパ
ッド部を有するリードフレームおよびこれを用いた半導
体装置は、リードフレームのダイパッド部の複数個の半
導体チップをダイボンディングする各領域の間に、ダイ
ボンディングされる複数個の半導体チップの対向する半
導体チップ側壁に略平行なダイボンディング用接着剤の
受け口部を設けたことで、複数個の半導体チップをダイ
ボンディングする際の、各々のダイボンディング用接着
剤が各半導体チップの直下や各半導体チップ側壁近傍で
層状となることががなく、各半導体チップ表面はダイパ
ッド部表面に略平行な状態でダイボンディングされる。
従って、ワイヤボンディング不良およびダイボンディン
グ不良が抑制され、信頼性の向上した、複数個の半導体
チップの搭載された半導体装置の作製が可能となる。
【図１】本発明を適用したリードフレームのダイパッド
部近傍の概略図で、（ａ）は概略平面図、（ｂ）は図１
（ａ）のＣ−Ｃ部における概略断面図である。
部近傍の概略図で、（ａ）は概略平面図、（ｂ）は図１
（ａ）のＣ−Ｃ部における概略断面図である。
【図２】本発明を適用したリードフレームに複数個の半
導体チップをダイボンディングした状態のダイパッド部
の概略図で、（ａ）は３個の半導体チップをダイボンデ
ィングした状態のダイパッド部の概略平面図、（ｂ）は
４個の半導体チップをダイボンディングした状態のダイ
パッド部の概略平面図である。
導体チップをダイボンディングした状態のダイパッド部
の概略図で、（ａ）は３個の半導体チップをダイボンデ
ィングした状態のダイパッド部の概略平面図、（ｂ）は
４個の半導体チップをダイボンディングした状態のダイ
パッド部の概略平面図である。
【図３】本発明を適用したリードフレームのダイパッド
部に半導体チップをダイボンディングした後の、ダイパ
ッド部近傍の概略図で、（ａ）は概略平面図、（ｂ）は
図３（ａ）のＤ−Ｄ部における概略断面図である。
部に半導体チップをダイボンディングした後の、ダイパ
ッド部近傍の概略図で、（ａ）は概略平面図、（ｂ）は
図３（ａ）のＤ−Ｄ部における概略断面図である。
【図４】本発明を適用したリードフレームのダイパッド
部に設けた溝部の効果を説明するための図で、図３
（ｂ）のＱ部の拡大図である。
部に設けた溝部の効果を説明するための図で、図３
（ｂ）のＱ部の拡大図である。
【図５】本発明を適用したリードフレームを用いた、パ
ッケージングした半導体装置の概略図で、（ａ）は概略
平面図、（ｂ）は図５（ａ）のＥ−Ｅ部における概略断
面図である。
ッケージングした半導体装置の概略図で、（ａ）は概略
平面図、（ｂ）は図５（ａ）のＥ−Ｅ部における概略断
面図である。
【図６】従来のリードフレームの概略平面図である。
【図７】従来のリードフレームのダイパッド部近傍の概
略平面図である。
略平面図である。
【図８】従来のリードフレームのダイパッド部に半導体
チップをダイボンディングした後の、ダイパッド部近傍
の概略平面図である。
チップをダイボンディングした後の、ダイパッド部近傍
の概略平面図である。
【図９】従来のリードフレームを用いた、パッケージン
グした半導体装置の概略図で、（ａ）は概略平面図、
（ｂ）は図９（ａ）のＢ−Ｂ部における概略断面図であ
る。
グした半導体装置の概略図で、（ａ）は概略平面図、
（ｂ）は図９（ａ）のＢ−Ｂ部における概略断面図であ
る。
【図１０】従来のリードフレームを用いて、複数個の半
導体チップをダイボンディングした半導体装置の問題を
説明するための図で、図８のＡ−Ａ部における概略断面
図である。
導体チップをダイボンディングした半導体装置の問題を
説明するための図で、図８のＡ−Ａ部における概略断面
図である。
１…リードフレーム、２，３０…ダイパッド部、２ａ，
３０ａ…第１の領域、２ｂ，３０ｂ…第２の領域、３…
リード部、４…支持部、５…ダムバー部、１０…第１の
半導体チップ、１１…第２の半導体チップ、１２，１３
…銀ペースト、２０，４０…半導体装置、２１…Ａｕ
線、２２…モールド樹脂、３１…溝部
３０ａ…第１の領域、２ｂ，３０ｂ…第２の領域、３…
リード部、４…支持部、５…ダムバー部、１０…第１の
半導体チップ、１１…第２の半導体チップ、１２，１３
…銀ペースト、２０，４０…半導体装置、２１…Ａｕ
線、２２…モールド樹脂、３１…溝部
Claims (4)
- 【請求項１】 複数個の半導体チップをダイボンディン
グするダイパッド部を有するリードフレームにおいて、 前記ダイパッド部の複数個の半導体チップをダイボンデ
ィングする各領域の間に、ダイボンディングされる複数
個の前記半導体チップの、対向する前記半導体チップ側
壁に略平行なダイボンディング用接着剤の受け口部を設
けたことを特徴とするリードフレーム。 - 【請求項２】 前記受け口部は、前記半導体チップをダ
イボンディングする前記ダイパッド部表面に設けた溝部
および前記ダイパッド部の平板を貫通する矩形状の孔部
のうち、いずれか一方であることを特徴とする、請求項
１に記載のリードフレーム。 - 【請求項３】 前記受け口部とする前記溝部の長さおよ
び矩形状の前記孔部の長さは、ダイボンディングされる
複数個の前記半導体チップの、対向する２個の前記半導
体チップ側壁の長い方の長さに略等しくしたことを特徴
とする、請求項２に記載のリードフレーム。 - 【請求項４】 複数個の半導体チップをダイボンディン
グするダイパッド部を有するリードフレームを用いた半
導体装置において、 請求項１に記載のリードフレームを用いて、複数個の半
導体チップが搭載されていることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10045713A JPH11251510A (ja) | 1998-02-26 | 1998-02-26 | リードフレームおよびこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10045713A JPH11251510A (ja) | 1998-02-26 | 1998-02-26 | リードフレームおよびこれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11251510A true JPH11251510A (ja) | 1999-09-17 |
Family
ID=12727001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10045713A Pending JPH11251510A (ja) | 1998-02-26 | 1998-02-26 | リードフレームおよびこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11251510A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7982293B2 (en) * | 2006-11-06 | 2011-07-19 | Infineon Technologies Ag | Multi-chip package including die paddle with steps |
| CN104617058A (zh) * | 2015-01-23 | 2015-05-13 | 矽力杰半导体技术(杭州)有限公司 | 用于功率变换器的封装结构及其制造方法 |
| JP2018029201A (ja) * | 2017-10-13 | 2018-02-22 | ローム株式会社 | 半導体装置 |
| US10777542B2 (en) | 2014-03-04 | 2020-09-15 | Rohm Co., Ltd. | Power semiconductor module for an inverter circuit and method of manufacturing the same |
-
1998
- 1998-02-26 JP JP10045713A patent/JPH11251510A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7982293B2 (en) * | 2006-11-06 | 2011-07-19 | Infineon Technologies Ag | Multi-chip package including die paddle with steps |
| US10777542B2 (en) | 2014-03-04 | 2020-09-15 | Rohm Co., Ltd. | Power semiconductor module for an inverter circuit and method of manufacturing the same |
| CN104617058A (zh) * | 2015-01-23 | 2015-05-13 | 矽力杰半导体技术(杭州)有限公司 | 用于功率变换器的封装结构及其制造方法 |
| JP2018029201A (ja) * | 2017-10-13 | 2018-02-22 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7180161B2 (en) | Lead frame for improving molding reliability and semiconductor package with the lead frame | |
| US20070087480A1 (en) | Chip package method | |
| WO1998052217A3 (en) | Method of forming a chip scale package, and a tool used in forming the chip scale package | |
| JPH08255862A (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| JPH08111491A (ja) | 半導体装置 | |
| KR100355795B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| JP2003273279A (ja) | 半導体装置およびその製造方法 | |
| JP2007096196A (ja) | 半導体装置の製造方法 | |
| US6199743B1 (en) | Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies | |
| JPH11251510A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JP2000114206A (ja) | 半導体パッケージの製造方法 | |
| US7960213B2 (en) | Electronic package structure and method | |
| JP4416067B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH11354569A (ja) | ワイヤボンディング方法および装置ならびに半導体装置の製造方法 | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JP2000012598A (ja) | キャピラリおよびそれを用いたワイヤボンディング方法ならびに装置および半導体装置の製造方法 | |
| JPH10107075A (ja) | 半導体装置及びその製造方法 | |
| KR100195509B1 (ko) | 멀티 칩 패키지의 제조방법 | |
| KR100728956B1 (ko) | 반도체 패키지의 제조방법 | |
| KR200292793Y1 (ko) | 반도체패키지용마이크로필름의팬인탭리드구조 | |
| KR100401017B1 (ko) | 히트블럭 및 이를 이용한 반도체패키지의 제조방법 | |
| KR0137067B1 (ko) | 히트싱크 내장형 패키지 제조방법 | |
| KR20020072445A (ko) | 반도체 패키지용 리드프레임 | |
| KR200179998Y1 (ko) | 반도체칩의 테이프 오토메이티드 본딩용 툴 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041129 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |