KR20020072445A - 반도체 패키지용 리드프레임 - Google Patents
반도체 패키지용 리드프레임 Download PDFInfo
- Publication number
- KR20020072445A KR20020072445A KR1020010012434A KR20010012434A KR20020072445A KR 20020072445 A KR20020072445 A KR 20020072445A KR 1020010012434 A KR1020010012434 A KR 1020010012434A KR 20010012434 A KR20010012434 A KR 20010012434A KR 20020072445 A KR20020072445 A KR 20020072445A
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- lead frame
- tie bar
- frame
- semiconductor package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
본 발명은 반도체 패키지, 특히 MLF(Micro Lead-Frame) 반도체 패키지에 사용되는 리드프레임에 관한 것으로, 몰딩작업시 패드가 하부 몰드다이에 밀착하는 힘을 증가시켜 플래쉬의 발생을 억제할 수 있도록 한 것이다.
이를 위해 본 발명은, 프레임 몸체부와, 이 몸체부의 각 모서리부분에서 프레임 내측으로 연장되게 형성되는 타이바아와, 상기 몸체부 중심에서 상기 타이바에 연결되도록 설치되고 그 상부면에 반도체칩이 탑재되는 사각판형의 패드와, 상기 패드 외측 둘레에 위치하도록 프레임 몸체부로부터 내측으로 연장되게 형성되는 복수개의 리드가 구비된 리드프레임에 있어서; 상기 패드는 상기 타이바아의 하측에 위치하도록 상기 타이바아와 패드의 연결부위에 경사지게 절곡된 다운셋(down-set)이 형성된 것을 특징으로 하는 반도체 패키지용 리드프레임을 제공한다.
Description
본 발명은 반도체 패키지용 리드프레임에 관한 것으로, 특히 몰딩작업시 플래쉬 등의 현상을 최소화할 수 있도록 한 반도체 패키지용 리드프레임에 관한 것이다.
주지된 바와 같이, 반도체 패키지는 구리 재질의 리드프레임을 사용하여 패키지 크기를 칩(chip)의 크기에 가깝게 만든 CSP(Chip Size Package)의 일종으로, 도 1 내지 도 3을 참조하여 반도체 패키지의 일례로 MLF(Micro Lead Frame) 반도체 패키지의 구조를 간략하게 설명하면 다음과 같다.
도 1에 도시된 바와 같이, 반도체 패키지의 바닥면 외측부에는 리드프레임(10)의 리드(12)가 외부로 노출되도록 형성되어 있고, 반도체 패키지 바닥면 중앙부에는 칩(2)이 부착되는 패드(13)가 동일면상으로 위치되어 있다.
상기 칩(2)과 리드프레임(10)은 금선(3; gold wire)에 의해 연결되며, 전술한 각 구성부들은 패키지 몸체를 형성하는 몰드컴파운드(4; mold compound)에 의해 특정형태를 가지며 지지된다.
여기서, 상기 리드프레임(10)은 도 2에 도시된 바와 같이 프레임 몸체부(11)와, 이 몸체부(11) 중앙에 형성된 패드(13)와, 이 패드(13) 외측을 둘러싸도록 위치된 리드(12) 및, 상기 패드(13)를 몸체부(11)에 대해 지지하여 주는 역할을 하는 타이바아(14; tie bar)로 구성된다.
상기와 같은 구조의 MLF 반도체 패키지를 제조하는 과정은 일반적인 반도체 패키지 제조공정을 따르는데, 먼저 웨이퍼에서 절단작업(wafer sawing)을 통해 얻어진 개별 칩(2)을 접착용제로 리드프레임(10)의 패드(13)에 부착시킨 다음, 와이어본딩 작업을 통해 금선(3)으로 칩(2)과 리드프레임(10)을 서로 연결시키고, 이어서 상기 칩(2)이 부착된 리드프레임(10)을 하부 몰드다이(50; 도 3참조)에 놓은 상태에서 몰딩작업을 수행하게 된다.
그런데, 상기와 같은 구조의 MLF 반도체 패키지는 상기 리드프레임(10)의 구조적인 문제로 인하여 몰딩 작업시 플래쉬(flash) 현상이 발생하는 문제점이 있었다.
즉, 도 3에 도시된 바와 같이 상기 리드프레임(10)의 패드(13)와 타이바아(14) 및 리드(12)가 일직선 상으로 되어 있음에 따라 몰딩 작업시 리드프레임(10)에 약간의 기울기가 발생하거나 상부의 몰드다이(미도시)에서 가해지는 클램핑력(F)이 불균일하게 되는 경우에 리드프레임(10)의 패드(13) 하부면에서 플래쉬가 발생하는 현상이 있었다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 반도체 패키지에 있어서, 리드프레임의 패드가 몰드다이에 더욱 잘 밀착할 수 있도록 리드프레임의 구조를 개선하여 몰딩 작업시 플래시 현상이 발생하는 것을 최소화할 수 있도록 한 반도체 패키지용 리드프레임을 제공함에 그 목적이 있다.
도 1은 일반적인 반도체 패키지의 일례로 MLF 반도체 패키지 구조를 나타낸 종단면도
도 2는 도 1의 반도체 패키지에 사용되는 리드프레임을 나타낸 평면도
도 3은 도 2의 리드프레임이 몰딩작업을 위해 몰드 다이에 놓여진 상태를 나타낸 도 2의 I-I선 단면도
도 4는 도 2의 대응도로서, 본 발명에 따른 반도체 패키지용 리드프레임을 나타낸 평면도
도 5는 도 3의 대응도로서, 도 4의 리드프레임이 몰드 다이에 놓여진 상태를 나타낸 도 4의 Ⅱ-Ⅱ선 단면도
도면의 주요부분의 참조부호에 대한 설명
20 - 리드프레임 21 - 몸체부
22 - 리드 23 - 패드
24 - 타이바아 25 - 다운셋
50 - 하부 몰드다이
상기와 같은 목적을 달성하기 위하여 본 발명은, 프레임 몸체부와, 이 몸체부의 각 모서리부분에서 프레임 내측으로 연장되게 형성되는 타이바아와, 상기 몸체부 중심에서 상기 타이바에 연결되도록 설치되고 그 상부면에 반도체칩이 탑재되는 사각판형의 패드와, 상기 패드 외측 둘레에 위치하도록 프레임 몸체부로부터 내측으로 연장되게 형성되는 복수개의 리드가 구비된 리드프레임에 있어서; 상기 패드는 상기 타이바아의 하측에 위치하도록 상기 타이바아와 패드의 연결부위에 경사지게 절곡된 다운셋(down-set)이 형성된 것을 특징으로 하는 반도체 패키지용 리드프레임을 제공한다.
본 발명의 한 형태에 따르면, 상기 반도체 패키지는 MLF(Micro Lead Frame) 반도체인 것을 특징으로 한다.
이하, 본 발명에 따른 반도체 패키지의 리드프레임의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 4는 본 발명에 따른 MLF 반도체 패키지의 리드프레임을 나타낸 평면도이고, 도 5는 도 4의 리드프레임이 몰드 다이에 놓여진 상태를 나타낸 도면으로, 본 발명의 반도체 패키지용 리드프레임(20)은 사각틀 형태의 프레임 몸체부(21)와, 상기 프레임 몸체부(21)의 중앙에 위치하여 그 위에 칩(2)이 부착되는 패드(23)와, 상기 프레임 몸체부(21)의 각 모서리부분에서 상기 패드(23)의 각 모서리부분과 연결되도록 몸체부 내측으로 일체로 연장 형성되어 몸체부(21)에 대해 패드(23)를 지탱하는 타이바아(24)로 구성된다.
여기서, 상기 타이바아(24)에는 상기 패드(23)와 연결되는 부위에 아래쪽으로 경사지게 절곡된 다운셋(25; down-set)이 형성되어, 상기 패드(23)가 타이바아(14)보다 아래쪽에 위치하게 된다.
따라서, 상기 리드프레임(20)이 하부 몰드다이(50)의 편평한 면상에 놓여졌을 때 도 5에 도시된 것과 같이 패드(23)는 하부 몰드다이(50)의 편평면에 접촉하고 타이바아(24) 및 리드(22)는 편평면과 유격을 갖게 된다.
이에 따라, 몰딩 작업시 상부 몰드다이(미도시)가 리드프레임(20)의 상측에서 타이바아(24)를 가압할 때 패드(23)가 하부 몰드다이(50) 상에 더욱 밀착하게 되어 플래쉬 발생이 억제될 수 있게 되는 것이다.
이상에서와 같이 본 발명에 따르면, 리드프레임의 타이바아와 패드 간에 다운셋(down-set)이 형성되어 몰딩작업시 패드가 하부 몰드다이에 밀착하는 힘이 증가되므로 플래쉬의 발생이 억제되고, 이에 따라 반도체 패키지의 제조과정에서 불량 발생률이 저하되어 생산성이 향상되는 효과를 얻게 된다.
Claims (2)
- 프레임 몸체부와, 이 몸체부의 각 모서리부분에서 프레임 내측으로 연장되게 형성되는 타이바아와, 상기 몸체부 중심에서 상기 타이바에 연결되도록 설치되어 반도체칩이 탑재되는 사각판형의 패드와, 상기 패드 외측 둘레에 위치하도록 프레임 몸체부로부터 내측으로 연장되게 형성되는 복수개의 리드를 구비한 리드프레임에 있어서;상기 패드는 상기 타이바아의 하측에 위치하도록 상기 타이바아와 패드의 연결부위에 경사지게 절곡된 다운셋(down-set)이 형성된 것을 특징으로 하는 반도체 패키지용 리드프레임.
- 제 1항에 있어서, 상기 반도체 패키지는 MLF(Micro Lead Frame) 반도체인 것을 특징으로 하는 반도체 패키지용 리드프레임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010012434A KR20020072445A (ko) | 2001-03-10 | 2001-03-10 | 반도체 패키지용 리드프레임 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010012434A KR20020072445A (ko) | 2001-03-10 | 2001-03-10 | 반도체 패키지용 리드프레임 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20020072445A true KR20020072445A (ko) | 2002-09-16 |
Family
ID=27697022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010012434A KR20020072445A (ko) | 2001-03-10 | 2001-03-10 | 반도체 패키지용 리드프레임 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20020072445A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030006532A (ko) * | 2001-07-13 | 2003-01-23 | 삼성테크윈 주식회사 | 리이드 프레임, 그것을 구비한 반도체 팩키지, 반도체 팩키지 제조 방법, 반도체 팩키지 제조용 몰딩 플레이트 및, 몰딩 장치 |
KR100868662B1 (ko) * | 2007-03-02 | 2008-11-13 | 에스티에스반도체통신 주식회사 | 엠.엘.에프(mlf)형 반도체 패키지 및 그 제조방법 |
-
2001
- 2001-03-10 KR KR1020010012434A patent/KR20020072445A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030006532A (ko) * | 2001-07-13 | 2003-01-23 | 삼성테크윈 주식회사 | 리이드 프레임, 그것을 구비한 반도체 팩키지, 반도체 팩키지 제조 방법, 반도체 팩키지 제조용 몰딩 플레이트 및, 몰딩 장치 |
KR100868662B1 (ko) * | 2007-03-02 | 2008-11-13 | 에스티에스반도체통신 주식회사 | 엠.엘.에프(mlf)형 반도체 패키지 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1131776A (ja) | 半導体チップパッケージ | |
US7141867B2 (en) | Quad flat non-leaded package | |
JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
KR20010039537A (ko) | 반도체패키지 및 그 제조방법 | |
KR100355795B1 (ko) | 반도체패키지 및 그 제조 방법 | |
US7161232B1 (en) | Apparatus and method for miniature semiconductor packages | |
US20020182773A1 (en) | Method for bonding inner leads of leadframe to substrate | |
CN102208391A (zh) | 具有凹陷的单元片接合区域的引线框 | |
KR100364978B1 (ko) | 반도체패키지의 와이어 본딩용 클램프 및 히트블록 | |
TWM606836U (zh) | 導線架 | |
KR20020072445A (ko) | 반도체 패키지용 리드프레임 | |
KR20010025874A (ko) | 멀티 칩 반도체 패키지 | |
US7582974B2 (en) | Semiconductor device and method of manufacturing same | |
US20080038872A1 (en) | Method of manufacturing semiconductor device | |
KR0172020B1 (ko) | Tab 시스템의 플라스틱 봉지 반도체 장치 | |
KR100373891B1 (ko) | 반도체장치 | |
JPH06132458A (ja) | 樹脂封止型半導体装置およびそのリードフレーム | |
JP2018056310A (ja) | 樹脂封止金型およびそれを用いた半導体装置の製造方法 | |
JPH11251510A (ja) | リードフレームおよびこれを用いた半導体装置 | |
KR100370480B1 (ko) | 반도체 패키지용 리드 프레임 | |
KR100460072B1 (ko) | 반도체패키지 | |
JP2005109007A (ja) | 半導体装置およびその製造方法 | |
KR20000006787U (ko) | 멀티 칩 패키지 | |
JPH07193179A (ja) | リードフレーム | |
KR19980020728A (ko) | 열방출 리드를 갖는 반도체 칩 패키지용 리드 프레임 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |