DE10110453A1 - Verfahren zum Montieren eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein - Google Patents

Verfahren zum Montieren eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein

Info

Publication number
DE10110453A1
DE10110453A1 DE2001110453 DE10110453A DE10110453A1 DE 10110453 A1 DE10110453 A1 DE 10110453A1 DE 2001110453 DE2001110453 DE 2001110453 DE 10110453 A DE10110453 A DE 10110453A DE 10110453 A1 DE10110453 A1 DE 10110453A1
Authority
DE
Germany
Prior art keywords
conductive
section
photoresist layer
bump
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2001110453
Other languages
English (en)
Inventor
I-Ming Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Evergrand Holdings Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of DE10110453A1 publication Critical patent/DE10110453A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

Durch die vorliegende Erfindung wird ein Verfahren zum Herstellen eines Halbleiterbausteins bereitgestellt, wobei das Verfahren die Schritte aufweist: Bereitstellen eines Halbleiterchips mit einer Pad-Montagefläche mit einem Bondpad, Ausbilden eines ersten Bumps auf dem Bondpad, Ausbilden einer Photoresistschicht auf der Pad-Montagefläche, Ausbilden eines zweiten Bumps, der über eine obere Fläche der Photoresistschicht vom ersten Bump hervorsteht, und Ausbilden eines leitfähigen Körpers auf dem zweiten Bump. Der leitfähige Körper weist einen Ankerabschnitt auf, der mit einem oberen Abschnitt des zweiten Bump elektrisch verbunden ist und ihn einkapselt, und einen Kontaktabschnitt, der vom Ankerabschnitt versetzt angeordnet und dazu geeignet ist, mit einem Substrat verbunden zu werden (Fig. 6).

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Montieren eines Halbleiterchips auf einem Substrat und einen auf einem Substrat montierbaren Halbleiterbaustein.
Im Zuge der raschen Fortschritte und Weiterentwicklun­ gen in der Halbleiterfertigungstechnologie werden die An­ schluß- bzw. Kontaktflecken oder Bondpads auf der Oberfläche eines Halbleiterchips sowie die Abstände zwischen benachbar­ ten Bondpads immer kleiner. Dadurch können Probleme auftre­ ten, wenn der Halbleiterchip mit einer externen Schaltung verbunden wird, und die Produktion kann beeinträchtigt wer­ den.
In der mitanhängigen US-Patentanmeldung Nr. 09/725432 beschreibt der Anmelder ein Verfahren zum Montieren eines Halbleiterchips auf einem Substrat, um einen Halbleiterbau­ stein herzustellen. Das Substrat weist einen Chip-Montage­ bereich mit mehreren Lotstellen auf. Der Halbleiterchip weist eine Pad-Montagefläche mit mehreren Bondpads (An­ schlußfelder bzw. Verbindungsfläche bzw. Kontaktfleck) auf, die dazu vorgesehen sind, mit entsprechenden der Lotstellen verbunden zu werden und auf der Pad-Montagefläche an Posi­ tionen angeordnet sind, die von den Positionen der entspre­ chenden Lotstellen des Chip-Montagebereichs versetzt sind. Das Verfahren weist die Schritte auf: Ausbilden mehrerer leitfähiger Bumps (Erhebung bzw. Kontakthöcker), die jeweils mit einem entsprechenden Bondpad elektrisch verbunden und so ausgebildet sind, daß sie von den entsprechenden Bondpads hervorstehen; Ausbilden einer Photoresistschicht auf der Pad-Montagefläche und Ausbilden mehrerer Zugangslöcher in der Photoresistschicht, wobei jedes der Zugangslöcher mit mindestens einem Abschnitt eines entsprechenden Bumps ausge­ richtet ist und ihn freilegt; und Ausbilden mehrerer leitfä­ higer Körper, die jeweils einen Ankerabschnitt aufweisen, der eines der Zugangslöcher füllt und mit dem freigelegten Abschnitt des entsprechenden Bumps verbunden ist und ihn einkapselt, einen Ansatzabschnitt, der sich vom Ankerab­ schnitt aus erstreckt und auf der Oberfläche der Photore­ sistschicht ausgebildet ist, und einen Kontaktabschnitt, der von einem Ende des Ansatzabschnitts hervorsteht und auf der Oberfläche der Photoresistschicht gegenüberliegend dem An­ kerabschnitt ausgebildet ist. Der Kontaktabschnitt ist an einer Position angeordnet, die einer zugeordneten Lotstelle auf dem Chip-Montagebereich des Substrats entspricht.
Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren des in der vorstehend erwähnten mitanhängigen US- Patentanmeldung Nr. 09/725431 beschriebenen Typs zum Montie­ ren eines Halbleiterchips auf einem Substrat bereitzustel­ len, durch das ein Halbleiterchip so auf einem Substrat an­ geordnet wird, daß der vorstehend erwähnte Nachteil elimi­ niert wird.
Es ist eine andere Aufgabe der vorliegenden Erfindung, einen Halbleiterbaustein des in der vorstehend erwähnten mitanhängigen US-Patentanmeldung Nr. 09/725431 beschriebenen Typs bereitzustellen, durch den der vorstehend erwähnte Nachteil eliminiert werden kann.
Diese Aufgaben werden durch die Merkmale der Patentan­ sprüche gelöst.
Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zum Montieren eines Halbleiterchips auf einem Sub­ strat bereitgestellt, das einen Chip-Montagebereich mit meh­ reren Lotstellen aufweist. Der Halbleiterchip weist eine Pad-Montagefläche mit mehreren Bondpads auf, die dazu vorge­ sehen sind, mit entsprechenden der Lotstellen verbunden zu werden. Das Verfahren weist die Schritte auf: Ausbilden meh­ rerer leitfähiger erster Bumps, die jeweils mit einem ent­ sprechenden Bondpad elektrisch verbunden und so ausgebildet sind, daß sie von den entsprechenden Bondpads hervorstehen; Ausbilden einer Photoresistschicht auf der Pad-Montage­ fläche, wobei die ersten Bumps in die Photoresistschicht eingebettet sind; Ausbilden von Zugangslöchern in der Photo­ resistschicht, wobei jedes der Zugangslöcher mit mindestens einem Abschnitt eines entsprechenden ersten Bumps ausgerich­ tet ist und diesen Abschnitt freilegt; und Ausbilden mehre­ rer leitfähiger zweiter Bumps, die jeweils einen unteren Ab­ schnitt aufweisen, der ein entsprechendes der Zugangslöcher füllt, um eine elektrische Verbindung mit dem Abschnitt des entsprechenden ersten Bumps herzustellen und ihn einzukap­ seln, und einen oberen Abschnitt, der sich vom unteren Ab­ schnitt aus erstreckt und von einer oberen Fläche der Photo­ resistschicht gegenüberliegend der Pad-Montagefläche hervor­ steht, um eine elektrische Verbindung mit einer entsprechen­ den Lotstelle auf dem Substrat zu ermöglichen.
Gemäß einem anderen Aspekt der vorliegenden Erfindung wird ein Halbleiterbaustein bereitgestellt, der dazu geeig­ net ist, auf einem Substrat montiert zu werden, das einen Chip-Montagebereich mit mehreren Lotstellen aufweist. Der Halbleiterbaustein weist auf: einen Halbleiterchip mit einer Pad-Montagefläche, die mehrere auf der Pad-Montagefläche an­ geordnete Bondpads aufweist; mehrere leitfähige erste Bumps, die mit entsprechenden Bondpads elektrisch verbunden sind und von den Bondpads hervorstehen; eine auf der Pad-Montage­ fläche des Halbleiterchips ausgebildete Photoresistschicht, wobei die Photoresistschicht mehrere Zugangslöcher aufweist, die jeweils mit mindestens einem Abschnitt eines entspre­ chenden ersten Bumps auf den Bondpads ausgerichtet sind und diesen freilegen; und mehrere leitfähige zweite Bumps, die jeweils einen unteren Abschnitt aufweisen, der ein entspre­ chendes der Zugangslöcher füllt, um eine elektrische Verbin­ dung mit dem Abschnitt eines entsprechenden der ersten Bumps herzustellen und ihn einzukapseln, und einen oberen Ab­ schnitt, der sich vom unteren Abschnitt aus erstreckt und von einer oberen Fläche der Photoresistschicht gegenüberlie­ gend der Pad-Montagefläche hervorsteht.
Gemäß einem noch anderen Aspekt der vorliegenden Erfin­ dung wird ein Verfahren zum Montieren eines Halbleiterchips auf einem Substrat bereitgestellt, das einen Chip-Montage­ bereich mit mehreren Lotstellen aufweist. Der Halbleiterchip weist eine Pad-Montagefläche mit mehreren Bondpads auf, die dazu vorgesehen sind, mit entsprechenden der Lotstellen ver­ bunden zu werden. Das Verfahren weist die Schritte auf: Aus­ bilden einer Photoresistschicht auf der Pad-Montagefläche; Ausbilden von Zugangslöchern in der Photoresistschicht, die jeweils mit mindestens einem Abschnitt eines entsprechenden Bondpads ausgerichtet sind und ihn freilegen und die jeweils durch eine Umfangswand begrenzt sind; Ausbilden mehrerer leitfähiger Überzugsschichten, die jeweils einen rohrförmi­ gen unteren Abschnitt aufweisen, der die Umfangswand eines entsprechenden Zugangslachs bedeckt und mit einem entspre­ chenden Bondpad elektrisch verbunden ist, und einen oberen Abschnitt, der auf einer oberen Fläche der Photore­ sistschicht um das entsprechende Zugangsloch herum ausgebil­ det ist; und Ausbilden mehrerer leitfähiger Körper, die je­ weils einen Ansatzabschnitt aufweisen sowie einen Ankerab­ schnitt und einen Kontaktabschnitt an gegenüberliegenden En­ den des Ansatzabschnitts, wobei der Ankerabschnitt einen In­ nenraum des unteren Abschnitts einer entsprechenden der Überzugsschichten füllt und mit dem oberen Abschnitt der entsprechenden Überzugsschicht elektrisch verbunden ist und ihn einkapselt, wobei der Kontaktabschnitt auf der oberen Fläche der Photoresistschicht ausgebildet ist und an einer Position angeordnet ist, die einer zugeordneten Lotstelle auf dem Chip-Montagebereich des Substrats entspricht, wobei der Ansatzabschnitt auf der oberen Fläche der Photore­ sistschicht ausgebildet ist und die Anker- und Kontaktab­ schnitte miteinander verbindet.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Halbleiterbaustein bereitgestellt, der auf einem Substrat montierbar ist, das einen Chip-Montagebereich mit mehreren Lotstellen aufweist. Der Halbleiterbaustein weist auf: einen Halbleiterchip mit einer Pad-Montagefläche, die mehrere Bondpads aufweist; eine auf der Pad-Montagefläche des Halbleiterchips ausgebildete Photoresistschicht, wobei die Photoresistschicht mehrere Zugangslöcher aufweist, die mit mindestens einem Abschnitt eines entsprechenden der Bondpads ausgerichtet sind und ihn freilegen, wobei jedes der Zugangslöcher durch eine Umfangswand begrenzt ist; meh­ rere Überzugsschichten, die jeweils einen rohrförmigen unte­ ren Abschnitt aufweisen, der die Umfangswand eines entspre­ chenden Zugangslochs bedeckt und mit einem entsprechenden der Bondpads elektrisch verbunden ist, und einen oberen Ab­ schnitt, der auf einer oberen Fläche der Photoresistschicht um das entsprechende Zugangsloch herum ausgebildet ist; und mehrere leitfähige Körper, die jeweils einen Ansatzabschnitt aufweisen sowie einen Ankerabschnitt und einen Kontaktab­ schnitt an gegenüberliegenden Enden des Ansatzabschnitts, wobei der Ankerabschnitt einen Innenraum des unteren Ab­ schnitts einer entsprechenden Überzugsschicht füllt und den oberen Abschnitt der entsprechenden Überzugsschicht einkap­ selt, so daß er mit dem entsprechenden Bondpad elektrisch verbunden ist, wobei der Kontaktabschnitt auf der oberen Fläche der Photoresistschicht ausgebildet und an einer Posi­ tion angeordnet ist, die einer zugeordneten Lotstelle auf dem Chip-Montagebereich des Substrats entspricht, wobei der Ansatzabschnitt auf der oberen Fläche der Photoresistschicht ausgebildet ist und die Anker- und Kontaktabschnitte mitein­ ander verbindet.
Die Zeichnungen stellen Ausführungsformen der Erfindung dar; es zeigen:
Fig. 1 eine schematische Ansicht zum Darstellen eines leitfähigen ersten Bumps, der auf einem Halbleiterchip aus­ gebildet ist, der dazu geeignet ist, gemäß einem erfindungs­ gemäßen Verfahren auf einem Substrat montiert zu werden;
Fig. 2 eine schematische Ansicht zum Darstellen einer Photoresistschicht, die gemäß dem erfindungsgemäßen Verfah­ ren auf einer Pad-Montagefläche des Halbleiterchips von Fig. 1 ausgebildet wird;
Fig. 3 eine schematische Ansicht zum Darstellen einer Maske, die gemäß dem erfindungsgemäßen Verfahren in einem Photolithografieprozeß für die Photoresistschicht von Fig. 2 verwendet wird;
Fig. 4 eine schematische Ansicht zum Darstellen eines Zugangslochs, das gemäß dem erfindungsgemäßen Verfahren in der Photoresistschicht von Fig. 3 ausgebildet wird;
Fig. 5 und 6 schematische Ansichten zum Darstellen der Ausbildung eines zweiten Bumps auf der Oberseite des er­ sten Bumps im Zugangsloch von Fig. 4 gemäß dem erfindungsge­ mäßen Verfahren;
Fig. 7 eine schematische Ansicht zum Darstellen einer Verbindung des zweiten Bumps von Fig. 6 mit dem Substrat;
Fig. 8 und 9 schematische Ansichten zum Darstellen, wie gemäß dem erfindungsgemäßen Verfahren ein modifiziertes Zugangsloch in der Photoresistschicht von Fig. 4 ausgebildet wird;
Fig. 10 und 11 schematische Ansichten zum Darstellen der Ausbildung eines modifizierten zweiten Bumps von Fig. 6 im modifizierten Zugangsloch von Fig. 9;
Fig. 12 bis 14 schematische Ansichten zum Darstellen der Ausbildung eines Zugangslochs in einer Photore­ sistschicht auf einer Pad-Montagefläche eines Halbleiter­ chips und der Ausbildung einer Überzugsschicht im Zugangs­ loch gemäß einer anderen Ausführungsform der vorliegenden Erfindung;
Fig. 15 eine schematische Ansicht zum Darstellen der Ausbildung eines leitfähigen Körpers auf der Photore­ sistschicht von Fig. 6;
Fig. 16 eine schematische Ansicht zum Darstellen der Ausbildung eines leitfähigen Körpers auf der Photore­ sistschicht von Fig. 11;
Fig. 17 eine schematische Ansicht zum Darstellen der Ausbildung eines leitfähigen Körpers auf der Photore­ sistschicht von Fig. 14;
Fig. 18 eine schematische Ansicht zum Darstellen der Ausbildung eines modifizierten leitfähigen Körpers auf der Photoresistschicht von Fig. 15;
Fig. 19 eine schematische Ansicht zum Darstellen der Ausbildung eines modifizierten leitfähigen Körpers auf der Photoresistschicht von Fig. 16; und
Fig. 20 eine schematische Ansicht zum Darstellen der Ausbildung eines modifizierten leitfähigen Körpers auf der Photoresistschicht von Fig. 17.
Fig. 1 zeigt einen gemäß dem erfindungsgemäßen Verfah­ ren auf einem Substrat 6 (vergl. Fig. 7), z. B. auf einer ge­ druckten Schaltung oder einem anderen Halbleiterbaustein, zu montierenden Halbleiterchip 1. Das Substrat 6 weist einen Chip-Montagebereich mit mehreren Lotstellen 61 auf (von de­ nen nur eine Lotstelle 61 dargestellt ist). Der Halbleiter­ chip 1 weist eine Pad-Montagefläche 10 mit mehreren Bondpads 11 auf (es ist nur ein Bondpad 11 dargestellt), die dazu vorgesehen sind, mit entsprechenden der Lotstellen 61 ver­ bunden zu werden und auf der Pad-Montagefläche 10 an Posi­ tionen angeordnet sind, die mit den Positionen der entspre­ chenden Lotstellen 61 auf dem Chip-Montagebereich des Sub­ strats 6 ausgerichtet oder bezüglich diesen versetzt sein können.
Die Fig. 1 bis 6 zeigen aufeinanderfolgende Schritte zum Verarbeiten des Halbleiterchips 1 zum Herstellen eines Halbleiterbausteins, der dazu vorgesehen ist, auf dem Sub­ strat 6 montiert zu werden, gemäß dem erfindungsgemäßen Ver­ fahren.
In Fig. 1 werden mehrere leitfähige erste Bumps 2 (es ist nur ein erster Bump 2 dargestellt) gemäß einem bekannten Verfahren jeweils auf den Bondpads 11 auf der Pad- Montagefläche 10 des Halbleiterchips 1 so ausgebildet, daß sie von den Bondpads hervorstehen.
In Fig. 2 wird eine in Licht aushärtende Schicht, z. B. eine Photoresistschicht 3, auf der Pad-Montagefläche 10 so ausgebildet, daß die ersten Bumps 2 in der Photoresist­ schicht 3 eingebettet sind.
In Fig. 3 wird eine Maske 4 auf der Photoresistschicht 3 angeordnet, und die Photoresistschicht 3 wird an Positio­ nen belichtet, die von den ersten Bumps 2 und den Bondpads 11 versetzt sind. Die belichteten Abschnitte der Photore­ sistschicht 3 härten aus und bilden eine die Pad- Montagefläche 10 bedeckende Isolierschicht.
In Fig. 4 werden mehrere Zugangslöcher 30 (es ist nur eine dargestellt) in der Photoresistschicht 3 ausgebildet, indem unbelichtete Abschnitte der Photoresistschicht 3 durch Lösungswaschen von der Isolierschicht entfernt werden. Jedes der Zugangslöcher 30 legt einen Abschnitt eines entsprechen­ den ersten Bumps 2 frei. In dieser Ausführungsform erstreckt sich jedes Zugangsloch 30 von der oberen Fläche der Photore­ sistschicht 3 bis zu einer Ebene bzw. einem Niveau, das sich über der Pad-Montagefläche 10 und unter einem oberen Ab­ schnitt des entsprechenden ersten Bumps 2 befindet. Die Tie­ fe jedes Zugangslochs 30 kann durch Steuern der Waschzeit während des Lösungswaschens manipuliert werden.
Die Fig. 5 und 6 zeigen die Schritte zum Ausbilden eines leitfähigen zweiten Bumps 5 auf der Oberseite des er­ sten Bumps 2 in jedem Zugangsloch von Fig. 4. In Fig. 5 wird eine Masse einer leitfähigen Metallpaste 5' in jedes der Zu­ gangslöcher 30 eingefüllt, wobei ein oberer Abschnitt der Masse der Metallpaste 5' von einer oberen Fläche der Photo­ resistschicht 3 hervorsteht. Die Masse der Metallpaste 5' wird durch Infrarotstrahlen erwärmt, so daß sie im wesentli­ chen schmilzt, und anschließend gekühlt, um den zweiten Bump 5 auszubilden, der einen unteren Abschnitt aufweist, der das entsprechende Zugangsloch 30 füllt und den freigelegten Ab­ schnitt des entsprechenden ersten Bumps 2 einkapselt, und einen oberen Abschnitt, der von der oberen Fläche der Photo­ resistschicht 3 hervorsteht. Der übrige Teil jedes ersten Bumps 2 ist in der Photoresistschicht 3 eingebettet.
Wie in Fig. 7 dargestellt, kann durch Ausbilden der zweiten Bumps 5 die Herstellung einer Verbindung der Bond­ pads 11 mit den entsprechenden Lotstellen 61 auf dem Sub­ strat 6 erleichtert werden, und die im herkömmlichen Verfah­ ren auftretenden Schwierigkeiten können eliminiert werden.
Fig. 15 entspricht Fig. 7, jeder der Bondpads 11 ist jedoch nicht mit einer entsprechenden Lotstelle 61 ausge­ richtet, sondern stattdessen an einer Position angeordnet, die von der Position der entsprechenden Lotstelle (nicht dargestellt) versetzt ist. Daher weist der Halbleiterbau­ stein ferner mehrere leitfähige Körper 8 (es ist nur einer dargestellt) auf, die hergestellt werden, nachdem die zwei­ ten Bumps 5 ausgebildet wurden. Jeder der leitfähigen Körper 8 weist einen Ansatzabschnitt 801 sowie einen Ankerabschnitt 800 und einen Kontaktabschnitt 802 an gegenüberliegenden En­ den des Ansatzabschnitts 801 auf. Der Ankerabschnitt 800 ist mit dem oberen Abschnitt eines entsprechenden zweiten Bumps 5 elektrisch verbunden und kapselt ihn ein. Der Kontaktab­ schnitt 802 ist auf der oberen Fläche der Photoresistschicht 3 ausgebildet und an einer Position angeordnet, die der zu­ geordneten Lotstelle auf dem Chip-Montagebereich des Sub­ strats entspricht. Der Ansatzabschnitt 801 ist auf der obe­ ren Fläche der Photoresistschicht 3 ausgebildet und verbin­ det die Anker- und Kontaktabschnitte 800, 802 miteinander. Anschließend wird, nachdem die leitfähigen Körper 8 ausge­ bildet wurden, ein dritter Bump 9 durch bekannte Löttechni­ ken auf dem Kontaktabschnitt 802 jedes leitfähigen Körpers 8 bezüglich des entsprechenden Ansatzabschnitts 801 in Quer­ richtung so ausgebildet, daß er vom Kontaktabschnitt hervor­ steht und mit der entsprechenden Lotstelle auf dem Chip- Montagebereich des Substrats ausgerichtet ist.
Alternativ kann, wie in Fig. 18 dargestellt, der dritte Bump 9 mit dem Anker- und dem Ansatzabschnitt 800, 801 ein­ stückig ausgebildet sein.
Die Fig. 8 bis 11 entsprechen den Fig. 3 bis 6 und zeigen aufeinanderfolgende Schritte zum Ausbilden mehre­ rer modifizierter Zugangslöcher 30 (es ist nur eines darge­ stellt) in der Photoresistschicht 3 von Fig. 4 und zum Aus­ bilden mehrerer modifizierter zweiter Bumps 5 (es ist nur einer dargestellt) in den modifizierten Zugangslöchern 30 gemäß dem erfindungsgemäßen Verfahren. Jedes der modifizier­ ten Zugangslöcher 30 hat eine derartige Tiefe von der oberen Fläche der Photoresistschicht 3 zur Pad-Montagefläche 10 des Hallbleiterchips 1, daß jeder modifizierte zweite Bump 5 die gesamte obere Fläche des entsprechenden ersten Bumps 2 be­ deckt.
Fig. 16 entspricht Fig. 15 und zeigt die Ausbildung der leitfähigen Körper 8 auf der Photoresistschicht 3, nachdem die zweiten Bumps 5 von Fig. 11 ausgebildet wurden, wobei die dritten Bumps 9 durch bekannte Löttechniken auf den leitfähigen Körpern 8 ausgebildet werden, nachdem die leit­ fähigen Körper ausgebildet wurden.
Fig. 19 entspricht Fig. 18 und zeigt ein alternatives Verfahren zum Ausbilden des dritten Bumps 9, der mit dem An­ ker- und dem Ansatzabschnitt 800, 801 des leitfähigen Kör­ pers 8 von Fig. 16 einstückig ausgebildet wird.
Die Fig. 12 bis 14 zeigen aufeinanderfolgende Schritte eines modifizierten erfindungsgemäßen Verfahrens zum Verarbeiten des Halbleiterchips 1, um basierend auf dem vorangehend beschriebenen erfindungsgemäßen Verfahren einen modifizierten Halbleiterbaustein herzustellen. Die Ausbil­ dung jedes Zugangslochs 30 erfolgt in diesem Verfahren ähn­ lich wie im vorangehenden Verfahren. An Stelle der Ausbil­ dung der ersten und zweiten Bumps 2, 5 wird jedoch durch be­ kannte Metallisierungs- oder Galvanisierungstechniken eine Überzugsschicht 7 in den entsprechenden Zugangslöchern 30 ausgebildet. Jede Überzugsschicht 7 weist einen rohrförmigen unteren Abschnitt 71 auf, der eine Umfangswand eines ent­ sprechenden Zugangslochs 30 bedeckt und mit einem entspre­ chenden Bondpad 11 elektrisch verbunden ist, und einen obe­ ren Abschnitt 72, der sich vom unteren Abschnitt 71 aus er­ streckt und auf der oberen Fläche der Photoresistschicht 3 um das entsprechende Zugangsloch 30 herum angeordnet ist.
Fig. 17 entspricht Fig. 15 oder Fig. 16 und zeigt die Ausbildung der leitfähigen Körper 8 auf der Photore­ sistschicht 3 von Fig. 14, nachdem die Überzugsschichten 7 ausgebildet wurden, wobei die dritten Bumps 9 durch bekannte Löttechniken auf den leitfähigen Körpern 8 ausgebildet wer­ den, nachdem die leitfähigen Körper 8 ausgebildet wurden. Der Ankerabschnitt 800 jedes leitfähigen Körpers 8 füllt ei­ nen Innenraum des unteren Abschnitts 71 der entsprechenden Überzugsschicht 7 und kapselt den oberen Abschnitt 72 der entsprechenden Überzugsschicht 7 ein, um einen elektrischen Kontakt mit dem entsprechenden Bondpad 11 herzustellen.
Fig. 20 entspricht Fig. 18 oder Fig. 19 und zeigt ein alternatives Verfahren zum Ausbilden des dritten Bump 9, der mit den Anker- und Ansatzabschnitten 800, 801 des leitfähi­ gen Körpers 8 von Fig. 17 einstückig ausgebildet ist.
Die ersten Bumps 2 werden vorzugsweise aus Zinn- Lotmittel hergestellt, während die zweiten Bumps 5 und die leitfähigen Körper 8 aus leitfähiger Paste hergestellt wer­ den, die ein aus Gold, Silber, Kupfer, Eisen, Zinn und Alu­ minium ausgewähltes Metall enthält.
Durch die zweiten Bumps 5 oder die Überzugsschichten 7 können die leitfähigen Körper 8 mit den Bondpads 11 fest und stabil in Kontakt gehalten werden, ohne daß sie während nachfolgender Verarbeitungsschritte, z. B. während eines Wär­ metests, abgezogen oder abgelöst werden.

Claims (23)

1. Verfahren zum Montieren eines Halbleiterchips auf einem Substrat, wobei das Substrat einen Chip-Montagebereich mit mehreren Lotstellen aufweist und der Halbleiterchip eine Pad-Montagefläche mit mehreren Bondpads aufweist, die dazu vorgesehen sind, mit entsprechenden der Lot­ stellen verbunden zu werden, wobei das Verfahren die Schritte aufweist:
Ausbilden mehrerer leitfähiger erster Bumps, die jeweils mit einem entsprechenden Bondpad elektrisch verbunden und so ausgebildet sind, daß sie von den ent­ sprechenden Bondpads hervorstehen;
Ausbilden einer Photoresistschicht auf der Pad- Montagefläche, wobei die ersten Bumps in der Photore­ sistschicht eingebettet sind;
Ausbilden von Zugangslöchern in der Photore­ sistschicht, wobei jedes der Zugangslöcher mit minde­ stens einem Abschnitt eines entsprechenden ersten Bumps ausgerichtet ist und diesen Abschnitt freilegt; und
Ausbilden mehrerer leitfähiger zweiter Bumps, die jeweils einen unteren Abschnitt aufweisen, der ein ent­ sprechendes der Zugangslöcher füllt, um eine elektri­ sche Verbindung mit dem Abschnitt des entsprechenden ersten Bumps herzustellen und ihn einzukapseln, und ei­ nen oberen Abschnitt, der sich vom unteren Abschnitt aus erstreckt und von einer oberen Fläche der Photore­ sistschicht gegenüberliegend der Pad-Montagefläche her­ vorsteht, um eine elektrische Verbindung mit einer ent­ sprechenden Lotstelle auf dem Substrat zu ermöglichen.
2. Verfahren nach Anspruch 1, wobei der Schritt zum Aus­ bilden der zweiten Bumps das Einfüllen einer Masse ei­ ner leitfähigen Metallpaste in jedes der Zugangslöcher aufweist, wobei ein oberer Abschnitt der Masse der Me­ tallpaste von der oberen Fläche der Photoresistschicht hervorsteht, Erwärmen des oberen Abschnitts der Masse der Metallpaste durch Infrarotstrahlen, um die Masse der Metallpaste im wesentlichen zu schmelzen, und an­ schließende Abkühlen der geschmolzenen Masse der Me­ tallpaste aufweist, um den zweiten Bump herzustellen.
3. Verfahren nach Anspruch 1 oder 2, ferner mit dem Schritt zum Ausbilden mehrerer leitfähiger Körper, die jeweils einen Ansatzabschnitt aufweisen sowie einen An­ kerabschnitt und einen Kontaktabschnitt an gegenüber­ liegenden Enden des Ansatzabschnitts, wobei der An­ kerabschnitt mit dem oberen Abschnitt eines entspre­ chenden zweiten Bumps elektrisch verbunden ist und ihn einkapselt, wobei der Kontaktabschnitt auf der oberen Fläche der Photoresistschicht ausgebildet und an einer Position angeordnet ist, die einer zugeordneten Lot­ stelle auf dem Chip-Montagebereich des Substrats ent­ spricht, wobei der Ansatzabschnitt auf der oberen Flä­ che der Photoresistschicht ausgebildet ist und die An­ ker- und Kontaktabschnitte miteinander verbindet.
4. Verfahren nach Anspruch 1, 2 oder 3, wobei jedes der Zugangslöcher eine Tiefe von der oberen Fläche der Pho­ toresistschicht zur Pad-Montagefläche des Halbleiter­ chips aufweist.
5. Verfahren nach Anspruch 1, 2 oder 3, wobei jedes der Zugangslöcher eine Tiefe von der oberen Fläche der Pho­ toresistschicht zu einem Niveau über dem entsprechenden Bondpad und unter einem oberen Abschnitt des entspre­ chenden ersten Bumps aufweist.
6. Verfahren nach einem Anspruch 3, wobei der Kontaktab­ schnitt jedes der leitfähigen Körper einen leitfähigen dritten Bump aufweist, der bezüglich des Ansatzab­ schnitts in Querrichtung vom Kontaktabschnitt hervor­ steht und mit dem Anker- und dem Ansatzabschnitt ein­ stückig ausgebildet ist.
7. Verfahren nach Anspruch 3, ferner mit dem Schritt zum Ausbilden eines leitfähigen dritten Bumps auf dem Kon­ taktabschnitt jedes leitfähigen Körpers, nachdem die leitfähigen Körper ausgebildet wurden, so daß der drit­ te Bump bezüglich des Ansatzabschnitts in Querrichtung vom Kontaktabschnitt hervorsteht.
8. Verfahren nach Anspruch 3, wobei die ersten Bumps aus Zinn-Lotmittel hergestellt sind, und wobei die zweiten Bumps und die leitfähigen Körper aus einer leitfähigen Metallpaste hergestellt sind, die ein Metall enthält das aus Gold, Silber, Kupfer, Eisen, Zinn und Aluminium ausgewählt wird.
9. Halbleiterbaustein, der dazu geeignet ist, auf einem Substrat montiert zu werden, wobei das Substrat einen Chip-Montagebereich mit mehreren Lotstellen aufweist, wobei der Halbleiterbaustein aufweist:
einen Halbleiterchip mit einer Pad-Montagefläche, die mehrere auf der Pad-Montagefläche angeordnete Bond­ pads aufweist;
mehrere leitfähige erste Bumps, die mit entspre­ chenden Bondpads elektrisch verbunden sind und von den Bondpads hervorstehen;
eine auf der Pad-Montagefläche des Halbleiterchips ausgebildete Photoresistschicht, wobei die Photore­ sistschicht mehrere Zugangslöcher aufweist, die jeweils mit mindestens einem Abschnitt eines entsprechenden er­ sten Bumps auf den Bondpads ausgerichtet sind und die­ sen freilegen; und
mehrere leitfähige zweite Bumps, die jeweils einen unteren Abschnitt aufweisen, der ein entsprechendes der Zugangslöcher füllt, um eine elektrische Verbindung mit dem Abschnitt eines entsprechenden ersten Bumps herzu­ stellen und ihn einzukapseln, und einen oberen Ab­ schnitt, der sich vom unteren Abschnitt aus erstreckt und von einer oberen Fläche der Photoresistschicht ge­ genüberliegend der Pad-Montagefläche hervorsteht.
10. Halbleiterbaustein nach Anspruch 9, ferner mit mehreren leitfähigen Körpern, die jeweils einen Ansatzabschnitt aufweisen sowie einen Ankerabschnitt und einen Kontakt­ abschnitt an gegenüberliegenden Enden des Ansatzab­ schnitts, wobei der Ankerabschnitt ein entsprechendes der Zugangslöcher füllt und mit dem oberen Abschnitt eines entsprechenden zweiten Bumps elektrisch verbunden ist und ihn einkapselt, wobei der Kontaktabschnitt auf der oberen Fläche der Photoresistschicht ausgebildet und an einer Position angeordnet ist, die einer zuge­ ordneten Lotstelle auf dem Chip-Montagebereich des Sub­ strats entspricht, wobei der Ansatzabschnitt auf der oberen Fläche der Photoresistschicht ausgebildet ist und die Anker- und Kontaktabschnitte miteinander ver­ bindet.
11. Halbleiterbaustein nach Anspruch 9 oder 10, wobei jedes der Zugangslöcher eine Tiefe von der oberen Fläche der Photoresistschicht zur Pad-Montagefläche des Halblei­ terchips aufweist.
12. Halbleiterbaustein nach Anspruch 9 oder 10, wobei jedes der Zugangslöcher eine Tiefe von der oberen Fläche der Photoresistschicht zu einem Niveau über dem entspre­ chenden Bondpad und unter einem oberen Abschnitt des entsprechenden ersten Bumps aufweist.
13. Halbleiterbaustein nach Anspruch 10, 11 oder 12, wobei der Kontaktabschnitt jedes der leitfähigen Körper einen leitfähigen dritten Bump aufweist, der bezüglich des Ansatzabschnitts in Querrichtung vom Kontaktabschnitt hervorsteht und mit dem Anker- und dem Ansatzabschnitt einstückig ausgebildet ist.
14. Halbleiterbaustein nach Anspruch 10, ferner mit einem leitfähigen dritten Bump, der auf dem Kontaktabschnitt jedes der leitfähigen Körper so ausgebildet ist, daß der dritte Bump bezüglich des Ansatzabschnittes in Querrichtung vom Kontaktabschnitt hervorsteht.
15. Halbleiterbaustein nach einem der Ansprüche 10 bis 14, wobei die ersten Bumps aus Zinn-Lotmittel hergestellt sind, und wobei die zweiten Bumps und die leitfähigen Körper aus einer leitfähigen Metallpaste hergestellt sind, die ein Metall enthält, das aus Gold, Silber, Kupfer, Eisen, Zinn und Aluminium ausgewählt wird.
16. Verfahren zum Montieren eines Halbleiterchips auf einem Substrat, wobei das Substrat einen Chip-Montagebereich mit mehreren Lotstellen aufweist und der Halbleiterchip eine Pad-Montagefläche mit mehreren Bondpads aufweist, die dazu vorgesehen sind, mit entsprechenden der Lot­ stellen verbunden zu werden, wobei das Verfahren die Schritte aufweist:
Ausbilden einer Photoresistschicht auf der Pad- Montagefläche;
Ausbilden von Zugangslöchern in der Photore­ sistschicht, wobei jedes Zugangsloch mit mindestens ei­ nem Abschnitt eines entsprechenden Bondpads ausgerich­ tet ist und ihn freilegt, und wobei jedes Zugangsloch durch eine Umfangswand begrenzt ist;
Ausbilden mehrerer leitfähiger Überzugsschichten durch eine Metallisierungs- oder Galvanisierungstech­ nik, wobei jede Überzugsschicht einen rohrförmigen un­ teren Abschnitt aufweist, der die Umfangswand eines entsprechenden Zugangslochs bedeckt und mit einem ent­ sprechenden Bondpad elektrisch verbunden ist, und einen oberen Abschnitt, der auf einer oberen Fläche der Pho­ toresistschicht um das entsprechende Zugangsloch herum angeordnet ist; und
Ausbilden mehrerer leitfähiger Körper, die jeweils einen Ansatzabschnitt aufweisen sowie einen Ankerab­ schnitt und einen Kontaktabschnitt an gegenüberliegen­ den Enden des Ansatzabschnitts, wobei der Ankerab­ schnitt einen Innenraum des unteren Abschnitts einer entsprechenden Überzugsschicht füllt und den oberen Ab­ schnitt der entsprechenden Überzugsschicht einkapselt, so daß er mit dem entsprechenden Bondpad elektrisch verbunden ist, wobei der Kontaktabschnitt auf der obe­ ren Fläche der Photoresistschicht ausgebildet und an einer Position angeordnet ist, die einer zugeordneten Lotstelle auf dem Chip-Montagebereich des Substrats entspricht, wobei der Ansatzabschnitt auf der oberen Fläche der Photoresistschicht ausgebildet ist und die Anker- und Kontaktabschnitte miteinander verbindet.
17. Verfahren nach Anspruch 16, wobei der Kontaktabschnitt jedes der leitfähigen Körper einen leitfähigen Bump aufweist, der bezüglich des Ansatzabschnitts in Quer­ richtung vom Kontaktabschnitt hervorsteht und mit dem Anker- und dem Ansatzabschnitt einstückig ausgebildet ist.
18. Verfahren nach Anspruch 16 oder 17, ferner mit dem Schritt zum Ausbilden eines leitfähigen Bumps auf dem Kontaktabschnitt jedes der leitfähigen Körper, nachdem die leitfähigen Körper ausgebildet wurden, so daß der Bump bezüglich des Ansatzabschnitts in Querrichtung vom Kontaktabschnitt hervorsteht.
19. Verfahren nach Anspruch 18, wobei die Bumps aus Zinn- Lotmittel hergestellt ist und die leitfähigen Körper aus einer leitfähigen Metallpaste hergestellt sind, die ein Metall enthält, das aus Gold, Silber, Kupfer, Ei­ sen, Zinn und Aluminium ausgewählt wird.
20. Halbleiterbaustein, der dazu geeignet ist, auf einem Substrat montiert zu werden, wobei das Substrat einen Chip-Montagebereich mit mehreren Lotstellen aufweist, wobei der Halbleiterbaustein aufweist:
einen Halbleiterchip mit einer Pad-Montagefläche mit mehreren Bondpads;
eine auf der Pad-Montagefläche des Halbleiterchips ausgebildete Photoresistschicht, wobei die Photore­ sistschicht mehrere Zugangslöcher aufweist, die mit mindestens einem Abschnitt eines entsprechenden Bond­ pads ausgerichtet sind und diesen freilegen, wobei je­ des der Zugangslöcher durch eine Umfangswand begrenzt ist;
mehrere Überzugsschichten, die jeweils einen rohr­ förmigen unteren Abschnitt aufweisen, der die Umfangs­ wand eines entsprechenden Zugangslochs bedeckt und mit einem entsprechenden der Bondpads elektrisch verbunden ist, und einen oberen Abschnitt, der auf einer oberen Fläche der Photoresistschicht um das entsprechende Zu­ gangsloch herum angeordnet ist; und
mehrere leitfähige Körper, die jeweils einen An­ satzabschnitt aufweisen sowie einen Ankerabschnitt und einen Kontaktabschnitt an gegenüberliegenden Enden des Ansatzabschnitts, wobei der Ankerabschnitt einen Innen­ raum des unteren Abschnitts einer entsprechenden Über­ zugsschicht füllt und den oberen Abschnitt der entspre­ chenden Überzugsschicht einkapselt, so daß er mit dem entsprechenden Bondpad elektrisch verbunden ist, wobei der Kontaktabschnitt auf der oberen Fläche der Photore­ sistschicht ausgebildet und an einer Position angeord­ net ist, die einer zugeordneten Lotstelle auf dem Chip- Montagebereich des Substrats entspricht, wobei der An­ satzabschnitt auf der oberen Fläche der Photore­ sistschicht ausgebildet ist und die Anker- und Kontakt­ abschnitte miteinander verbindet.
21. Halbleiterbaustein nach Anspruch 20, wobei der Kontakt­ abschnitt jedes der leitfähigen Körper einen leitfähi­ gen Bump aufweist, der bezüglich des Ansatzabschnitts in Querrichtung vom Kontaktabschnitt hervorsteht und mit dem Anker- und dem Ansatzabschnitt einstückig aus­ gebildet ist.
22. Halbleiterbaustein nach Anspruch 20 oder 21, ferner mit einem leitfähigen Bump, die auf dem Kontaktabschnitt jedes der leitfähigen Körper so ausgebildet ist, daß der Bump bezüglich des Ansatzabschnitts in Querrichtung vom Kontaktabschnitt hervorsteht.
23. Halbleiterbaustein nach Anspruch 22, wobei der Bump aus Zinn-Lotmittel hergestellt ist und die leitfähigen Kör­ per aus einer leitfähigen Metallpaste hergestellt sind, die ein Metall enthält, das aus Gold, Silber, Kupfer, Eisen, Zinn und Aluminium ausgewählt wird.
DE2001110453 2000-01-14 2001-03-05 Verfahren zum Montieren eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein Withdrawn DE10110453A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089100578A TW434848B (en) 2000-01-14 2000-01-14 Semiconductor chip device and the packaging method

Publications (1)

Publication Number Publication Date
DE10110453A1 true DE10110453A1 (de) 2002-05-08

Family

ID=21658480

Family Applications (4)

Application Number Title Priority Date Filing Date
DE2000127852 Withdrawn DE10027852A1 (de) 2000-01-14 2000-06-06 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat geeignetes Halbleiterbaelement
DE2001101948 Expired - Fee Related DE10101948B4 (de) 2000-01-14 2001-01-17 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE2001110453 Withdrawn DE10110453A1 (de) 2000-01-14 2001-03-05 Verfahren zum Montieren eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE2001117239 Ceased DE10117239A1 (de) 2000-01-14 2001-04-06 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat, und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung

Family Applications Before (2)

Application Number Title Priority Date Filing Date
DE2000127852 Withdrawn DE10027852A1 (de) 2000-01-14 2000-06-06 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat geeignetes Halbleiterbaelement
DE2001101948 Expired - Fee Related DE10101948B4 (de) 2000-01-14 2001-01-17 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE2001117239 Ceased DE10117239A1 (de) 2000-01-14 2001-04-06 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat, und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung

Country Status (4)

Country Link
US (3) US6239488B1 (de)
JP (4) JP3328643B2 (de)
DE (4) DE10027852A1 (de)
TW (5) TW434848B (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9293442B2 (en) 2014-03-07 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
DE102015106053A1 (de) * 2015-01-23 2016-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiterbauelement und Verfahren zur Herstellung
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US9460987B2 (en) 2013-03-06 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for package-on-package devices and a method of fabricating

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707159B1 (en) * 1999-02-18 2004-03-16 Rohm Co., Ltd. Semiconductor chip and production process therefor
US6437448B1 (en) * 2000-01-14 2002-08-20 I-Ming Chen Semiconductor device adapted for mounting on a substrate
US6400016B2 (en) * 2000-01-14 2002-06-04 I-Ming Chen Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method
US7057292B1 (en) * 2000-05-19 2006-06-06 Flipchip International, Llc Solder bar for high power flip chips
TW494548B (en) * 2000-08-25 2002-07-11 I-Ming Chen Semiconductor chip device and its package method
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
JP2003100801A (ja) * 2001-09-25 2003-04-04 Mitsubishi Electric Corp 半導体装置
US7102217B2 (en) 2003-04-09 2006-09-05 Micron Technology, Inc. Interposer substrates with reinforced interconnect slots, and semiconductor die packages including same
TW594889B (en) 2003-05-02 2004-06-21 Yu-Nung Shen Wafer level package method and chip packaged by this method
US7565141B2 (en) * 2003-10-08 2009-07-21 Macaluso Anthony G Over the air provisioning of mobile device settings
JP4972280B2 (ja) * 2004-12-09 2012-07-11 ローム株式会社 半導体装置
US20060186535A1 (en) * 2005-02-23 2006-08-24 Visteon Global Technologies, Inc. Semi-conductor die mount assembly
US7927976B2 (en) * 2008-07-23 2011-04-19 Semprius, Inc. Reinforced composite stamp for dry transfer printing of semiconductor elements
WO2010059781A1 (en) * 2008-11-19 2010-05-27 Semprius, Inc. Printing semiconductor elements by shear-assisted elastomeric stamp transfer
TW201023314A (en) 2008-12-02 2010-06-16 Aflash Technology Co Ltd Semiconductor chip packaging structure
US8261660B2 (en) * 2009-07-22 2012-09-11 Semprius, Inc. Vacuum coupled tool apparatus for dry transfer printing semiconductor elements
US8916969B2 (en) * 2011-07-29 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, packaging methods and structures
JP5944979B1 (ja) 2014-12-26 2016-07-05 千住金属工業株式会社 はんだ転写シート、はんだバンプ及びはんだ転写シートを用いたはんだプリコート方法
DE102016109950B3 (de) 2016-05-30 2017-09-28 X-Fab Semiconductor Foundries Ag Integrierte Schaltung mit einem - durch einen Überführungsdruck aufgebrachten - Bauelement und Verfahren zur Herstellung der integrierten Schaltung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
US5661086A (en) * 1995-03-28 1997-08-26 Mitsui High-Tec, Inc. Process for manufacturing a plurality of strip lead frame semiconductor devices
JP3060896B2 (ja) * 1995-05-26 2000-07-10 日本電気株式会社 バンプ電極の構造
DE19541039B4 (de) * 1995-11-03 2006-03-16 Assa Abloy Identification Technology Group Ab Chip-Modul sowie Verfahren zu dessen Herstellung
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
US5902686A (en) * 1996-11-21 1999-05-11 Mcnc Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
US5923234A (en) * 1997-10-27 1999-07-13 Lockheed Martin Corp. Hermetic feedthrough using three-via transmission lines
JP3042613B2 (ja) * 1997-11-27 2000-05-15 日本電気株式会社 半導体装置およびその製造方法
DE19800566A1 (de) * 1998-01-09 1999-07-15 Siemens Ag Verfahren zum Herstellen eines Halbleiterbauelementes und ein derart hergestelltes Halbleiterbauelement
US6075712A (en) * 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip
US6011314A (en) * 1999-02-01 2000-01-04 Hewlett-Packard Company Redistribution layer and under bump material structure for converting periphery conductive pads to an array of solder bumps
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method
TW494548B (en) * 2000-08-25 2002-07-11 I-Ming Chen Semiconductor chip device and its package method

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10515875B2 (en) 2013-03-06 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for package-on-package devices
US11037861B2 (en) 2013-03-06 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for package-on-package devices
US9460987B2 (en) 2013-03-06 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for package-on-package devices and a method of fabricating
US9922903B2 (en) 2013-03-06 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for package-on-package devices and a method of fabricating
US10269685B2 (en) 2013-03-06 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for package-on-package devices
US10347612B2 (en) 2014-03-07 2019-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in InFO package
US10861835B2 (en) 2014-03-07 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in InFO package
US9293442B2 (en) 2014-03-07 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US9831224B2 (en) 2014-03-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US10811389B2 (en) 2014-07-01 2020-10-20 Taiwan Semiconductor Manufacturing Company Semiconductor package for thermal dissipation
US11804475B2 (en) 2014-07-01 2023-10-31 Taiwan Semiconductor Manufacturing Company Semiconductor package for thermal dissipation
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US11594520B2 (en) 2014-07-01 2023-02-28 Taiwan Semiconductor Manufacturing Company Semiconductor package for thermal dissipation
US10163861B2 (en) 2014-07-01 2018-12-25 Taiwan Semiconductor Manufacturing Company Semiconductor package for thermal dissipation
DE102015106053A1 (de) * 2015-01-23 2016-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiterbauelement und Verfahren zur Herstellung
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US10103132B2 (en) 2015-01-23 2018-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
DE102015106053B4 (de) 2015-01-23 2022-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiterbauelement und Verfahren zur Herstellung

Also Published As

Publication number Publication date
TW503534B (en) 2002-09-21
TW495933B (en) 2002-07-21
DE10027852A1 (de) 2001-08-02
JP2001196421A (ja) 2001-07-19
JP2002141438A (ja) 2002-05-17
US6239488B1 (en) 2001-05-29
DE10117239A1 (de) 2002-07-25
JP3328643B2 (ja) 2002-09-30
US20020072148A1 (en) 2002-06-13
US6333561B1 (en) 2001-12-25
DE10101948B4 (de) 2008-01-10
JP2002110853A (ja) 2002-04-12
JP3443567B2 (ja) 2003-09-02
TW466716B (en) 2001-12-01
TW434848B (en) 2001-05-16
TW466715B (en) 2001-12-01
JP2002198464A (ja) 2002-07-12
DE10101948A1 (de) 2002-04-18

Similar Documents

Publication Publication Date Title
DE10110453A1 (de) Verfahren zum Montieren eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE10309502B4 (de) Verfahren zur Herstellung einer Lothügelstruktur und Lothügelstruktur
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE19650148A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE102008028072A1 (de) Halbleitergerät
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE112006001036T5 (de) Elektronisches Bauelement und elektronische Anordnung
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE102008039389A1 (de) Halbleiterbauelement
DE69737320T2 (de) Halbleitervorrichtung
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102006042774A1 (de) Verfahren zur Herstellung einer elektrischen Ankontaktierung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE10018126A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: COMPUTECH INTERNATIONAL VENTURES LTD., TORTOLA, VG

8181 Inventor (new situation)

Inventor name: CHEN, I-MING, TAIPEH/T AI-PEI, TW

8127 New person/name/address of the applicant

Owner name: EVERGRAND HOLDINGS LTD., TORTOLA, VG

R082 Change of representative

Representative=s name: PATRONUS IP PATENT- & RECHTSANWAELTE BERNHARD , DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131001