JP2002198464A - 半導体チップを基板上に実装する方法、および基板上に実装するのに適した半導体装置 - Google Patents

半導体チップを基板上に実装する方法、および基板上に実装するのに適した半導体装置

Info

Publication number
JP2002198464A
JP2002198464A JP2001112806A JP2001112806A JP2002198464A JP 2002198464 A JP2002198464 A JP 2002198464A JP 2001112806 A JP2001112806 A JP 2001112806A JP 2001112806 A JP2001112806 A JP 2001112806A JP 2002198464 A JP2002198464 A JP 2002198464A
Authority
JP
Japan
Prior art keywords
pad
substrate
mounting surface
bonding
surface portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001112806A
Other languages
English (en)
Inventor
I Ming Chen
イ−ミン・チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JP2002198464A publication Critical patent/JP2002198464A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 半導体チップと外部回路との接続を簡単に安
定して行える半導体装置を製造する方法を提供する。 【解決手段】 半導体装置を製造する方法において、接
合パッドを有するパッド実装部を備えた半導体チップを
装備し、パッド実装表面部にプリント回路シートを装着
し、プリント回路シート上の接合パッドと導電性トレー
スをそれぞれ相互に接続する導電性接合ワイヤを形成
し、プリント表面部とパッド実装表面部にフォトレジス
ト層を形成し、フォトレジスト層内にアクセス孔を形成
して接合パッドからそれぞれオフセットした導電性トレ
ースの一部分を露出し、各接合パッドとそれぞれ電気的
に接続するようにアクセス孔内に複数の導電体を形成す
るステップを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板上に半導体チ
ップを実装する方法、および基板上に実装するのに適し
た半導体装置に関する。
【０００２】
【従来の技術】本発明は、本願出願人が２０００年１０
月１６日に出願した同時係属中の米国特許出願第０９／
６８８，８５５号に関連するもので、該出願全体の開示
はそれを参照することで本願に組み入れる。
【０００３】半導体製造技術の急速な進歩に伴って、半
導体チップ表面上の接合パッドのサイズが小さくなり、
隣接する接合パッドとの間隔が狭くなりつつある。これ
は、半導体チップと外部回路との接続を困難にし、生産
性の低下を引き起こす。
【０００４】同時係属中の米国特許出願第０９／６８
８，８５５号には、半導体装置の製造のために基板上に
半導体チップを実装する方法が開示されている。基板
は、複数のはんだ点を備えたチップ実装部を有する。半
導体チップは、複数の接合パッドを備えたパッド実装表
面部を有し、接合パッドは、対応するはんだ点と接続さ
れるとともに、パッド実装表面部に、チップ実装部上の
対応するはんだ点の位置からオフセットした位置に設け
られる。この方法には、パッド実装表面部上の１つの接
合パッドの一部分と一致するとともに当該接合パッドの
一部分を露出する複数の接点受入空間（contact receiv
ing cavities）を有するパッド実装表面部上にフォトレ
ジスト層を形成するステップと、各導電体が接合パッド
の１つに電気的に接続される複数の導電体を形成するス
テップとを含む。各導電体は、１つの接点受入空間を満
たし、各接合パッドに接続する固定部と、固定部から伸
出し、フォトレジスト層の表面上に形成される拡張部
と、拡張部の一端から突出し、固定部に対面するフォト
レジスト層の表面上に形成される接触部とを有する。接
触部は、基板のチップ実装部上の各はんだ点に対応する
位置に配置される。
【０００５】
【発明が解決しようとする課題】本発明の主なる目的
は、前記同時係属中の米国特許出願第０９／６８８，８
５５号に開示されているものと同様のタイプの、前記課
題を解決するために基板上に半導体チップを実装する方
法を提供する。
【０００６】本発明の他の目的は、前記同時係属中の米
国特許出願第０９／６８８，８５５号に開示されている
ものと同様のタイプの、前記課題の解決が可能な半導体
装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明の一つの形態で
は、複数のはんだ点を備えたチップ実装部を持つ基板に
半導体チップを実装するための方法が提供されている。
半導体チップは複数の接合パッドを備えたパッド実装表
面部を有する。パッド実装表面部は対応するはんだ点に
接続されるとともに、パッド実装表面上に対応するチッ
プ実装部上のはんだ点の位置からオフセットした位置に
配置される。この方法には、プリント回路シートをパッ
ド実装表面部に装着し、ここで接合パッドはプリント回
路シートから露出され、プリント回路シートはパッド実
装表面部と反対側にあって複数の導電性トレースがプリ
ントされたプリント表面部を有する非導電性基板を含
み、導電性トレースはそれぞれ電気的に接合パッドに接
続するとともにプリント表面部にそって横方向に接合パ
ッドから離隔して設けられ、複数の導電性接合ワイヤ
を、接合パッドと導電性トレースをそれぞれ相互に接続
するように形成し、フォトレジスト層を、接合パッドと
接合ワイヤが埋め込まれるようにプリント表面部とパッ
ド実装表面部に形成し、アクセス孔を、各導電性トレー
スの少なくとも一部分と一致するとともに当該一部分か
ら露出するようにフォトレジスト層に形成し、複数の導
電体をアクセス孔に形成し、各導電体が各接合パッドに
電気的に接続するステップからなる。
【０００８】本発明の他の形態は、複数のはんだ点を備
えたチップ実装部を有する基板上の実装に適する半導体
装置に関する。半導体装置は、パッド実装表面上にチッ
プ実装部上のはんだ点の位置からオフセットした位置に
配置される複数の接合パッドを備えたパッド実装表面部
を有する半導体チップと、パッド実装表面部に装着さ
れ、パッド実装表面部と反対側にあって、プリント表面
部にそって横方向に接合パッドから離隔された複数の導
電性トレースがプリントされるプリント表面部を有する
非導電性基板を含むプリント回路シートと、接合パッド
と導電性トレースをそれぞれ相互に接続する複数の導電
性接合ワイヤと、接合パッドと接合ワイヤが埋め込まれ
るようにプリント表面部とパッド実装表面部を覆い、複
数のアクセス孔を形成し、各アクセス孔が各導電性トレ
ースの少なくとも一部分と一致するとともに当該一部分
を露出するフォトレジスト層と、アクセス孔に配置さ
れ、接合パッドに電気的にそれぞれ接続される複数の導
電体とから構成される。
【０００９】
【発明の実施の形態】図５は、本発明の方法により、基
板９上に実装される半導体チップ１を示す。基板９は複
数のはんだ点９０を備えたチップ実装部を有する。半導
体チップ１は複数の接合パッド１１を備えた（図１参
照）パッド実装表面部１０を有する。接合パッド１１
は、対応するはんだ点９０に接続されるとともに、パッ
ド実装表面１０上の、基板９のチップ実装部上の対応す
るはんだ点９０の位置からオフセットされた位置に配置
される。接合パッド１１はパッド実装表面部１０の中心
線にそって一列に整列している。
【００１０】図１〜図５は、本発明の方法により半導体
チップ１を処理して、基板９上に実装される半導体装置
を形成する連続したステップを示している。
【００１１】図１、図２において、プリント回路シート
２はパッド実装表面部１０に、接合パッド１１を有する
パッド実装表面部１０の一部分がプリント回路シート２
より露出するように装着されている。プリント回路シー
ト２は、パッド実装表面部１０と反対側にあるとともに
複数の離隔した導電性トレース２１をプリントされたプ
リント表面部２０を有する非導電性基板を含む。導電性
トレースは、それぞれ電気的に接合パッド１１に接続さ
れ、プリント表面部２０にそって横方向に接合パッド１
１から離隔されている。
【００１２】複数の導電性接合ワイヤ２２が公知のワイ
ヤ接合技術にて形成され、それぞれ接合パッド１１と導
電性トレース２１を相互に接続する。
【００１３】図３では、フォトレジスト層３のような光
硬化層（light-curable layer）がプリント表面部２０
とパッド実装表面部１０上に、接合パッド１１と接合ワ
イヤ２２がフォトレジスト層３に埋め込まれるように形
成されている。マスク４がフォトレジスト層３上に重ね
られ、フォトレジスト層３は導電性トレース２１の接触
部２１１からオフセットした位置に露出される。フォト
レジスト層３の露出部は硬化して、プリント表面部２０
とパッド実装表面部１０を覆う絶縁層を形成する。
【００１４】図４では、複数のアクセス孔３０（１つだ
けが図示されている）が、溶剤洗浄により絶縁層からフ
ォトレジスト層３の非露出部を取り除くことによりフォ
トレジスト層３内に形成されている。各アクセス孔３０
は対応する各導電性トレース２１の接触部２１１を露出
する。各導電性トレース２１の接触部２１１は基板９の
各はんだ点９０と一致することが好ましい（図５参
照）。
【００１５】複数の導電体５がそれぞれアクセス孔３０
内に形成される（図５では１つのみ示されている）。各
導電体５は電気的に各接合パッド１１に接続され、基板
９の対応するはんだ点９０に電気接続できるように対応
するアクセス孔３０から突出している（図５参照）。
【００１６】図６、図７では、接合パッドの異なるレイ
アウトにより図５から変更された、フォトレジスト層
３、導電体５、プリント回路シート２、接合ワイヤ２
２、半導体チップ１のアセンブリの異なる形態が示され
ている。図６において、接合パッド１１は半導体チップ
１のパッド実装表面部１０の周辺部上に形成される。図
７では、接合パッド１１は半導体チップ１のパッド実装
表面部１０の中心部に沿って平行な２列に形成される。
【００１７】プリント回路シート２、接合ワイヤ、導電
体５により半導体チップ１と基板９との電気的接続が簡
単に安定して行える。
【００１８】本発明の本質から遺脱することなく本発明
から様々な修正や変形をすることが可能であることは明
らかである。それ故に本発明は、請求項にて記載される
ものに限定されることを意図する。
【図面の簡単な説明】
【図１】 本発明の方法により導電性接合ワイヤを介し
てプリント回路シートに接続する半導体チップの破断斜
視図。
【図２】 図１のプリント回路シート、接合ワイヤ、半
導体チップのアセンブリの断面図。
【図３】 本発明の方法により図２のアセンブリに対す
るフォトリソグラフィプロセスで使用されるフォトレジ
スト層とマスクを示す図。
【図４】 本発明の方法により図３のフォトレジスト層
内に形成されるアクセス孔と、該アクセス孔内に形成さ
れる導電体を示す図。
【図５】 図４のフォトレジスト層、導電体、プリント
回路シート、接合ワイヤ、半導体チップのアセンブリを
示す図。
【図６】 接合パッドの異なるレイアウトにより図５か
ら変更された、フォトレジスト層、導電体、プリント回
路シート、接合ワイヤ、半導体チップのアセンブリの異
なる形態を示す。
【図７】 接合パッドの異なるレイアウトにより図５か
ら変更された、フォトレジスト層、導電体、プリント回
路シート、接合ワイヤ、半導体チップのアセンブリの異
なる形態を示す。
【符号の説明】
１〜半導体チップ、２〜プリント回路シート、３〜フォ
トレジスト層、４〜マスク、５〜導電体、９〜基板、１
０〜パッド実装部、１１〜接合パッド、２０〜プリント
表面部、２１〜導電性トレース、２２〜接合ワイヤ、３
０〜アクセス孔、９０〜はんだ点、２１１〜プリント表
面部。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 基板上に半導体チップを実装する方法に
    おいて、前記基板は複数のはんだ点を備えたチップ実装
    部を有し、前記半導体チップは複数の接合パッドを備え
    たパッド実装表面部を有し、接合パッドは対応するはん
    だ点に接続されるとともに、前記パッド実装表面部に対
    応する前記チップ実装部上の前記はんだ点の位置からオ
    フセットした位置に配置され、前記方法は、 プリント回路シートを前記パッド実装表面部に装着し、
    ここで前記接合パッドは前記プリント回路シートから露
    出され、前記プリント回路シートは前記パッド実装表面
    部と反対側にあって、複数の導電性トレースがプリント
    された前記プリント表面部を有する非導電性基板を含
    み、前記導電性トレースはそれぞれ電気的に前記接合パ
    ッドに接続するとともに前記プリント表面部にそって横
    方向に前記接合パッドから離隔して設けられ、 複数の導電性接合ワイヤを、前記接合パッドと前記導電
    性トレースをそれぞれ相互に接続するように形成し、 フォトレジスト層を、前記接合パッドと前記接合ワイヤ
    が埋め込まれるように前記プリント表面部と前記パッド
    実装表面部に形成し、 アクセス孔を、各導電性トレースの少なくとも一部分と
    一致するとともに当該一部分から露出するように前記フ
    ォトレジスト層に形成し、 複数の導電体を前記アクセス孔に形成し、前記各導電体
    が各接合パッドに電気的に接続するステップからなるこ
    とを特徴とする基板上の半導体チップを実装する方法。
  2. 【請求項２】 前記各アクセス孔が前記基板の前記チッ
    プ実装部上の各はんだ点と対応する位置で前記フォトレ
    ジスト層に形成されることを特徴とする前記請求項１に
    記載の基板上の半導体チップを実装する方法。
  3. 【請求項３】 基板上に実装するのに適した半導体装置
    において、前記基板は複数のはんだ点を備えたチップ実
    装部を有し、前記半導体装置は、 前記パッド実装表面上に前記チップ実装部上のはんだ点
    の位置からオフセットした位置に配置される複数の接合
    パッドを備えたパッド実装表面部を有する半導体チップ
    と、 前記パッド実装表面部に装着され、前記パッド実装表面
    部と反対側にあって、前記プリント表面部にそって横方
    向に前記接合パッドから離隔された複数の導電性トレー
    スがプリントされるプリント表面部を有する非導電性基
    板を含むプリント回路シートと、 前記接合パッドと前記導電性トレースをそれぞれ相互に
    接続する複数の導電性接合ワイヤと、 前記接合パッドと前記接合ワイヤが埋め込まれるように
    前記プリント表面部と前記パッド実装表面部を覆い、複
    数のアクセス孔を形成し、各アクセス孔が前記各導電性
    トレースの少なくとも一部分と一致するとともに当該一
    部分を露出するフォトレジスト層と、 前記アクセス孔に配置され、前記接合パッドに電気的に
    それぞれ接続する複数の導電体とから構成されることを
    特徴とする基板上に実装するのに適した半導体装置。
  4. 【請求項４】 前記アクセス孔が、それぞれ前記基板の
    チップ実装部上の各はんだ点と対応する位置で前記フォ
    トレジスト層に形成されることを特徴とする前記請求項
    ３に記載の基板上に実装するのに適した半導体装置。
JP2001112806A 2000-01-14 2001-04-11 半導体チップを基板上に実装する方法、および基板上に実装するのに適した半導体装置 Pending JP2002198464A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW089100578A TW434848B (en) 2000-01-14 2000-01-14 Semiconductor chip device and the packaging method
TW89100578A04 2000-12-08

Publications (1)

Publication Number Publication Date
JP2002198464A true JP2002198464A (ja) 2002-07-12

Family

ID=21658480

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2000217360A Expired - Lifetime JP3328643B2 (ja) 2000-01-14 2000-07-18 半導体チップを基板に実装する方法及び基板への実装に適した半導体デバイス
JP2000400815A Expired - Fee Related JP3443567B2 (ja) 2000-01-14 2000-12-28 基板に半導体チップを実装する方法および基板に実装するのに適した半導体デバイス
JP2001110048A Pending JP2002141438A (ja) 2000-01-14 2001-04-09 半導体チップを基板に実装する方法および基板に実装するのに適した半導体装置
JP2001112806A Pending JP2002198464A (ja) 2000-01-14 2001-04-11 半導体チップを基板上に実装する方法、および基板上に実装するのに適した半導体装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2000217360A Expired - Lifetime JP3328643B2 (ja) 2000-01-14 2000-07-18 半導体チップを基板に実装する方法及び基板への実装に適した半導体デバイス
JP2000400815A Expired - Fee Related JP3443567B2 (ja) 2000-01-14 2000-12-28 基板に半導体チップを実装する方法および基板に実装するのに適した半導体デバイス
JP2001110048A Pending JP2002141438A (ja) 2000-01-14 2001-04-09 半導体チップを基板に実装する方法および基板に実装するのに適した半導体装置

Country Status (4)

Country Link
US (3) US6239488B1 (ja)
JP (4) JP3328643B2 (ja)
DE (4) DE10027852A1 (ja)
TW (5) TW434848B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707159B1 (en) * 1999-02-18 2004-03-16 Rohm Co., Ltd. Semiconductor chip and production process therefor
US6437448B1 (en) * 2000-01-14 2002-08-20 I-Ming Chen Semiconductor device adapted for mounting on a substrate
US6400016B2 (en) * 2000-01-14 2002-06-04 I-Ming Chen Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method
US7057292B1 (en) * 2000-05-19 2006-06-06 Flipchip International, Llc Solder bar for high power flip chips
TW494548B (en) * 2000-08-25 2002-07-11 I-Ming Chen Semiconductor chip device and its package method
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
JP2003100801A (ja) * 2001-09-25 2003-04-04 Mitsubishi Electric Corp 半導体装置
US7102217B2 (en) 2003-04-09 2006-09-05 Micron Technology, Inc. Interposer substrates with reinforced interconnect slots, and semiconductor die packages including same
TW594889B (en) 2003-05-02 2004-06-21 Yu-Nung Shen Wafer level package method and chip packaged by this method
US7565141B2 (en) * 2003-10-08 2009-07-21 Macaluso Anthony G Over the air provisioning of mobile device settings
JP4972280B2 (ja) * 2004-12-09 2012-07-11 ローム株式会社 半導体装置
US20060186535A1 (en) * 2005-02-23 2006-08-24 Visteon Global Technologies, Inc. Semi-conductor die mount assembly
US7927976B2 (en) * 2008-07-23 2011-04-19 Semprius, Inc. Reinforced composite stamp for dry transfer printing of semiconductor elements
WO2010059781A1 (en) * 2008-11-19 2010-05-27 Semprius, Inc. Printing semiconductor elements by shear-assisted elastomeric stamp transfer
TW201023314A (en) * 2008-12-02 2010-06-16 Aflash Technology Co Ltd Semiconductor chip packaging structure
US8261660B2 (en) * 2009-07-22 2012-09-11 Semprius, Inc. Vacuum coupled tool apparatus for dry transfer printing semiconductor elements
US8916969B2 (en) * 2011-07-29 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, packaging methods and structures
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9293442B2 (en) 2014-03-07 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
JP5944979B1 (ja) * 2014-12-26 2016-07-05 千住金属工業株式会社 はんだ転写シート、はんだバンプ及びはんだ転写シートを用いたはんだプリコート方法
DE102016109950B3 (de) 2016-05-30 2017-09-28 X-Fab Semiconductor Foundries Ag Integrierte Schaltung mit einem - durch einen Überführungsdruck aufgebrachten - Bauelement und Verfahren zur Herstellung der integrierten Schaltung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
US5661086A (en) * 1995-03-28 1997-08-26 Mitsui High-Tec, Inc. Process for manufacturing a plurality of strip lead frame semiconductor devices
JP3060896B2 (ja) * 1995-05-26 2000-07-10 日本電気株式会社 バンプ電極の構造
DE19541039B4 (de) * 1995-11-03 2006-03-16 Assa Abloy Identification Technology Group Ab Chip-Modul sowie Verfahren zu dessen Herstellung
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
US5902686A (en) * 1996-11-21 1999-05-11 Mcnc Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
US5923234A (en) * 1997-10-27 1999-07-13 Lockheed Martin Corp. Hermetic feedthrough using three-via transmission lines
JP3042613B2 (ja) * 1997-11-27 2000-05-15 日本電気株式会社 半導体装置およびその製造方法
DE19800566A1 (de) * 1998-01-09 1999-07-15 Siemens Ag Verfahren zum Herstellen eines Halbleiterbauelementes und ein derart hergestelltes Halbleiterbauelement
US6075712A (en) * 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip
US6011314A (en) * 1999-02-01 2000-01-04 Hewlett-Packard Company Redistribution layer and under bump material structure for converting periphery conductive pads to an array of solder bumps
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method
TW494548B (en) * 2000-08-25 2002-07-11 I-Ming Chen Semiconductor chip device and its package method

Also Published As

Publication number Publication date
JP2001196421A (ja) 2001-07-19
TW503534B (en) 2002-09-21
US6333561B1 (en) 2001-12-25
DE10101948B4 (de) 2008-01-10
DE10110453A1 (de) 2002-05-08
TW434848B (en) 2001-05-16
TW466715B (en) 2001-12-01
DE10101948A1 (de) 2002-04-18
DE10117239A1 (de) 2002-07-25
US6239488B1 (en) 2001-05-29
JP2002141438A (ja) 2002-05-17
TW466716B (en) 2001-12-01
JP3443567B2 (ja) 2003-09-02
DE10027852A1 (de) 2001-08-02
JP3328643B2 (ja) 2002-09-30
TW495933B (en) 2002-07-21
JP2002110853A (ja) 2002-04-12
US20020072148A1 (en) 2002-06-13

Similar Documents

Publication Publication Date Title
JP2002198464A (ja) 半導体チップを基板上に実装する方法、および基板上に実装するのに適した半導体装置
JP4302944B2 (ja) めっき引込線がない印刷回路基板の製造方法
US20070207608A1 (en) Semiconductor device and manufacturing process thereof
US6610558B2 (en) Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate
US7347949B2 (en) Method of manufacturing a wiring board by utilizing electro plating
JP3927783B2 (ja) 半導体部品
JP3606769B2 (ja) 半導体装置
TWI451548B (zh) 佈線基板及其製造方法，暨半導體裝置
KR101614856B1 (ko) 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
TWI453870B (zh) 配線電路基板及其製造方法
JP2002043458A5 (ja)
JP2000150702A (ja) 半導体装置の製造方法
US6896173B2 (en) Method of fabricating circuit substrate
TWI475758B (zh) 連接器及其製作方法
JP2001244366A (ja) 半導体集積回路装置及びその製造方法
KR100375248B1 (ko) 기판에 반도체 칩을 실장하기 위한 방법, 및 기판에실장하기에 적합한 반도체 장치
JP3721299B2 (ja) 半導体パッケージの製造方法
JPH1070211A (ja) テープキャリア及びその製造方法
JPH1174421A (ja) 複合型半導体装置
KR101351188B1 (ko) 볼 그리드 어레이 패키지용 인쇄회로기판 및 그 제조 방법
KR20090016257A (ko) 도금 인입선이 제거된 패키지 기판 및 그 제조 방법
KR100420780B1 (ko) 기판에 반도체 칩을 실장하기 위한 방법 및 기판의 실장에적합한 반도체 소자
JPH08330472A (ja) 半導体装置とその製造方法
KR100476409B1 (ko) 인쇄회로기판의 도금방법
JP4014125B2 (ja) リードフレーム