KR100476409B1 - 인쇄회로기판의 도금방법 - Google Patents

인쇄회로기판의 도금방법 Download PDF

Info

Publication number
KR100476409B1
KR100476409B1 KR10-2002-0032048A KR20020032048A KR100476409B1 KR 100476409 B1 KR100476409 B1 KR 100476409B1 KR 20020032048 A KR20020032048 A KR 20020032048A KR 100476409 B1 KR100476409 B1 KR 100476409B1
Authority
KR
South Korea
Prior art keywords
conductive material
pad
connection pads
printed circuit
resist
Prior art date
Application number
KR10-2002-0032048A
Other languages
English (en)
Other versions
KR20030094765A (ko
Inventor
남상혁
차경순
김동완
안용훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0032048A priority Critical patent/KR100476409B1/ko
Publication of KR20030094765A publication Critical patent/KR20030094765A/ko
Application granted granted Critical
Publication of KR100476409B1 publication Critical patent/KR100476409B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0079Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the method of application or removal of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 인쇄회로기판의 도금방법에 관한 것이다. 본 발명에서는 금도금이 이루어져야 하는 연결패드인 본딩패드(33)와 본딩패드(33) 사이 부분에 상대적으로 얇은 두께로 전도성물질(40)을 도포하고, 상기 전도성물질(40)에 의해 전기적으로 연결된 본딩패드(33)에 전도성물질(40)을 통해 전기를 공급한다. 이때 상기 본딩패드(33) 부분은 전도성물질(40)이 도포된 채로 노출된 상태이고 나머지 부분에는 레지스트(50)가 도포된다. 따라서, 상기 전도성물질(40)이 도포된 본딩패드(33)의 부분에만 금도금층(60)이 형성된다. 금도금층(60)의 형성후에는 본딩패드(33) 사이를 전기적으로 연결하고 있는 전도성물질(40)을 제거한다. 이와 같이 하여 본딩패드(33) 사이의 전기적 연결을 단절시킨 후 본딩패드(33) 사이에 레지스트(70)를 도포한다. 이와 같은 본 발명에 의하면 본딩패드(33) 등의 연결패드 주변에 불필요한 전도성층이 남지 않게 되어 인쇄회로기판의 품질이 향상되는 이점이 있다.

Description

인쇄회로기판의 도금방법{Plating method for PCB}
본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 인쇄회로기판의 연결패드 표면에 전기전도성을 높이기 위한 도금을 수행하는 방법에 관한 것이다.
도 1 및 도 2에는 종래 기술에 의한 인쇄회로기판의 도금용 전원공급구조가 도시되어 있다. 제시된 도면에서는 다수개의 단위인쇄회로기판(1a,1b)을 하나의 인쇄회로기판(1)에 형성하여 최종적으로 인접한 단위인쇄회로기판(1a,1b)을 분리하여 완성하는 것이 도시되어 있다. 그리고, 도 1은 상기와 같이 다수개의 단위인쇄회로기판(1a,1b)이 인접하는 부분의 일부 및 그 표면 구성의 요부를 보인 것이다.
도면들에 도시된 바에 따르면, 상기 인쇄회로기판(1)에는 그에 장착되는 반도체칩(도시되지 않음)과의 전기적 연결을 위한 와이어가 연결되는 본딩패드(3)가 형성된다. 그리고 상기 인쇄회로기판(1)에는 다른 인쇄회로기판과의 연결을 위한 솔더볼이 형성되는 볼패드(4)도 형성된다. 이와 같은 본딩패드(3)와 볼패드(4)를 통틀어 연결패드라고도 한다. 그리고 상기 인쇄회로기판(1)의 내부에는 단일층 또는 다층으로 회로패턴이 형성된다.
상기 본딩패드(3), 볼패드(4) 및 회로패턴들은 구리재료를 에칭등의 방법으로 가공하여 형성하는데, 상기 본딩패드(3)와 볼패드(4)와 같은 연결패드에는 골드와이어나 솔더볼 등과의 전기전도성을 높이기 위해 표면에 금도금처리를 한다. 이와 같은 금도금처리는 인쇄회로기판(1)의 내외부에 회로패턴을 형성한 후에 실시하는 것이 일반적이다.
한편, 상기 본딩패드(3)와 볼패드(4)에 금도금을 위한 전원을 공급하기 위해 상기 인쇄회로기판(1)에는 전원선(5)과 인입선(6)이 형성된다. 상기 전원선(5)은 단위인쇄회로기판(1a,1b)의 사이를 따라 소정의 폭으로 길게 형성되고, 상기 인입선(6)은 상기 전원선(5)과 상기 각각의 본딩패드(3)와 볼패드(4)를 연결하도록 상기 전원선(5)에서 상기 본딩패드(3)와 볼패드(4)를 향해 연장되어 형성된다. 상기 전원선(5)은 상기 인입선(6)에 비해 많은 전류가 동시에 흐르므로 인입선(6)보다 그 폭이 크게 형성된다.
이와 같이 인입선(6)과 전원선(5)을 형성하여 상기 전원선(5)과 인입선(6)을 통해 전기를 상기 본딩패드(3)와 볼패드(4)로 공급하여 금도금을 수행한다.
그리고, 인쇄회로기판(1)의 제조가 완성되면 각각의 단위인쇄회로기판(1a,1b)으로 분리하는 작업을 하게 되는데, 이는 라우터(router)라는 장비를 사용한다. 즉, 상기 라우터의 톱날이 라우터절단선(7)을 통과하도록 하여 인쇄회로기판(1)을 각각의 단위인쇄회로기판(1a,1b)으로 분리한다.
그러나 상기한 바와 같은 종래 기술에서는 다음과 같은 문제점이 있다.
단위인쇄회로기판(1a,1b)의 완성 후에도 상기 인입선(6)은 본딩패드(3)나 볼패드(4)에서 완전히 제거되지 않고 소정의 길이만큼 연장되어 있다. 이와 같은 인입선(6)은 단위인쇄회로기판(1a,1b)이 사용될 때, 주변회로와의 간섭을 일으키거나 전류소모를 증가시키고 신호의 흐름을 저해하는 요소로 작용한다.
이를 해소하기 위해, 종래에는 본딩패드(3)나 볼패드(4)에 금도금을 수행한 후 본딩패드(3)나 볼패드(4)에 연결된 인입선(6)을 에칭등의 방법으로 제거한다. 하지만 인입선(6)의 제거시에 에칭액이 상기 본딩패드(3)나 볼패드(4) 영역까지 침입하여 본딩패드(3)나 볼패드(4)가 제거되는 것을 방지하기 위해 도 3에 도시된 바와 같이 본딩패드(3)나 볼패드(4)에서 일정 길이만큼 잔류인입선(6')을 두고 인입선(6)을 제거한다.
따라서, 종래 기술에서는 인입선(6)을 제거하더라도 상기 잔류인입선(6')이 남아 여전히 상기한 바와 같은 문제점이 정도의 차이는 있으나 존재하게 된다.
따라서 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 잔류인입선의 발생이 없는 인쇄회로기판의 도금방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 회로패턴이 구비되고 다수개의 연결패드를 기재의 표면에 구비하는 인쇄회로기판에 있어서, 상기 연결패드 들을 전기적으로 연결하도록 전도성물질을 연결패드를 포함하는 기재의 표면에 형성하는 단계와, 전도성물질이 형성된 상태의 상기 연결패드가 노출되도록 하면서 기재의 표면에 레지스트를 도포하는 단계와, 상기 전도성물질을 통해 전기를 공급하면서 상기 레지스트가 도포되지 않은 연결패드에 금도금을 수행하는 단계와, 상기 연결패드들 사이의 영역에 도포된 레지스트를 제거하는 단계와, 상기 연결패드들을 전기적으로 연결하는 전도성물질을 제거하는 단계를 포함하여 구성된다.
상기 기재의 표면에 형성되는 전도성물질은 구리나 팔라듐(Paladium)중 어느 하나이며, 상기 연결패드와 회로패턴의 두께에 비해 상대적으로 얇게 형성된다.
상기 전도성물질이 형성되는 두께는 상기 연결패드를 전기적으로 연결할 수 있는 최소치이다.
상기 연결패드들을 전기적으로 연결하는 전도성물질이 제거한 후, 상기 연결패드 사이의 공간에 레지스트를 더 도포한다.
상기 전도성물질은 에칭에 의해 제거될 수 있다.
본 발명의 다른 특징에 따르면, 본 발명은 회로패턴이 구비되고 다수개의 연결패드를 기재의 표면에 구비하는 인쇄회로기판에 있어서, 상기 연결패드들을 전기적으로 상호 연결하는 단계와, 상기 연결패드가 노출되도록 하면서 기재의 표면에 레지스트를 도포하는 단계와, 상기 연결패드에 금도금을 수행하는 단계와, 상기 연결패드들 사이의 영역에 도포된 레지스트를 제거하는 단계와, 상기 연결패드들을 전기적으로 단락시키는 단계를 포함하여 구성된다.
이와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 도금방법에 의하면 전기전도성 향상을 위해 금도금이 되는 연결패드에 불필요한 도전성층이 구비되지 않아 인쇄회로기판의 품질이 좋아지는 이점이 있다.
이하 본 발명에 의한 인쇄회로기판의 도금방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
도 4 및 도 5에는 본 발명 실시예의 인쇄회로기판의 도금방법이 순차적으로 도시되어 있다.
기재(30)는 하나의 절연층이거나 적어도 하나 이상의 절연층과 회로패턴층으로 구성된다. 예를 들어 기재(30)의 내부에 다수개의 회로패턴층이 형성되는 것을 다층 인쇄회로기판이라 한다.
상기 기재(30)의 표면에도 회로패턴(31)이 형성된다. 그리고 상기 회로패턴(31)과 전기적으로 연결되게 본딩패드(33)가 형성된다. 상기 본딩패드(33) 외에도 볼패드(도시되지 않음)가 형성될 수 있다. 이와 같은 본딩패드(33)와 볼패드를 연결패드라 칭하기로 한다. 상기 본딩패드(33)는 인쇄회로기판에 실장되는 반도체칩과의 전기적인 연결을 위한 골드와이어의 일측이 연결되는 부분이고, 상기 볼패드는 별도의 인쇄회로기판과의 전기적 연결을 위한 솔더볼이 형성되는 부분이다. 이와 같은 연결패드들은 전기전도성이 좋아야 하므로 그 표면에 금도금층을 형성하는 것이 일반적이다.
상기 기재(30)를 관통하여서는 그 양측 표면에 형성된 회로패턴이나 내부에 형성된 회로패턴을 전기적으로 연결하는 스루홀(35)이 형성된다. 상기 스루홀(35)은 상기 기재(30)를 상하로 관통하여 형성되기도 하고 기재(30)의 일부만을 관통하여 형성되기도 한다.
이와 같은 상태의 구성이 도 4a 및 도 5a에 도시되어 있다. 이제 연결패드, 여기서는 상기 본딩패드(33)에 금도금층(60)을 형성하기 위한 공정을 살펴본다. 먼저, 상기 본딩패드(33)들을 전기적으로 연결하도록 전도성물질(40)을 도포한다. 상기 전도성물질(40)은 상기 기재(30)의 표면 전체에 도포할 수도 있으나, 도 4b 및 도 5b에 도시된 바와 같이, 바람직하기로는 본딩패드(33)들과 그 사이의 부분에 도포되도록 한다.
이때, 상기 전도성물질(40)로 사용될 수 있는 것으로 구리나 팔라듐(Paladium)이 있다. 이외에도 전도성을 가지는 물질이 다양하게 사용될 수 있다. 상기 전도성물질(40)은 상기 본딩패드(33)나 회로패턴(31)의 두께에 비해 얇게 형성되는 것이 바람직하다. 즉, 본딩패드(33) 사이의 전기적 연결을 수행할 수 있는 범위에서 가장 얇게 형성한다. 예를 들면 1㎛정도의 두께로 할 수 있다. 이는 나중에 전도성물질(40)의 제거가 용이하게 되도록 하기 위함이다.
다음으로, 일단 상기 기재(30)의 표면 전체에 레지스트(50)를 도포한다. 상기 레지스트(50)는 감광성의 것을 사용하는 것이 바람직하다. 그리고 상기 레지스트(50)중 상기 본딩패드(33)에 도포된 것, 즉 금도금이 되어야 하는 위치에 도포된 것을 제거한다. 이는 노광, 현상 등의 과정을 거쳐 상기 본딩패드(33) 부분의 레지스트(50)만을 제거함에 의해 수행된다. 이와 같은 상태가 도 4c 및 도 5c에 도시되어 있다.
일단, 금도금이 이루어지는 부분에 대한 레지스트(50)를 제거한 후에는, 금도금작업을 수행한다. 즉, 도 4c에서와 같이 상기 본딩패드(33)와 본딩패드(33)사이의 부분에 도포되어 본딩패드(33)사이를 전기적으로 연결하는 전도성물질(40)에 전원(P)으로부터 전기를 공급하여 금도금을 수행한다.
이와 같이 금도금작업을 수행하면, 도 4d 및 도 5d에 잘 도시된 바와 같이, 노출된 상태로 있는 상기 본딩패드(33)에는 금도금층(60)이 형성된다. 여기서 상기 본딩패드(33) 이외의 영역에는 상기 레지스트(50)가 도포되어 있어 금도금이 이루어지지 않게 된다.
다음으로 상기 본딩패드(33) 사이의 전기적 연결을 끊는 작업이 수행된다. 이를 위해 상기 본딩패드(33) 사이의 부분에 도포되어 있는 전도성물질(40) 표면의 레지스트(50)를 박리한다. 그리고, 상기 본딩패드(33)사이의 부분에 도포된 전도성물질(40)을 제거한다. 예를 들어, 전도성물질(40)이 구리인 경우에는 알칼리에칭으로 제거한다. 이때 상기 전도성물질(40)은 매우 얇게 층이 형성되어 있어 상대적으로 쉽게 제거되고 본딩패드(33)에 영향을 미치지 않게 된다. 특히 상기 본딩패드(33)의 표면에는 금도금층(60)이 형성되어 있어, 상기 금도금층(60)이 알칼리에칭 레지스트로 작용하여, 알칼리 에칭에 의해서도 금도금층(60)과 상기 금도금층(60)의 아래에 위치하는 본딩패드(33)에 도포된 전도성물질(40)은 제거되지 않고, 외부로 노출되어 있는 전도성물질(40)만이 제거된다. 이와 같은 상태가 도 4e와 도 5e에 도시되어 있다.
마지막으로, 상기 본딩패드(33) 사이의 부분에 레지스트(70)를 도포한다. 이와 같이 본딩패드(33) 사이에 레지스트(70)가 도포된 상태가 도 4f와 5f에 잘 도시되어 있다.
본 발명의 실시예에서는 본딩패드(33)에 한정하여 설명하고 있으나, 실제로 본 발명은 볼패드나 연결단자 등 전기전도성의 향상을 위해 금도금이 이루어져야 하는 부분에는 어디라도 적용될 수 있다.
위에서 상세히 설명한 바와 같이, 본 발명에 의한 인쇄회로기판의 도금방법에서는 연결패드 전체를 전기적으로 연결하도록 상대적으로 얇게 전도성물질을 도포하고, 연결패드 부분만이 노출되게 한 후, 전도성물질에 전원을 공급하여 금도금을 수행한다. 그리고 금도금의 완성후에는 연결패드 부분에 도포된 것을 제외한 전도성물질을 제거하여 연결패드 사이의 전기적 연결을 단절시키도록 하였다.
따라서, 본원발명에 의하면 연결패드에 불필요한 도전성부분이 남지 않게 되어 인쇄회로기판의 품질이 좋아지게 되는 효과를 얻을 수 있다.
도 1은 종래 기술에 의한 인쇄회로기판의 요부 구성을 보인 평면도.
도 2는 종래 기술에 의한 인쇄회로기판의 요부 구성을 보인 단면도.
도 3은 종래 기술에 의한 인쇄회로기판의 전원공급구조의 문제점을 설명하기 위한 평면도.
도 4a에서 도 4f는 본 발명에 의한 인쇄회로기판의 도금방법의 바람직한 실시예를 순차적으로 보인 부분평면도.
도 5a에서 도 5f는 본 발명 실시예를 순차적으로 보인 도 4의 A-A'선 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
30: 기재 31: 회로패턴
33: 본딩패드 35: 스루홀
40: 전도성물질 50: 레지스트
60: 금도금층 70: 레지스트

Claims (6)

  1. 회로패턴이 구비되고 다수개의 연결패드를 기재의 표면에 구비하는 인쇄회로기판에 있어서,
    상기 연결패드 들을 전기적으로 연결하도록 전도성물질을 연결패드를 포함하는 기재의 표면에 형성하는 단계와,
    전도성물질이 형성된 상태의 상기 연결패드가 노출되도록 하면서 기재의 표면에 레지스트를 도포하는 단계와,
    상기 전도성물질을 통해 전기를 공급하면서 상기 레지스트가 도포되지 않은 연결패드에 금도금을 수행하는 단계와,
    상기 연결패드들 사이의 영역에 도포된 레지스트를 제거하는 단계와,
    상기 연결패드들을 전기적으로 연결하는 전도성물질을 제거하는 단계를 포함하여 구성됨을 특징을 하는 인쇄회로기판의 도금방법.
  2. 제 1 항에 있어서, 상기 기재의 표면에 형성되는 전도성물질은 구리나 팔라듐(Paladium)중 어느 하나이며, 상기 연결패드와 회로패턴의 두께에 비해 상대적으로 얇게 형성됨을 특징으로 하는 인쇄회로기판의 도금방법.
  3. 제 2 항에 있어서, 상기 전도성물질이 형성되는 두께는 상기 연결패드를 전기적으로 연결할 수 있는 최소치임을 특징으로 하는 인쇄회로기판의 도금방법.
  4. 제 1 항에 있어서, 상기 연결패드들을 전기적으로 연결하는 전도성물질이 제거한 후, 상기 연결패드 사이의 공간에 레지스트를 더 도포함을 특징으로 하는 인쇄회로기판의 도금방법.
  5. 제 2 항에 있어서, 상기 전도성물질은 에칭에 의해 제거됨을 특징으로 하는 인쇄회로기판의 도금방법.
  6. 회로패턴이 구비되고 다수개의 연결패드를 기재의 표면에 구비하는 인쇄회로기판에 있어서,
    상기 연결패드들을 전기적으로 상호 연결하는 단계와,
    상기 연결패드가 노출되도록 하면서 기재의 표면에 레지스트를 도포하는 단계와,
    상기 연결패드에 금도금을 수행하는 단계와,
    상기 연결패드들 사이의 영역에 도포된 레지스트를 제거하는 단계와,
    상기 연결패드들을 전기적으로 단락시키는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 도금방법.
KR10-2002-0032048A 2002-06-07 2002-06-07 인쇄회로기판의 도금방법 KR100476409B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0032048A KR100476409B1 (ko) 2002-06-07 2002-06-07 인쇄회로기판의 도금방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0032048A KR100476409B1 (ko) 2002-06-07 2002-06-07 인쇄회로기판의 도금방법

Publications (2)

Publication Number Publication Date
KR20030094765A KR20030094765A (ko) 2003-12-18
KR100476409B1 true KR100476409B1 (ko) 2005-03-16

Family

ID=32386287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0032048A KR100476409B1 (ko) 2002-06-07 2002-06-07 인쇄회로기판의 도금방법

Country Status (1)

Country Link
KR (1) KR100476409B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722554B1 (ko) * 2005-04-15 2007-05-28 엘지전자 주식회사 인쇄회로기판 및 그 표면처리방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225894A (ja) * 1990-01-30 1991-10-04 Toshiba Corp プリント配線板の製造方法
KR20000037197A (ko) * 2000-04-11 2000-07-05 구자홍 인쇄회로기판의 제조방법
KR20010007271A (ko) * 1999-06-10 2001-01-26 구리다 히데유키 반도체소자 탑재용 중계기판의 제조방법
KR20010033664A (ko) * 1997-12-31 2001-04-25 피터 엔. 데트킨 비어 충전과 금속선 패터닝을 상호 접속하기 위한 단일단계의 전기도금 공정
KR20010050613A (ko) * 1999-09-24 2001-06-15 루센트 테크놀러지스 인크 프린트 배선판을 위한 다목적 피니쉬 및 프린트 배선판의제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225894A (ja) * 1990-01-30 1991-10-04 Toshiba Corp プリント配線板の製造方法
KR20010033664A (ko) * 1997-12-31 2001-04-25 피터 엔. 데트킨 비어 충전과 금속선 패터닝을 상호 접속하기 위한 단일단계의 전기도금 공정
KR20010007271A (ko) * 1999-06-10 2001-01-26 구리다 히데유키 반도체소자 탑재용 중계기판의 제조방법
KR20010050613A (ko) * 1999-09-24 2001-06-15 루센트 테크놀러지스 인크 프린트 배선판을 위한 다목적 피니쉬 및 프린트 배선판의제조 방법
KR20000037197A (ko) * 2000-04-11 2000-07-05 구자홍 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
KR20030094765A (ko) 2003-12-18

Similar Documents

Publication Publication Date Title
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
US6548766B2 (en) Printed wiring board for attachment to a socket connector, having recesses and conductive tabs
US8043514B2 (en) Method of manufacturing a wiring board by utilizing electro plating
JP2010232579A (ja) プリント配線板の製造方法
KR20040024381A (ko) 인쇄회로기판의 도금방법
US6896173B2 (en) Method of fabricating circuit substrate
KR100476409B1 (ko) 인쇄회로기판의 도금방법
JP2001358257A (ja) 半導体装置用基板の製造方法
JP2000091722A (ja) プリント配線板及びその製造方法
TWI764317B (zh) 電路板與其製造方法
JP2002016330A (ja) 部品実装用基板およびその製造方法
KR20090016257A (ko) 도금 인입선이 제거된 패키지 기판 및 그 제조 방법
KR20030072855A (ko) 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법
JP2003115648A (ja) プリント基板及びプリント基板のテストランド形成方法
JP3323114B2 (ja) 密着力強化穴を有する表面実装用パッド
KR20210050682A (ko) Fine Pitch 제조기술을 활용한 반도체 테스트용 소켓보드 제조방법
CN114364146A (zh) 电路板与其制造方法
JPH02125497A (ja) 印刷配線基板
KR101091243B1 (ko) 인쇄회로기판의 제조방법
JPH1022412A (ja) ボールグリッドアレイ型回路基板
JPH0231871B2 (ko)
KR20030091172A (ko) 인쇄회로기판의 도금용 전원공급구조
JPH0748583B2 (ja) 高密度プリント配線板の電気検査治具板の製造方法
KR20030075825A (ko) 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee