KR20010007271A - 반도체소자 탑재용 중계기판의 제조방법 - Google Patents
반도체소자 탑재용 중계기판의 제조방법 Download PDFInfo
- Publication number
- KR20010007271A KR20010007271A KR1020000031053A KR20000031053A KR20010007271A KR 20010007271 A KR20010007271 A KR 20010007271A KR 1020000031053 A KR1020000031053 A KR 1020000031053A KR 20000031053 A KR20000031053 A KR 20000031053A KR 20010007271 A KR20010007271 A KR 20010007271A
- Authority
- KR
- South Korea
- Prior art keywords
- motherboard
- layer
- electroplating
- exposed
- patterning
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000007747 plating Methods 0.000 claims abstract description 51
- 239000004020 conductor Substances 0.000 claims abstract description 34
- 238000009713 electroplating Methods 0.000 claims abstract description 31
- 239000004642 Polyimide Substances 0.000 claims abstract description 29
- 238000000059 patterning Methods 0.000 claims abstract description 29
- 229920001721 polyimide Polymers 0.000 claims abstract description 29
- 239000011347 resin Substances 0.000 claims abstract description 28
- 229920005989 resin Polymers 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000002243 precursor Substances 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 2
- 150000003949 imides Chemical class 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920005575 poly(amic acid) Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000006358 imidation reaction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/058—Additional resists used for the same purpose but in different areas, i.e. not stacked
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0588—Second resist used as pattern over first resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명에 의하면, 금형을 이용하여 기계적으로 중계기판에 구멍을 뚫는 일없이, 에칭에 의해 각 머더보드 접속전극을 서로 전기적으로 독립시키고 또한 도금리드를 가능한 짧게 할 수 있다.
반도체소자 탑재용 중계기판은, (A) 절연성 기재필름 (1) 상에, 머더보드 접속전극 (2) 과 도금리드 (3) 를 포함하는 도체회로 (4) 를 형성하고, (B) 도체회로 (4) 상에 패터닝용 수지 (5) 를 형성하고, (C) 머더보드 접속전극 (2) 과 도금리드 (3) 가 노출되도록 패터닝용 수지층 (5) 을 에칭하고, (D) 도금리드 (3) 를 전해도금 레지스트층 (6) 으로 피복하고, (E) 노출된 머더보드 접속전극 (2) 에 전해도금금속층 (7) 을 적층하고, (F) 전해도금레지스트층 (6) 을 제거하고, (G) 노출된 도금리드 (3) 를 에칭에 의해 제거하고, 그리고 (H) 패터닝용 수지층 (5) 이 폴리이미드 전구체층(前驅體層)인 경우에, 그 폴리이미드 전구체층을 완전히 이미드화함으로써 제조할 수 있다.
Description
본 발명은, 반도체소자를 머더보드에 설치하기 위해서 사용하는 반도체소자 탑재용 중계기판의 제조방법에 관한 것이다.
최근, 반도체소자를 구비한 전자기기의 소형화, 경량화가 진행되고 있고, 그 움직임에 따라 반도체소자를 그것과 거의 동일한 크기의 인터포저 (interposer) 로 지칭되는 회로기판 (즉, 반도체소자 탑재용 중계기판) 에 탑재하여 칩사이즈 패키지 (CSP) 화하여, 그 패키지를 머더보드에 탑재하는 것이 행해지고 있다.
이러한 반도체소자 탑재용 중계기판은, 도 3a 내지 3d 에 나타낸 바와 같이 제조된다.
우선, 도 3a 에 도시된 바와 같이, 절연성기재필름 (31) 상에, 머더보드와 접속하기 위한 머더보드 접속전극 (32) 과, 머더보드 접속전극 (32) 에 대하여 전해도금처리를 실시하기 위해 머더보드 접속전극 (32) 에 도통하고 있는 도금리드 (33) 를 포함하는 도체회로 (34) 를 형성한다. 도금리드 (33) 는 절연성기재필름시트 (31) 의 양쪽 에지의 연속된 도체부 (31a) 에 도통하고 있다.
또, 반도체소자 탑재용 중계기판에는, 머더보드 접속전극 (32) 을 이면의 반도체소자 (도시생략) 로 인도하기 위한 스루홀 (35) 이 형성되어 있다.
다음으로, 도 3b 에 도시된 바와 같이, 도체회로 (34) 를 전해도금처리하여, 적어도 머더보드 접속전극 (32) 상에 전해도금 금속층 (36) 을 적층한다.
다음으로, 도 3c 에 도시된 바와 같이, 도금리드 (33) 가 가능한 짧게 되도록 머더보드 접속전극 (32) 의 근방에, 금형을 이용하여 구멍 (37) 을 뚫어 도금리드를 절단한다. 그 후, 필요에 따라 절연성기재필름 (31) 의 양쪽 에지의 연속된 도체부 (31a) 를, 도 3d 에 도시된 바와 같이, 절단하여 제거한다.
도 3c 에 나타낸 바와 같이, 머더보드 접속전극 (32) 의 근방에서 도금리드 (33) 를 절단하는 이유는 다음과 같다.
즉, 절연성기재필름 (31) 상의 각 머더보드 접속전극 (32) 에 도통하고 있는 도금리드 (33) 의 길이가 긴 경우에는, 분기배선이라는 측면 때문에 반사 노이즈가 발생하고, 또한, 용장배선이라는 측면 때문에 리액턴스나 커패시턴스가 커져, 반도체소자의 전기 특성이 저하된다. 또한, 각 머더보드 접속전극 (32) 을 서로 전기적으로 독립시키는 것이 필요하다. 따라서, 효율좋게 반도체소자 탑재용 중계기판을 제조하기 위해서는, 각 머더보드 접속전극 (32) 을 전해도금처리한 후에, 도금리드 (33) 가 가능한 짧게 되도록 각 머더보드 접속전극 (32) 의 근방에 금형을 이용하여 구멍 (37) 을 뚫는 것이다.
그러나, 금형으로 구멍을 뚫은 경우에는 구멍의 에지에 플래시(flash)가 발생하여, 외관불량이나 성능에 지장을 초래하는 경우가 있다. 또한, CSP 을 제작할 때, 회로기판 상에 구멍이 뚫려있으면 수지밀봉이 곤란하게 되는 문제가 있다. 또한, 작은 CSP 용의 폴리이미드기재필름에 양호한 정밀도로 또한 기재필름에 손상을 주지 않고 기계적으로 구멍을 뚫는 것은 간단한 작업이 아니다. 더구나, 금형의 제작에 상당한 비용도 필요하다.
본 발명은, 이상의 종래의 기술의 과제를 해결하고자 하는 것으로, CSP 용 기판 등의 반도체소자 탑재용 중계기판의 제작시, 금형을 이용하여 기계적으로 구멍을 뚫는 일없이, 각 머더보드 접속전극을 서로 전기적으로 독립시키고 또한 도금리드를 가능한 짧게 할 수 있도록 하는 것을 목적으로 한다.
도 1a 내지 1h 는 본 발명의 반도체소자 탑재용 중계기판의 제조공정도;
도 2a 내지 2g 는 본 발명의 반도체소자 탑재용 중계기판의 제조공정도; 및
도 3a 내지 3d 는 종래의 반도체소자 탑재용 중계기판의 제조공정도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 절연성기재필름 2 : 머더보드 접속전극
3 : 도금리드 4 : 도체회로
5 : 패터닝용 수지층 6 : 전해도금 레지스트층
7 : 전해도금 금속층
본 발명자들은, 반도체소자 탑재용 중계기판의 제조공정 중에서, 머더보드에 탑재하는 측의 중계기판면의 도금리드를 에칭에 의해 절단하여 제거할 수 있으면 상술된 과제를 해결할 수 있는 것, 그리고 그것을 위해서는, 화학적으로 에칭가능한 패터닝용 수지층(예컨대, 알칼리액으로 에칭가능한 폴리이미드 전구체층 (폴리아미드산층 등), 감광성폴리이미드층, 포토레지스트층)을 도금리드의 에칭 제거시 에칭레지스트로서 이용하면 좋다는 것을 발견하여, 본 발명을 완성하였다.
즉, 제 1 본 발명은, 반도체소자를 머더보드에 탑재하기 위해 사용하는 반도체소자 탑재용 중계기판의 제조방법으로서,
(A) 절연성기재필름상에, 머더보드와 접속하기 위한 머더보드접속전극과, 상기 머더보드 접속전극에 대하여 전해도금처리를 실시하기 위해 상기 머더보드 접속전극에 도통하고 있는 도금리드를 포함하는 도체회로를 형성하는 공정;
(B) 상기 도체회로상에 패터닝용 수지층을 형성하는 공정;
(C) 상기 도체회로의 머더보드 접속전극과 도금리드가 노출되도록 상기 패터닝용 수지층을 에칭하는 공정;
(D) 노출된 도금리드를 전해도금레지스트층으로 피복하는 공정;
(E) 노출된 머더보드 접속전극을 전해도금처리하여, 머더보드 접속전극에 전해도금 금속층을 적층하는 공정;
(F) 도금리드를 피복하고 있는 전해도금 레지스트층을 제거하여, 다시 도금리드를 노출시키는 공정; 및
(G) 노출된 도금리드를 에칭에 의해 제거하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체소자 탑재용 중계기판을 제공한다.
또한, 제 2 본 발명은, 반도체소자를 머더보드에 탑재하기 위해서 사용하는 반도체소자 탑재용 중계기판의 제조방법으로서,
(a) 절연성기재필름상에, 머더보드와 접속하기 위한 머더보드 접속전극과, 상기 머더보드 접속전극에 대하여 전해도금처리를 실시하기 위해 상기 머더보드 접속전극에 도통하고 있는 도금리드를 포함하는 도체회로를 형성하는 공정;
(b) 상기 도체회로 상에 패터닝용 수지층을 형성하는 공정;
(c) 상기 도체회로의 머더보드 접속전극이 노출되도록 상기 패터닝용 수지층을 에칭하는 공정;
(d) 노출된 머더보드 접속전극을 전해도금처리하여, 머더보드 접속전극에 전해도금 금속층을 적층하는 공정;
(e) 상기 도체회로의 도금리드가 노출되도록 상기 패터닝용 수지층을 에칭하는 공정; 및
(f) 노출된 도금리드를 에칭에 의해 제거하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체소자 탑재용 중계기판의 제조방법을 제공한다.
우선, 제 1 발명의 반도체소자 탑재용 중계기판의 제조방법에 관해서, 도면을 참조하여 공정마다 설명한다.
공정(A)
우선, 도 1a 에 도시된 바와 같이, 절연성기재필름 (1) 상에, 머더보드 (도시생략) 와 접속하기 위한 머더보드 접속전극 (2) 과, 이 머더보드 접속전극 (2) 에 대하여 전해도금처리를 실시하기 위해 머더보드 접속전극 (2) 에 도통하고 있는 도금리드 (3) 를 포함하는 도체회로 (4) 를 형성한다. 또, 도금리드 (3) 는, 절연성기재필름 (1) 의 양쪽 에지에 연속된 도체부(도시하지 않음, 종래기술의 도 3a 의 31a 참조)에 접속되어 있어도 좋다. 이 영역은, 후술하는 도금처리시 전극으로 된다.
또, 반도체소자 탑재용 중계기판의 도체회로 (4) 에는, 통상, 머더보드 접속전극 (2) 을 절연성기재필름 (1) 의 다른 면에 도통시키기 위해, 도 1a 에 도시된 바와 같이, 스루홀 (9) 이 형성되어 있고, 절연성기재필름 (1) 의 다른 면에는 반도체소자를 탑재하기 위한 IC 칩 탑재용 범프(도시생략)가 형성되어 있다.
이러한 도체회로 (4) 는 통상적인 방법에 의해 형성될 수 있다. 예컨대, 우선, 폴리이미드절연필름상에 구리층이 접착된 단일면 구리부착 플렉서블 기판의 구리층을 통상적인 방법으로 패터닝하고, 필요에 따라 IC 칩 탑재용 범프를 형성한 후에, 그 범프형성면(반도체소자 탑재면)을 마스킹한다. 다음에, 폴리이미드절연필름에 스루홀용 구멍을 뚫은 후에, 전면에 무전해구리도금처리를 실시하고, 이어서 전해구리도금처리에 의해 구리층을 두껍게 한다. 다음에, 그 전해구리층의 표면에 감광성드라이필름을 적층하고, 배선회로에 대응된 포토마스크를 통해 노광하고, 현상하여 에칭레지스트층을 형성하고, 염화구리 또는 염화철 에칭액으로 에칭한 후에, 통상적인 방법으로 에칭레지스트층을 제거한다.
공정 (B)
다음으로, 도 1b 에 도시된 바와 같이, 도체회로 (4) 상에 패터닝용 수지층 (5) 을 형성한다. 패터닝용 수지층 (5) 으로서는, 폴리이미드 전구체층 (5), 감광성 폴리이미드층, 포토레지스트층 등을 사용할 수 있다. 그 중에서도 폴리이미드 전구체층은, 알칼리 가용성이기 때문에 패터닝이 가능한 층이면서, 이미드화 처리(예컨대 가열처리)에 의해 경화되어 내열성이나 내약품성이 뛰어난 폴리이미드층으로 변환가능한 층이다. 이러한 폴리이미드 전구체층으로서는, 공지의폴리아믹산 도포액을 그라비아 코터 등에 의해 도포하고, 건조함으로써 형성할 수 있다.
공정 (C)
다음으로, 도 1c 에 도시된 바와 같이, 도체회로 (4) 의 머더보드 접속전극 (2) 과 도금리드 (3) 가 노출되도록 패터닝용 수지층 (5) 을 통상적인 방법으로 에칭한다. 예컨대, 패터닝용 수지층 (5) 상에 감광성드라이필름을 적층하고, 소정 형상의 포토마스크를 통해 노광하고, 현상하여 에칭레지스트층을 형성하고, 수산화 나트륨수용액 등으로 에칭한 후에, 통상적인 방법에 의해 에칭레지스트층을 제거한다.
공정 (D)
다음으로, 도 1d 에 도시된 바와 같이, 노출된 도금리드 (3) 를 통상의 전해도금 레지스트층 (6) 으로 피복한다. 이 때, 머더보드 접속전극 (2) 을 피복하지 않도록 한다.
공정 (E)
다음으로, 도 1e 에 도시된 바와 같이, 노출된 머더보드 접속전극 (2) 을 전해도금처리(예컨대, 전해금도금처리) 하여, 머더보드 접속전극 (2) 에 전해도금 금속층 (7) 을 적층한다. 이것에 의해, 머더보드 접속전극 (2) 에 볼그리드어레이용 땜납볼의 적용이 용이하게 된다.
공정 (F)
다음으로, 도 1f 에 도시된 바와 같이, 도금리드 (3) 를 피복하고 있는 전해도금레지스트층 (6) 을 제거하여, 다시 도금리드 (3) 를 노출시킨다.
공정 (G)
다음으로, 도 1g 에 도시된 바와 같이, 노출된 도금리드 (3) 를 염화구리 또는 염화철 에칭액 등의 에칭액으로 제거한다. 이 때, 전해도금 금속층 (7) 을 그 하층의 머더보드 접속전극 (2) 의 에칭레지스트로서 기능시키도록 한다. 그 것을 위해서는, 전해도금금속층 (7) 을 에칭액에 내성이 있는 재질(예컨대 금)로 형성하면 좋다. 또는, 에칭되는 것을 예정하여, 전해도금금속층 (7) 을 미리 두껍게 형성하면 좋다. 이것에 의해, 전해도금금속층 (7) 및 그 하층의 머더보드 접속전극 (2) 에 접속하는 도금리드의 길이를, 금형을 사용하여 구멍을 뚫지 않고, 일련의 도체회로 (4) 의 형성공정시 상당히 단축할 수 있다.
공정 (H)
다음으로, 패터닝수지층 (5) 이 폴리이미드 전구체층인 경우에, 그 폴리이미드 전구체층을 완전히 이미드화하여 폴리이미드층 (8) 으로 함으로써, 도 1h 에 나타낸 바와 같은 반도체소자 탑재용 중계기판이 얻어진다. 또, 이 공정 (H) (폴리이미드 전구체층의 이미드화)는, 공정 (G) 의 후에 실시해도 좋지만, 폴리이미드 전구체층의 패터닝 후, 즉 공정 (C) 와 공정 (D) 의 사이에 실시해도 좋다.
이상과 같이, 제 1 발명의 특징은, 반도체소자 탑재용 중계기판의, 머더보드에 탑재되는 측의 표면의 도금리드를 에칭에 의해 절단하는 점에 있고, 따라서, 중계기판의 반도체소자 탑재면이나 스루홀의 형성 방법에 대해서는, 종래기술을 이용할 수 있다.
또, 이상의 제 1 발명의 제조방법에 있어서는, 패터닝용 수지층 (5) 의 패터닝 (공정 (C)) 은 1회이지만, 이하에 나타낸 바와 같이, 제 2 발명과 같이 2회 (공정 (c) 및 공정 (e)) 행해도 좋다.
공정 (a)
제 1 발명의 공정 (A) 와 같이, 우선 도 2a 에 도시된 바와 같이, 절연성기재필름상 (1) 에, 머더보드와 접속하기 위한 머더보드 접속전극 (2) 과, 이 머더보드접속전극 (2) 에 대하여 전해도금처리를 실시하기 위해 머더보드 접속전극 (2) 에 도통하고 있는 도금리드 (3) 를 포함하는 도체회로 (4) 를 형성한다. 또, 도금리드 (3) 는, 절연성기재필름 (1) 의 양쪽 에지에 연속한 도체부(미도시, 종래기술의 도 3a 의 31a 참조)에 접속되어 있더라도 좋다. 이 영역은, 후술하는 도금처리시 전극으로 된다.
공정 (b)
다음으로, 제 1 발명의 공정 (B) 와 같이, 도 2b 에 도시된 바와 같이, 도체회로 (4) 상에 폴리이미드 전구체층 등의 패터닝용 수지층 (5) 을 형성한다.
공정 (c)
다음으로, 제 1 발명의 공정 (C) 에 준하여, 도 2c 에 도시된 바와 같이, 도체회로 (4) 의 머더보드 접속전극 (2) 이 노출되도록 패터닝용 수지층 (5) 을 에칭한다. 이 때, 제 1 발명의 경우와 달리, 도금리드 (3) 가 노출되지 않도록 에칭한다.
공정 (d)
다음으로, 제 1 발명의 공정 (E) 에 준하여, 도 2d 에 도시된 바와 같이, 노출된 머더보드 접속전극 (2) 을 전해도금처리하여, 머더보드 접속전극 (2) 에 전해도금 금속층 (7) 을 적층한다.
공정 (e)
다음으로, 제 1 발명의 공정 (C) 에 준하여, 도 2e 에 도시된 바와 같이, 도체회로 (4) 의 도금리드 (3) 가 노출되도록 패터닝용 수지층 (5) 을 에칭한다.
공정 (f)
다음으로, 제 1 발명의 공정 (G) 에 준하여, 도 2f 에 도시된 바와 같이, 노출된 도금리드 (3) 를 에칭에 의해 제거한다.
공정 (g)
다음으로, 제 1 발명의 공정 (H) 와 같이, 패터닝수지층 (5) 이 폴리이미드 전구체층인 경우에, 그 폴리이미드 전구체층을 완전히 이미드화하여 폴리이미드층 (8) 으로 함으로써 도 2g 에 나타낸 바와 같은 반도체소자 탑재용 중계기판이 얻어진다.
또, 제 2 발명에 있어서, 공정 (c) 와 공정 (d) 의 사이에, 추가적인 공정(h) 로서, 폴리이미드 전구체층을 불완전하게 이미드화하는 공정을 제공해도 좋다. 이 불완전의 정도는, 이미드화 조건(가열온도, 가열시간 등)을 조정함으로써, 폴리이미드 전구체층이 그 후에 계속되는 공정의 실시조건에서 손상받지 않지만, 그것 자체의 패터닝이 가능한 정도로 한다. 따라서, 이러한 폴리이미드 전구체층의 불완전 이미드화 공정을 제공함으로써, 도체회로 (4) 의 치수정밀도를 향상시키고 중계기판의 제조수율을 향상시킬 수 있다.
이상과 같이, 제 2 발명의 특징은, 반도체소자 탑재용 중계기판이 머더보드에 설치되는 측의 표면의 도금리드를 에칭에 의해 절단하는 점에 있고, 따라서, 중계기판의 반도체소자 탑재면이나 스루홀의 형성 방법에 대해서는, 제 1 발명과 같이 종래기술을 이용할 수 있다.
본 발명에 의하면, CSP 용 기판 등의 반도체소자 탑재용 중계기판의 제작시에, 금형을 이용하여 기계적으로 중계기판에 구멍을 뚫는 일없이, 에칭에 의해 각 머더보드 접속전극을 서로 전기적으로 독립시키고 또한 도금리드를 가능한 짧게 할 수 있다.
Claims (7)
- 반도체소자를 머더보드에 탑재하기 위해 사용하는 반도체소자 탑재용 중계기판의 제조방법으로서,(A) 절연성 기재필름 상에, 머더보드와 접속하기 위한 머더보드 접속전극과, 상기 머더보드 접속전극에 대하여 전해도금처리를 실시하기 위해 상기 머더보드 접속전극에 도통하고 있는 도금리드를 포함하는 도체회로를 형성하는 공정;(B) 상기 도체회로 상에 패터닝용 수지층을 형성하는 공정;(C) 상기 도체회로의 머더보드 접속전극과 도금리드가 노출되도록 상기 패터닝용 수지층을 에칭하는 공정;(D) 노출된 도금리드를 전해도금 레지스트층으로 피복하는 공정;(E) 노출된 머더보드 접속전극을 전해도금처리하여, 머더보드 접속전극에 전해도금 금속층을 적층하는 공정;(F) 도금리드를 피복하고 있는 전해도금 레지스트층을 제거하여, 다시 도금리드를 노출시키는 공정; 및(G) 노출된 도금리드를 에칭에 의해 제거하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체소자 탑재용 중계기판의 제조방법.
- 제 1 항에 있어서, 패터닝용 수지층은 폴리이미드 전구체층인 것을 특징으로 하는 제조방법.
- 제 2 항에 있어서, 공정 (C) 와 공정(D) 의 사이에, 또는 공정 (G) 의 후에,(H) 폴리이미드 전구체층을 완전히 이미드화하는 공정을 포함하는 것을 특징으로 하는 제조방법.
- 반도체소자를 머더보드에 설치하기 위해서 사용하는 반도체소자 탑재용 중계기판의 제조방법으로서,(a) 절연성 기재필름 상에, 머더보드와 접속하기 위한 머더보드 접속전극과, 상기 머더보드 접속전극에 대하여 전해도금처리를 실시하기 위해 상기 머더보드 접속전극에 도통하고 있는 도금리드를 포함하는 도체회로를 형성하는 공정;(b) 상기 도체회로 상에 패터닝용 수지층을 형성하는 공정;(c) 상기 도체회로의 머더보드 접속전극이 노출되도록 상기 패터닝용 수지층을 에칭하는 공정;(d) 노출된 머더보드 접속전극을 전해도금처리하여, 머더보드 접속전극에 전해도금 금속층을 적층하는 공정;(e) 상기 도체회로의 도금리드가 노출되도록 상기 패터닝용 수지층을 에칭하는 공정; 및(f) 노출된 도금리드를 에칭에 의해 제거하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체소자 탑재용 중계기판의 제조방법.
- 제 4 항에 있어서, 패터닝용 수지층은 폴리이미드 전구체층인 것을 특징으로 하는 제조방법.
- 제 5 항에 있어서, 공정 (f) 의 후에,(g) 폴리이미드 전구체층을 완전히 이미드화하는 공정을 더 포함하는 것을 특징으로 하는 제조방법.
- 제 6 항에 있어서,공정 (c) 와 공정 (d) 의 사이에, 또는 공정 (d) 와 공정 (e) 의 사이에,(h) 폴리이미드 전구체층을 불완전하게 이미드화하는 공정을 더 포함하는 것을 특징으로 하는 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP99-164148 | 1999-06-10 | ||
| JP11164148A JP2000353760A (ja) | 1999-06-10 | 1999-06-10 | 半導体素子搭載用中継基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010007271A true KR20010007271A (ko) | 2001-01-26 |
| KR100783340B1 KR100783340B1 (ko) | 2007-12-07 |
Family
ID=15787664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000031053A KR100783340B1 (ko) | 1999-06-10 | 2000-06-07 | 반도체소자 탑재용 중계기판의 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6312614B1 (ko) |
| JP (1) | JP2000353760A (ko) |
| KR (1) | KR100783340B1 (ko) |
| CN (1) | CN1149649C (ko) |
| TW (1) | TW521417B (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476409B1 (ko) * | 2002-06-07 | 2005-03-16 | 엘지전자 주식회사 | 인쇄회로기판의 도금방법 |
| KR20050050849A (ko) * | 2003-11-26 | 2005-06-01 | 삼성전기주식회사 | 도금 인입선이 없는 인쇄회로기판 제조 방법 |
| KR100932429B1 (ko) * | 2007-01-23 | 2009-12-17 | 미쓰미덴기가부시기가이샤 | 전지 팩 및 전지 보호 모듈 및 전지 보호 모듈용 기판의제조 방법 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3357875B1 (ja) * | 2001-06-29 | 2002-12-16 | 株式会社リョウワ | 電解メッキ方法及びプリント配線基板の製造方法 |
| KR100483621B1 (ko) * | 2002-02-08 | 2005-04-18 | 삼성전기주식회사 | 인쇄회로기판 스트립의 도금을 위한 설계구조 및 이를 이용한 반도체 칩 패키지의 제조방법 |
| US20040007386A1 (en) * | 2002-07-11 | 2004-01-15 | S & S Technology Corporation | Structure of printed circuit board (PCB) |
| TWI237534B (en) * | 2004-05-07 | 2005-08-01 | Advanced Semiconductor Eng | Fabrication method of a printed circuit board |
| US7105918B2 (en) * | 2004-07-29 | 2006-09-12 | Micron Technology, Inc. | Interposer with flexible solder pad elements and methods of manufacturing the same |
| JP2007165465A (ja) * | 2005-12-12 | 2007-06-28 | Seiko Epson Corp | 配線基板の製造方法 |
| US7394028B2 (en) * | 2006-02-23 | 2008-07-01 | Agere Systems Inc. | Flexible circuit substrate for flip-chip-on-flex applications |
| TWI334320B (en) * | 2007-07-16 | 2010-12-01 | Nanya Technology Corp | Fabricating method of gold finger of circuit board |
| JP2009147270A (ja) * | 2007-12-18 | 2009-07-02 | Nec Electronics Corp | 配線基板の製造方法、配線基板、および半導体装置 |
| JP5188289B2 (ja) * | 2008-06-26 | 2013-04-24 | ラピスセミコンダクタ株式会社 | プリント基板の製造方法 |
| JP5334607B2 (ja) * | 2008-12-25 | 2013-11-06 | 京セラ株式会社 | 配線基板及び配線基板の製造方法並びにプローブカード |
| CN101861054B (zh) * | 2010-04-08 | 2011-07-27 | 冠锋电子科技(梅州)有限公司 | 去除镀金插头引线的方法 |
| CN104347780B (zh) * | 2013-08-06 | 2018-12-04 | 惠州市华阳光电技术有限公司 | 一种板上芯片的基板及其制造工艺 |
| TWI560840B (en) * | 2014-10-30 | 2016-12-01 | Winbond Electronics Corp | Flexible microsystem structure |
| US9412692B2 (en) | 2015-01-13 | 2016-08-09 | Winbond Electronics Corp. | Flexible microsystem structure |
| WO2017162020A1 (en) * | 2016-03-22 | 2017-09-28 | Jun Yang | Method for solvent-free printing conductors on substrate |
| KR102050939B1 (ko) | 2019-10-15 | 2020-01-08 | 주식회사 동원파츠 | 마찰교반용접을 이용한 중계기 제조방법 |
| CN111065210A (zh) * | 2019-12-25 | 2020-04-24 | 上海嘉捷通电路科技股份有限公司 | 一种代替手工挑pcb工艺导线的方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6318355A (ja) | 1986-07-10 | 1988-01-26 | Konica Corp | 電子写真感光体 |
| JPH04109693A (ja) * | 1990-08-30 | 1992-04-10 | Tanaka Kikinzoku Kogyo Kk | 白金回路基板の製造方法 |
| US5480048A (en) * | 1992-09-04 | 1996-01-02 | Hitachi, Ltd. | Multilayer wiring board fabricating method |
| US5509553A (en) * | 1994-04-22 | 1996-04-23 | Litel Instruments | Direct etch processes for the manufacture of high density multichip modules |
| JPH0951155A (ja) | 1995-08-08 | 1997-02-18 | Mitsui Toatsu Chem Inc | ソルダーマスクの形成方法 |
| US5733466A (en) * | 1996-02-06 | 1998-03-31 | International Business Machines Corporation | Electrolytic method of depositing gold connectors on a printed circuit board |
| DE19610723A1 (de) * | 1996-03-19 | 1997-09-25 | Bayer Ag | Elektrolumineszierende Anordnungen unter Verwendung von Blendsystemen |
| JPH1070353A (ja) * | 1996-08-26 | 1998-03-10 | Sumitomo Metal Mining Co Ltd | 銅被覆ポリイミド基板を用いた電子回路基板の製造方法 |
| JPH10188817A (ja) * | 1996-12-25 | 1998-07-21 | Canon Inc | 素子回路基板および画像形成装置とその製造法 |
| JPH1117331A (ja) * | 1997-06-26 | 1999-01-22 | Nippon Mektron Ltd | 可撓性回路基板の製造法 |
| KR980000010A (ko) * | 1997-10-20 | 1998-03-30 | 유연광 | 메밀의 재배방법 |
-
1999
- 1999-06-10 JP JP11164148A patent/JP2000353760A/ja active Pending
-
2000
- 2000-05-25 US US09/577,883 patent/US6312614B1/en not_active Expired - Fee Related
- 2000-05-29 TW TW089110389A patent/TW521417B/zh not_active IP Right Cessation
- 2000-06-07 KR KR1020000031053A patent/KR100783340B1/ko active IP Right Grant
- 2000-06-09 CN CNB001180827A patent/CN1149649C/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476409B1 (ko) * | 2002-06-07 | 2005-03-16 | 엘지전자 주식회사 | 인쇄회로기판의 도금방법 |
| KR20050050849A (ko) * | 2003-11-26 | 2005-06-01 | 삼성전기주식회사 | 도금 인입선이 없는 인쇄회로기판 제조 방법 |
| KR100932429B1 (ko) * | 2007-01-23 | 2009-12-17 | 미쓰미덴기가부시기가이샤 | 전지 팩 및 전지 보호 모듈 및 전지 보호 모듈용 기판의제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100783340B1 (ko) | 2007-12-07 |
| US6312614B1 (en) | 2001-11-06 |
| CN1149649C (zh) | 2004-05-12 |
| CN1277458A (zh) | 2000-12-20 |
| TW521417B (en) | 2003-02-21 |
| JP2000353760A (ja) | 2000-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100783340B1 (ko) | 반도체소자 탑재용 중계기판의 제조방법 | |
| KR100733253B1 (ko) | 고밀도 인쇄회로기판 및 그 제조방법 | |
| JP2636537B2 (ja) | プリント配線板の製造方法 | |
| KR100722624B1 (ko) | 칩 내장형 인쇄회로기판의 제조방법 | |
| US20110042128A1 (en) | Coreless packaging substrate and method for fabricating the same | |
| US20080128288A1 (en) | Method of manufacturing a multi-layer wiring board using a metal member having a rough surface | |
| KR20040076164A (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
| KR20040051310A (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
| TW201414379A (zh) | 電路板及其製作方法 | |
| KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
| JPH10178031A (ja) | 半導体パッケージ用回路基板の製造方法 | |
| US6593224B1 (en) | Method of manufacturing a multilayer interconnect substrate | |
| US8186043B2 (en) | Method of manufacturing a circuit board | |
| KR100313611B1 (ko) | 인쇄회로기판 제조방법 | |
| CN211457534U (zh) | 微细层间线路结构 | |
| CN115190701A (zh) | 一种埋入式线路封装基板及其加工方法 | |
| JP4350922B2 (ja) | 両面可撓性回路基板の製造法 | |
| TWI429348B (zh) | 側邊具有導電接觸件的積層印刷電路板模組及其製造方法 | |
| JP2009146926A (ja) | 多層配線板及びその製造方法 | |
| KR100576652B1 (ko) | 양면 배선기판의 제조방법 | |
| KR101179716B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조방법 | |
| KR20130013639A (ko) | 인쇄회로기판 제조 방법 | |
| JP2004349414A (ja) | 回路基板とその製造方法 | |
| CN112153802B (zh) | 电路板结构及其制造方法 | |
| JP2647007B2 (ja) | 印刷配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141120 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20161123 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20181121 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20191120 Year of fee payment: 13 |