TW521417B - Method for production of interposer for mounting semiconductor element - Google Patents

Method for production of interposer for mounting semiconductor element Download PDF

Info

Publication number
TW521417B
TW521417B TW089110389A TW89110389A TW521417B TW 521417 B TW521417 B TW 521417B TW 089110389 A TW089110389 A TW 089110389A TW 89110389 A TW89110389 A TW 89110389A TW 521417 B TW521417 B TW 521417B
Authority
TW
Taiwan
Prior art keywords
board connection
main board
exposed
layer
conductor circuit
Prior art date
Application number
TW089110389A
Other languages
English (en)
Inventor
Yoshio Arimitsu
Yutaka Kaneda
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Application granted granted Critical
Publication of TW521417B publication Critical patent/TW521417B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/058—Additional resists used for the same purpose but in different areas, i.e. not stacked
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

521417 A7 B7 五、發明說明（/ ) 【發明所屬的技術領域】 本發明係有關於爲了將半導體元件組裝在主機板上所 使用之半導體元件搭載用中繼基板的製造方法。 【先前技術】 近幾年來’具備半導體元件唆霊子機器的小型化、輕 量化正不斷的進展，配合該動向的做法，係將半導體元件 搭載在與其大致相同大小的稱作插入物（interposer)的電路 基板（即’半導體元件搭載用中繼基板）上來進行晶片尺寸 $寸衣(CSP)化’再將該封裝物組裝在主機板上。 這種半導體元件搭載用中繼基板，是如圖3所示般之 進行製造。 首先…在絕緣性基材薄片31上形成導體電路34(圖 3(a)) ’該導體電路34包含：用來連接主機板的主機板連接 電極32 ’和爲了對主機板連接電極32施加電解電鍍處理 、而和主機板連接電極32形成導通之電鍍引腳33。電鍍 引腳33是和絕緣性基材薄片31兩緣之連續狀的導體部 3 1 a形成導通。 又’在半導體元件搭載用中繼基板上，形成出爲了將 主機板連接電極32拉到背面的半導體元件(未圖示)周圍之 通孔35。 其次’對導體電路34進行電解電鏟處理，以至少在主 機板連接電極32上積層電解電鍰金屬層36(圖3(b))。 接下來’爲了儘量縮短電鍍引腳33，在主機板連接電 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 訂---------線丨 經濟部智慧財產局員工消費合作社印製 521417 A7 B7 五、發明說明（上） 極32的附近，使用模具鑽孔37，以切斷電鍍引腳（圖3(c)) 。然後，視需要切除絕緣性基材薄片31兩緣的連續狀之導 體部 3 la(圖 3(d))。 如圖3(c)所示般在主機板連接電極32的附近切斷電鍍 引腳33的理由如下。 即，當絕緣性基材薄片31上的和各主機板連接電極 32形成導通的電鍍引腳33的長度很長時，在分支配線時 會產生反射雜訊，又在冗長配線時電抗和電容將變大，而 會降低半導體元件的電氣特性。另外，必須使各主機板連 接電極32互相成電氣性地獨立。因此，爲了高效率的製造 半導體元件搭載用中繼基板，在對各主機板連接電極32進 行電解電鍍處理後，爲了儘量縮短電鑛引腳33，故在各主 機板連接電極32的附近，使用模具進行鑽孔37。 【發明所要解決的課題】 但是，當用模具鑽孔時，有時在孔緣會產生毛邊，而 出現外觀不良和影響性能的情形。另外，當製作CSP時， 若在電路基板上鑽孔的話，則有不易樹脂封裝的問題。另 外，在小的CSP用聚醯亞胺基材薄片上，要以精度良好且 不傷及基材薄片的方式來進行機械性地鑽孔，並不是簡單 的作業。而且，模具的製作需要龐大的費用。 本發明是爲解決以上先前的技術問題而成者，其目的 是關於製作CSP用的基板等之半導體元件搭載用中繼基板 時’不須使用模具進行機械性的鑽孔，即可使各主機板連 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------·------- 丨訂---------線·----------------------- (請先閱讀背面之注意事項再填寫本頁) 521417 A7 ______ B7 五、發明說明（>) 接電極互相成電氣性地獨立，且能儘量縮短電鍍引腳。 【用以解決課題之手段】 本案發明人寺發現到’在半導體兀件搭載用中繼基板 的製造過程中，只要利用蝕刻來切除主機板組裝側的中繼 基板面之電鑛引腳，就能解決上述的問題，而且爲達成上 述手段，只要以能做化學性蝕刻的圖案用樹脂層(例如，能 用鹼液蝕刻的聚醯亞胺前驅物層（聚醯胺酸層等）、感光性 聚醯亞胺層、光阻劑層)作爲切除電鍍引腳蝕刻時的耐蝕刻 劑即可，如此以完成本發明。 苐1的本發明係提供一半導體元件搭載用中繼基板之 製造方法，是爲了將半導體元件組裝在主機板所使用之半 導體元件搭載用中繼基板之製造方法，其特徵在於，是由 以下的製程(A)〜（G)所構成： (A) 在絕緣性基材薄片上形成導體電路的製程；導體電 路包含：用來連接主機板的主機板連接電極，和爲對該主 機板連接電極施加電解電鍍處理、而與該主機板連接電極 形成導通的電鍍引腳； (B) 在該導體電路上形成圖案用樹脂層的製程； (c)以使該導體電路的主機板連接電極和電鍍引腳露出 的方式來蝕刻該圖案用樹脂層的製程； (D) 用耐電解電鍍層被覆露出的電鍍引腳之製程； (E) 對露出的主機板連接電極進行電解電鍍處理，以將 ®解電鍍金屬層積層在主機板連接電極的製程； 6 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂· · •線· 經濟部智慧財產局員工消費合作社印製 521417 A7 ----- 五、發明說明（f) (F) 除去被覆於電鍍引腳的耐電解電鍍層，再度使電鍍 引腳露出的製程；以及 * (請先閱讀背面之注意事項再填寫本頁) (G) 利用蝕刻來除去露出的電鍍引腳的製程。 另外’第2的本發明係提供一半導體元件搭載用中繼 基板之製造方法，是爲了將半導體元件組裝在主機板所使 用之半導體元件搭載用中繼基板之製造方法，其特徵在於 ’是由以下的製程⑷〜⑴所構成： (a) 在絕緣性基材薄片上形成導體電路的製程；該導體 電路包含：用來連接主機板的主機板連接電極，和爲對該 主機板連接電極施加電解電鍍處理、而與該主機板連接電 極形成導通的電鍍引腳； (b) 在該導體電路上形成圖案用樹脂層的製程； (c) 以使該導體電路的主機板連接電極露出的方式來蝕 刻該圖案用樹脂層的製程； (d) 對露出的主機板連接電極進行電解電鍍處理，以將 電解電鍍金屬層積層在主機板連接電極的製程； (e) 以使該導體電路的電鍍引腳露出的方式來蝕刻該圖 案用樹脂層的製程；以及 經濟部智慧財產局員工消費合作社印製 ⑴利用蝕刻來除去露出的電鍍引腳的製程。 【發明之實施形態】 首先’就第1的本發明之半導體元件搭載用中繼基板 的製造方法，一面參照圖面一面說明各製程。 製程(A) 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 521417 A7 ___B7 五、發明說明（Γ) (請先閲讀背面之注意事項再填寫本頁) 首先，在絕緣性基材薄片丨上，形成導體電路4(圖 1(a))，導體電路4包含··用來連接主機板(未圖示）的主機 板連接電極2，和爲了對該主機板連接電極2施加電解電 鍍處理、而與主機板連接電極2形成導通的電鍍引腳3。 又，電鍍引腳3也可連接在絕緣性基材薄片丨兩緣之連續 狀的導體部(未圖不，參照先前技術的圖3(a)的31a)。該區 域即構成後述的電鍍處理時的電極。 又’在半導體元件搭載用中繼基板的導體電路4上， 通常，設置有爲使主機板連接電極2與絕緣性基材薄片1 的另一面形成導通之通孔9(圖1(a))，在絕緣性基材薄片i 的另一面，形成有用來搭載半導體元件的IC晶片搭載用凸 塊(未圖示）。 •-線—mjlp · 經濟部智慧財產局員工消費合作社印製 追種導體電路4能根據一般的方法來形成。例如，首 先’將在聚醯亞胺絕緣性基材薄片上貼合銅層而成之單面 銅箱軟性基板的銅層，用一般方法來圖案化，視需要形成 1C晶片搭載用凸塊後，將該凸塊形成面（半導體元件搭載 面)遮住。其次’在聚醯亞胺絕緣性基材薄片上鑽出通用的 孔後’全面進行無電解鍍銅處理，接下來，用電解鍍銅處 理進行銅的增厚。接下來，在該電解銅層的表面積層感光 性乾膜’透過對應於配線電路的光罩進行曝光，經顯影後 形成耐蝕刻層，用氯化銅或氯化鐵蝕刻液進行蝕刻後，採 用一般方法除去耐蝕刻層即可。 製程(B) 其次，在導體電路4上，形成圖案用樹脂層5(圖1(b)) 8 本紐尺度適用中國國家標準（CNS)A4規格（21G X 297公釐) 521417 A7 B7 五、發明說明（t) 。就形成圖案用樹脂層5而言，能使用聚醯亞胺前驅物層 5、感光性聚醯亞胺層、光阻劑層等。其中’因聚醯亞胺前 驅物層是鹼可溶性’故既是能實施圖案化的層’又是能藉 由醯亞胺化處理（例如加熱處理）進行硬化而轉變爲具有優 異的耐熱性和耐化學藥品性的聚醯亞胺層。就這種聚醯亞 胺前驅物層而言，可將公知的聚醯胺酸塗佈液用照相凹版 塗佈器(gravure coater)等塗佈後再乾燥來形成。 製程(C) 其次，爲了露出導體電路4的主機板連接電極2和電 鍍引腳3，採用一般方法對形成圖案用樹脂層5進行蝕刻( 圖1(c))。例如，在形成圖案用樹脂層5上積層感光性乾性 膜，透過既定形狀的光罩進行曝光、顯影，以形成耐蝕刻 層，用氫氧化鈉水溶液等進行蝕刻後，用一般方法除去耐 蝕刻層即可。 製程(D) 其次，以通常的耐電解電鍍層6被覆露出的電鍍引腳 3(圖1(d))。這時並未被覆到主機板連接電極2。 製程(E) 其次，對露出的主機板連接電極2進行電解電鍍處理( 例如，電解鍍金處理），將電解電鍍金屬層7積層在主機板 連接電極2(圖1(e))。藉此，即可容易的在主機板連接電極 2上形成球柵陣列(BGA)用的焊球。 製程(F) 其次，除去被覆住電鍍引腳3的耐電解電鑛層_ 6，再 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ·· 經濟部智慧財產局員工消費合作社印製 n emmm ί l_i 1 emmt emmt mmmmmm ϋ - I 1 n n I I 1 _§_· ·ϋ I ϋ —Bi n I— n n I ·ϋ IB1 n em§ I n _ 521417 A7 B7 經濟部智慧財產局員.工消費合作社印製 五、發明說明（7) 度使電鍍引腳3露出（圖i(f))。 製程(G) 其次，用氯化銅或氯化鐵蝕刻液等蝕刻液來除去露出 的電鍍引腳3(圖l(g》。此時，把電解電鍍金屬層當做其下 層的主機板連接電極2的耐蝕刻劑來作用。因此，只要由 具有耐蝕刻液性的材質(例如，金;)來形成電解電鍍金屬層7 即可。或預想到要進行蝕刻，而將電解電鍍金屬層7事先 增厚即可。利用這種方法，電解電鍍金屬層7及其下層的 主機板連接電極2所連接之電鍍引腳長度，不須使用模具 來進行鑽孔處理，即可在一連串的導體電路4製程內進行 縮短化。 製程(H) 其次，當圖案樹脂層5是使用聚醯亞胺前驅物層時， 將該聚醯亞胺前驅物層完全醯亞胺化成聚醯亞胺層8，即 可得到圖1(h)所示的半導體元件搭載用中繼基板。還有， 這個製程(H)(聚醯亞胺前驅物層進行醯亞胺化），雖也可在 製程(G)後實施，但也可在聚醯亞胺前驅物層的圖案化後、 即製程(C)和製程(D)間實施。 如以上所述，第1的本發明的特徵，是用蝕刻來切斷 半導體元件搭載用中繼基板之主機板組裝側的表面之電鍍 引腳，因此，關於中繼基板的半導體元件搭載面和通孔的 形成手法，能利用先前技術。 又，在以上的第1的本發明的製造方法中，圖案樹脂 層5的圖案化(製程(C))雖是進行一次，但如以下所示，像 10 (請先閱讀背面之注意事項再填寫本頁) 言 Γ •衾· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 521417 A7 五、發明說明（（f ) 第2的本發明那樣之進行2次(製程(c)及製程(e))也可以。 製程⑷ ^ 和第1的本發明的製程(A)—樣，首先，在絕緣性基材 薄片1上形成導體電路4(圖2(a))，導體電路包含：用來連 接主機板的主機板連接電極2，和爲對主機板連接電極2 施加電解電鍍處理、而與主機板連接電極2形成導通的電 鍍引腳3。又，電鍍引腳3也可連接在絕緣性基材薄片1 的兩緣之連續狀的導體部(未圖示，參照先前技術的圖3(a) 的31a)。該區域即構成後述的電鍍處理時的電極。 製程(b) 其次，和第1的本發明的製程(B)—樣，在導體電路4 上形成聚醯亞胺前驅物層的圖案用樹脂層5(圖2(b))。 製程(c) 其次，依照第1的本發明的製程(C)，爲了露出導體電 路4的主機板連接電極2，對圖案用樹脂層5進行蝕刻（圖 2(c))。此時，和第1的本發明的情形不同，係以不使電鍍 引腳露出的方式進行蝕刻。 製程(d) 其次，依照第1的本發明的製程(E)，對露出的主機板 連接電極2進行電解電鍍處理，以將電解電鍍金屬層7積 層在主機板連接電極2(圖2(d))。 製程⑷ 其次，依照第1的本發明的製程(C)，爲了露出導體電 路4的電鍍引腳3，對形成圖案用樹脂層5進行蝕刻（圖 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------ - - -----訂---------線-- (請先閱讀背面之注意事項再填寫本頁) 521417 經濟部智慧財產局員工消費合作社印制衣 A7 B7 五、發明說明) 2(e))。 製程(f) 其次’依照第1的本發明的製程((3)，利用蝕刻來除去 露出的電鍍引腳3(圖2(f))。 製程(g) 其次’和第1的本發明的製程(11)一樣，當圖案樹脂層 5是使用聚醯亞胺前驅物層時，將該聚醯亞胺前驅物層完 全醯亞胺化成聚醯亞胺層8，即可得到圖2(g)所示的半導 體元件搭載用中繼基板。 又，在第2的本發明中，可在製程(c)和製程(d)間設置 將聚醯亞胺前驅物層不完全醯亞胺化的製程（製程(h))。這 種不完全的程度，是藉由調整醯亞胺化條件(加熱溫度、加 熱時間等）’而使聚醯亞胺前驅物層在接下來的製程之實施 條件下不受損傷，但其本身是能圖案化的程度。因此，藉 由設置這種聚醯亞胺前驅物層的不完全醯亞胺化製程，即 可提高導體電路4的尺寸精度並提高中繼基板的製造良品 率。 如以上所述，第2的本發明的特徵，是用蝕刻來切斷 半導體元件搭載用中繼基板之主機板組裝側的表面之電鍍 引腳，因此，關於中繼基板的半導體元件搭載面和通孔的 形成手法，與第1的本發明一樣，能利用先前技術。 【發明效果】 依據本發明，當製作CSP用的基板等之半導體元件搭 0 訂---------線 __m (請先閱讀背面之注意事項再填寫本頁) 12

Claims (1)

  1. 521417 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1、 一種半導體元件搭載用中繼基板之製造方法，是爲 了將半導體元件組裝在主機板所使用之半導體元件搭載用 中繼基板之製造方法，其特徵在於，是由以下的製程(A)〜 (G)所構成： (A) 在絕緣性基材薄片上形成導體電路的製程；導體電 路包含：用來連接主機板的主機板連接電極，和爲對該主 機板連接電極施加電解電鍍處理、而與該主機板連接電極 形成導通的電鍍引腳； (B) 在該導體電路上形成圖案用樹脂層的製程； (C) 以使該導體電路的主機板連接電極和電鍍引腳露出 的方式來蝕刻該圖案用樹脂層的製程； (D) 用耐電解電鍍層被覆露出的電鍍引腳之製程； (E) 對露出的主機板連接電極進行電解電鍍處理，以將 電解電鍍金屬層積層在主機板連接電極的製程； (F) 除去被覆於電鍍引腳的耐電解電鍍層，再度使電鍍 引腳露出的製程；以及 (G) 利用蝕刻來除去露出的電鎪引腳的製程。 2、 如申請專利範圍第丨項之製造方法，其中之圖案用 樹脂層係聚醯亞胺前驅物層。 3、 如申請專利範圍第2項之製造方法，其中，在製程 (C)和(D)之間、或製程(G)之後進一步包含製程(H) ··將聚_ 亞胺前驅物層完全聚醯亞胺化。 4、 一種半導體元件搭載用中繼基板之製造方法，是爲 了將半導體元件組裝在主機板所使用之半導體元件搭載用 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------訂---------線—AWI (請先閱讀背面之注意事項再填寫本頁) 切417 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 中繼基板之製造方法，其特徵在於，是由以下的製程(a)〜 (f)所構成·· (a) 在絕緣性基材薄片上形成導體電路的製程；該導體 鼇路包含：用來連接主機板的主璣板連接電極，和爲對該 窆機板連接電極施加電解電鍍處理、而與該主機板連接電 極形成導通的電鍍引腳； (b) 在該導體電路上形成圖案用樹脂層的製程； (c) 以使該導體電路的主機板壤接電極露出的方式來蝕 刻該圖案用樹脂層的製程； (d) 對露出的主機板連接電極進行電解電鍍處理，以將 電解電鍍金屬層積層在主機板連接電極的製程； (e) 以使該導體電路的電鍍引脚露出的方式來蝕刻該圖 案用樹脂層的製程；以及 ⑴利用蝕刻來除去露出的電鍍引腳的製程。 5、 如申請專利範圍第4項之製造方法，其中之圖案用 樹脂層係聚醯亞胺前驅物層。 6、 如申請專利範圍第5項之製造方法，其中，在製程 ⑺後進一步包含製程(g):將聚醯亞胺前驅物層完全聚醯亞 胺化。 7、 如申請專利範圍第6項之製造方法，其中’在製程 (0和(d)之間、或製程(d)和製程(e)之間進一步包含製程(h) :將聚醯亞胺前驅物層不完全聚醯亞胺化。 2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁)
TW089110389A 1999-06-10 2000-05-29 Method for production of interposer for mounting semiconductor element TW521417B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11164148A JP2000353760A (ja) 1999-06-10 1999-06-10 半導体素子搭載用中継基板の製造方法

Publications (1)

Publication Number Publication Date
TW521417B true TW521417B (en) 2003-02-21

Family

ID=15787664

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089110389A TW521417B (en) 1999-06-10 2000-05-29 Method for production of interposer for mounting semiconductor element

Country Status (5)

Country Link
US (1) US6312614B1 (zh)
JP (1) JP2000353760A (zh)
KR (1) KR100783340B1 (zh)
CN (1) CN1149649C (zh)
TW (1) TW521417B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3357875B1 (ja) * 2001-06-29 2002-12-16 株式会社リョウワ 電解メッキ方法及びプリント配線基板の製造方法
KR100483621B1 (ko) * 2002-02-08 2005-04-18 삼성전기주식회사 인쇄회로기판 스트립의 도금을 위한 설계구조 및 이를 이용한 반도체 칩 패키지의 제조방법
KR100476409B1 (ko) * 2002-06-07 2005-03-16 엘지전자 주식회사 인쇄회로기판의 도금방법
US20040007386A1 (en) * 2002-07-11 2004-01-15 S & S Technology Corporation Structure of printed circuit board (PCB)
KR20050050849A (ko) * 2003-11-26 2005-06-01 삼성전기주식회사 도금 인입선이 없는 인쇄회로기판 제조 방법
TWI237534B (en) * 2004-05-07 2005-08-01 Advanced Semiconductor Eng Fabrication method of a printed circuit board
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same
JP2007165465A (ja) * 2005-12-12 2007-06-28 Seiko Epson Corp 配線基板の製造方法
US7394028B2 (en) * 2006-02-23 2008-07-01 Agere Systems Inc. Flexible circuit substrate for flip-chip-on-flex applications
JP2008181702A (ja) * 2007-01-23 2008-08-07 Mitsumi Electric Co Ltd 電池パック及び電池保護モジュール及び電池保護モジュール用基板の製造方法
TWI334320B (en) * 2007-07-16 2010-12-01 Nanya Technology Corp Fabricating method of gold finger of circuit board
JP2009147270A (ja) * 2007-12-18 2009-07-02 Nec Electronics Corp 配線基板の製造方法、配線基板、および半導体装置
JP5188289B2 (ja) * 2008-06-26 2013-04-24 ラピスセミコンダクタ株式会社 プリント基板の製造方法
JP5334607B2 (ja) * 2008-12-25 2013-11-06 京セラ株式会社 配線基板及び配線基板の製造方法並びにプローブカード
CN101861054B (zh) * 2010-04-08 2011-07-27 冠锋电子科技(梅州)有限公司 去除镀金插头引线的方法
CN104347780B (zh) * 2013-08-06 2018-12-04 惠州市华阳光电技术有限公司 一种板上芯片的基板及其制造工艺
TWI560840B (en) * 2014-10-30 2016-12-01 Winbond Electronics Corp Flexible microsystem structure
US9412692B2 (en) 2015-01-13 2016-08-09 Winbond Electronics Corp. Flexible microsystem structure
US20190104618A1 (en) * 2016-03-22 2019-04-04 Jun Yang Method for solvent-free printing conductors on substrate
KR102050939B1 (ko) 2019-10-15 2020-01-08 주식회사 동원파츠 마찰교반용접을 이용한 중계기 제조방법
CN111065210A (zh) * 2019-12-25 2020-04-24 上海嘉捷通电路科技股份有限公司 一种代替手工挑pcb工艺导线的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6318355A (ja) 1986-07-10 1988-01-26 Konica Corp 電子写真感光体
JPH04109693A (ja) * 1990-08-30 1992-04-10 Tanaka Kikinzoku Kogyo Kk 白金回路基板の製造方法
US5480048A (en) * 1992-09-04 1996-01-02 Hitachi, Ltd. Multilayer wiring board fabricating method
US5509553A (en) * 1994-04-22 1996-04-23 Litel Instruments Direct etch processes for the manufacture of high density multichip modules
JPH0951155A (ja) 1995-08-08 1997-02-18 Mitsui Toatsu Chem Inc ソルダーマスクの形成方法
US5733466A (en) * 1996-02-06 1998-03-31 International Business Machines Corporation Electrolytic method of depositing gold connectors on a printed circuit board
DE19610723A1 (de) * 1996-03-19 1997-09-25 Bayer Ag Elektrolumineszierende Anordnungen unter Verwendung von Blendsystemen
JPH1070353A (ja) * 1996-08-26 1998-03-10 Sumitomo Metal Mining Co Ltd 銅被覆ポリイミド基板を用いた電子回路基板の製造方法
JPH10188817A (ja) * 1996-12-25 1998-07-21 Canon Inc 素子回路基板および画像形成装置とその製造法
JPH1117331A (ja) * 1997-06-26 1999-01-22 Nippon Mektron Ltd 可撓性回路基板の製造法
KR980000010A (ko) * 1997-10-20 1998-03-30 유연광 메밀의 재배방법

Also Published As

Publication number Publication date
KR100783340B1 (ko) 2007-12-07
US6312614B1 (en) 2001-11-06
CN1277458A (zh) 2000-12-20
JP2000353760A (ja) 2000-12-19
KR20010007271A (ko) 2001-01-26
CN1149649C (zh) 2004-05-12

Similar Documents

Publication Publication Date Title
TW521417B (en) Method for production of interposer for mounting semiconductor element
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
TW554651B (en) Multi-layer wiring substrate and manufacturing method thereof
EP1708552A2 (en) Method of production of circuit board utilizing electroplating
JPH10178031A (ja) 半導体パッケージ用回路基板の製造方法
EP1942711B1 (en) Method of manufacturing a wiring board including electroplating
JP2004095972A (ja) プラスチックパッケージの製造方法
KR100894178B1 (ko) 인쇄회로기판 제조방법
KR20010047629A (ko) 인쇄회로기판 제조방법
JP5676833B2 (ja) 電気めっきを使用して形成される集積回路パッケージを処理するための方法およびそれから作成された装置
JP3453663B2 (ja) 表面実装型半導体装置
JP4286965B2 (ja) 配線部材の製造方法
JP4350922B2 (ja) 両面可撓性回路基板の製造法
JP4390930B2 (ja) 積層配線基板とその製造方法、及び半導体装置
JP3037603B2 (ja) 半導体パッケージ用プリント回路基板
JPH06334067A (ja) 多層プリント配線板とその製造方法
JP2000340701A (ja) 配線部材とその製造方法、及び半導体装置
JP3405640B2 (ja) 独立回路へのメッキ方法
JP2000031639A (ja) 両面回路基板の製造方法と両面回路基板
TW457672B (en) Semiconductor packaging substrate
TW200541422A (en) Fabrication method of a printed circuit board
JPH0521951A (ja) 銅張積層板用銅箔
TW200409572A (en) Method of making connections on a conductor pattern of a PCB
JP2000151051A (ja) 配線基板とその製造方法
TW557645B (en) Flexible printed wiring board and its production method

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees