JP5676833B2 - 電気めっきを使用して形成される集積回路パッケージを処理するための方法およびそれから作成された装置 - Google Patents

電気めっきを使用して形成される集積回路パッケージを処理するための方法およびそれから作成された装置 Download PDF

Info

Publication number
JP5676833B2
JP5676833B2 JP2005188120A JP2005188120A JP5676833B2 JP 5676833 B2 JP5676833 B2 JP 5676833B2 JP 2005188120 A JP2005188120 A JP 2005188120A JP 2005188120 A JP2005188120 A JP 2005188120A JP 5676833 B2 JP5676833 B2 JP 5676833B2
Authority
JP
Japan
Prior art keywords
integrated circuit
electroplating
circuit package
pad
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005188120A
Other languages
English (en)
Other versions
JP2006013519A (ja
Inventor
エム．チョウドハリー ムサウィア
エム．チョウドハリー ムサウィア
コーン チャールズ
コーン チャールズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of JP2006013519A publication Critical patent/JP2006013519A/ja
Application granted granted Critical
Publication of JP5676833B2 publication Critical patent/JP5676833B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

本発明は、一般的に集積回路用のパッケージに関し、さらに詳しくは、めっきトレースを使用することなくパッケージが電気めっきされる集積回路のパッケージの処理に関する。
大電力放散集積回路（ＩＣ）用のボール・グリッド・アレイ（ＢＧＡ）またはピン・グリッド・アレイ（ＰＧＡ）パッケージは一般的に、集積回路をパッケージするのに適したキャビティを含む。パッケージの片側（本明細書では「裏側」という）はヒート・シンクに接続され、パッケージのもう一方の側（本明細書では「パッド側」という）は、はんだボールまたはピンの取付け用に形成されたパッド領域を有する。集積回路はキャビティ内に、また裏側とパッド側との間に存在する。
パッケージは、通常銅および誘電体材料から形成されるいくつかの層を有する。特定の層は、はんだマスクまたは他の材料から形成されることもある。銅層は、電力平面を提供し、接地平面を提供し、かつ集積回路から適切なスルーホールまでの信号線のルートを定めるために使用される。スルーホールは層内に形成され、スルーホールは電力平面と接続し、接地平面に接続し、かつ電力平面、接地平面、および信号線からパッケージのパッド側のパッド領域への接続を提供する。パッケージのパッド側のパッド領域は、パッケージ、したがって集積回路を、一般的にはんだボールまたはピンを介して、回路基板に機械的かつ電気的に結合するために使用される。
加えて、パッケージ内部のパッド領域は、ＩＣをパッケージに結合するために使用される。ＩＣとパッケージの電気的結合の１つの型は、ボール‐ウェッジ・ワイヤ・ボンディングと呼ばれるプロセスを通して形成される。この場合、金、または他の材料から作られた小径ワイヤがＩＣをパッケージに電気的に結合する。電気的結合は、最初にボンド・ワイヤの一端をＩＣの表面のパッドに接着することによって達成され、次いで他端がパッケージのキャビティ内に位置するパッド領域（ウェッジ・ボンド・パッドと呼ばれる）に接着される。
金のボンド・ワイヤは一般的に、銅の表面にはあまりよく接着しない。したがって、ウェッジ・ボンド・パッド領域の形成に銅が使用される場合、銅は一般的に１つまたは複数の金属をめっきされ、その１つは一般的ボンド・ワイヤ材とよく接着する。例として、銅の上にニッケル層を形成することができ、ニッケル層の上に金層を形成することができる。
ニッケル層および金層は通常、電気めっきにより形成される。電気めっきするために、従来の技術は、パッド側の一般的に銅から形成される導電性表面にめっきトレースを形成する。めっきトレースは、集積回路パッケージのパッド側の導電性表面を、電気めっき中に使用される電流源に電気的に結合するために使用される。パッド領域を形成し、かつ電気めっきされない領域を保護するために、少なくとも導電性表面にパターン付きマスクが付着される。加えて、パッケージ・キャビティの内部に選択されたワイヤ・ボンディング・パッド領域があり、それらもまた電気めっきされる。これらの内部の選択されたワイヤ・ボンディング・パッド領域は、スルーホールを通して導電性表面に電気的に結合されるので、電気めっき中に内部の選択されたワイヤ・ボンディング・パッド領域もめっきされる。電気めっき後に、めっきトレースは一般的に、約２ギガヘルツ（ＧＨｚ）を超える高い周波数で動作するＩＣの電気的性能を改善するために除去される。
集積回路パッケージのパッド側のめっきトレースは、電気めっきのための適切な電流を提供するが、電気めっき後のパッド側のめっきトレースの除去には問題がある。したがって、これらの問題を受け処理技術および装置が必要である。
一般的に、集積回路パッケージを処理するための方法を提供する。集積回路パッケージの処理中に、電気めっきを使用して、ボール・グリッド・アレイ（ＢＧＡ）、ピン・グリッド・アレイ（ＰＧＡ）、またはウェッジ・ボンド・パッド領域のようなパッド領域に、１つまたは複数の材料を付着する。その方法により作られた装置も提供する。
本発明の態様では、集積回路パッケージは、集積回路パッケージのパッド側の導電性表面に形成されるめっきトレースが無いように、集積回路パッケージを電気めっきすることによって処理される。集積回路パッケージの複数のパッド領域に１つまたは複数の材料が電気めっきされる。集積回路は、集積回路の１つまたは複数のパッド領域に電気的に結合することができる。
本発明のより完全な理解は、本発明のさらなる特長および利点と同様に、以下の詳細な説明および図面を参考にすることによって得られるであろう。
参照を容易にするために、詳細な説明を序論部と例示的実施形態部とに分割した。
序論
上述の通り、従来の処理では、キャビティ・ダウン・パッケージのような集積回路パッケージにニッケルおよび金を電気めっきするには、電気めっき中に使用される電流をめっきされる露出パッド領域に通すために、接続を実現するためのめっきトレースが必要である。電気めっき後に、集積回路パッケージに存在し、約２ＧＨｚを超える周波数で動作する集積回路の電気的性能を向上するために、めっきトレースはエッチングによって除去される。触られていないままのめっきトレースはアンテナとして働き、集積回路パッケージ内にパッケージされたＩＣの機能エラーを引き起こすおそれがある。しかし、めっきトレースを除去するプロセスさえも、下述するように問題を引き起こす。
めっきトレースをエッチングして除去するには、それ自体集積回路パッケージのパッド側の表面に形成されるはんだマスクに、大きい開口を形成する必要がある。一般的に銅から成るめっきトレースは最初に電気めっき中にドライ・レジスト（ＤＲ）膜によって被覆され、次いではんだマスク開口内の銅めっきトレースのエッチング中に除去される。「エッチ・バック窓」としても知られるはんだマスクの開口は、はんだマスクの位置公差を補償するために、かなり大きい面積を必要とする。したがって、これらのエッチ・バック窓は必ずしも、パッド側のパッド領域に一般的に要求されるように、密パターンでパッド側の外表面に収まりきれない。さらに、図１に示すように、めっきテールの小部分がプロセス公差のため依然として残る。
図１は、従来の処理を実行してめっきトレース１１０を形成し、パッド領域１５５を形成し、はんだマスク画定パッド領域１７５を電気めっきし、かつめっきトレースをエッチングした後の集積回路パッケージのパッド側１００の外表面１３５の一例を示す。集積回路パッケージは、パッド領域１７５をめっきするために、電気めっきプロセスにかけられている。めっきテール１１０は、処理公差のため除去することができなかっためっきトレースの部分である。
動作速度が約２ＧＨｚ未満である場合、めっきテール１１０は一般的に問題を生じない。しかし、動作速度が増加するにつれて、めっきテール１１０はアンテナとして働き始め、パッド領域１５５が電気的に結合されたＩＣ（図１には図示せず）の機能エラーを引き起こすおそれがある。したがって、集積回路パッケージの従来の処理は、電気めっきに使用されるめっきトレースに問題がある。
例示的実施形態
本発明の例示的実施形態は、集積回路パッケージのパッド側１００にめっきテール１１０を持たない方法およびそれにより作られた装置を提供することによって、上記の問題を解決する。
図２を見ると、本発明の技術を使用して集積回路パッケージを形成した後の集積回路パッケージのパッド側１００の一例が示されている。本発明の例示的実施形態は、集積回路パッケージのパッド側１００の外表面１３５にめっきトレースを使用しないので、図２にはめっきテール１１０が無い。
図３を見ると、電気めっきに使用される電流源３１０に電気的に結合されたパネル３００が示されている。パネル３００は一例として４つの集積回路パッケージ４８０−１乃至４８０−４を含むが、パネル３００は任意の個数のＩＣパッケージ４８０を含むことができる。パネル３００は、電気めっき中に４つの集積回路パッケージ４８０−１乃至４８０−４を電気的に結合するために使用されるめっき条３２０を有する。各集積回路パッケージ４８０は、めっき条３２０を介して他の集積回路パッケージ４８０に電気的に結合されるバック・プレーン（参照図５乃至１９で後述する）を有する。めっき条３２０は、電気めっきが行なわれるときに、電流源３１０に電気的に結合される。パネル３００の電気めっきおよび処理は当業者には周知である。しかし、本発明の例示的実施形態は、特定の処理が実行される工程の順序、および電気めっき中に使用される集積回路パッケージ４８０への接続が行なわれる方法を変更する。これらの概念を以下でより詳細に記載する。
図４を参照すると、集積回路パッケージを処理するための例示的方法４００が示されている。図５乃至１９は、これらの工程をさらに詳細に示す。本発明は集積回路パッケージを電気めっきするために使用することができ、該電気めっきは、集積回路パッケージのパッド側の導電性表面にめっきトレースを形成することなく実行される。方法４００は、集積回路パッケージのパッド側にめっきトレースを形成することなく電気めっきするのに適した技術の一例を示しており、他の技術を使用することもできる。電気めっきは、集積回路パッケージのいくつかのパッド領域に１つまたは複数の材料をめっきするために使用される。材料は一般的にニッケルの後に金が続く（例えば銅パッド領域はニッケルで電気めっきされ、次いでニッケルに金が電気めっきされる）。しかし、１つまたは複数の任意の材料を使用することができる。
工程４０１で、集積回路パッケージのバック・プレーンは、電気めっき中に使用される１つまたは複数の電流源に結合される。一般的にバック・プレーンは、図２０の例示的詳細図に示されかつバック・プレーンの一部である裏側エッジ・トレースを介して、１つまたは複数の電流源に電気的に結合される。バック・プレーンの電気的結合は、電流をバック・プレーンの任意の部分に流すことを可能にする任意の結合である。裏側エッジ・トレースはバック・プレーンの一部として形成される。バック・プレーンは、一般的にはめっき条を介して、１つまたは複数の電流源に電気的に結合される。電気めっき（工程４０２）の前に、裏側エッジ・トレースおよびめっきスルーホールを除き、バック・プレーンは実質的にパターン形成されないままである。実質的にパターン形成されないバック・プレーンは、電気めっき中に電気的に結合されるので、１つまたは複数の電流源からバック・プレーン（またはその一部分）を介して電気めっきされるパッド領域に電流が伝わる。電流は、バック・プレーンを通過した後、パッド領域を通過する。換言すると、電流は最初にバック・プレーンを通過し、次いで電気めっきされるパッド領域の各々を通過する。
工程４０２で、当業者に周知の電気めっきプロセスを使用して、電気めっきが実行される。電気めっきは適切なめっき浴および１つまたは複数の電流源を使用する。電気めっきはパッド領域に１つまたは複数の材料をめっきする。一般的に、工程４０２は２回、つまり１回は最初にパッド領域にニッケルをめっきするために、次いでもう１回はパッド領域に金をめっきするために、実行される。各電気めっき工程４０２は一般的に、別個の材料をめっきするために、別個のめっき浴を使用する。工程４０２では、電気めっきすることのできる任意の種類の材料を使用することができ、かつ任意の数の材料および関連めっき浴を使用することができる。
工程４０３で、バック・プレーンはパターン形成される。バック・プレーンは電気めっき工程（工程４０２）中に電流をパッド領域に通すために使用されるので、バック・プレーンのパターン形成は電気めっき工程（工程４０２）の後で行なわれる。従来の集積回路パッケージ処理では、バック・プレーンは電気めっき（工程４０２）前にパターン形成される（工程４０３）。
図５乃至１６は、本発明の例示的実施形態の様々な方法の工程を示す。図５乃至１６の各々に、例示的集積回路パッケージ４８０の断面図が示されている。
図５で、集積回路パッケージ４８０はいくつかの誘電体層５２０、いくつかの銅層５２５、いくつかのスルーホール４２０、キャビティ４２５、および銅層５２５におけるいくつかの開口５５０を含む。下述するように、開口５５０は、内部または外部銅層５２５の部分を分離して、ＩＣを集積回路パッケージ４８０に電気的に結合するために使用されるパッド領域を形成するために使用することができる。集積回路パッケージ４８０は、集積回路パッケージ４８０の裏側のバック・プレーン４１０を集積回路パッケージ４８０のパッド側４３０に電気的に結合するために、裏側エッジ・トレース（図５には図示しないが、図２０に図示する）を有する。キャビティ４２５は、大電力放散ＩＣ（例えば約３ワットを超える）をパッケージするために使用され、それは、集積回路パッケージ４８０の内部にあるパッド領域（図９乃至１６に図示）に電気的に結合される。本発明に従って処理される集積回路パッケージは一般的には大電力放散ＩＣに使用されるが、どんなＩＣでもパッケージするために使用することができる。
スルーホール４２０は、当業界で周知の通り、穿孔され、めっき材５６０（例えば銅）をめっきされ、かつビア・プラグ材５５５を充填される。内部銅層は当業界で周知の通り、パターン形成され、一緒に積層される。例えば、誘導体層５２０の上に銅箔を有するシートが使用され、一緒に積層され、追加銅をめっきされる。この開示では、銅層５２５は銅箔および無電解めっきおよび電気めっきのような技術により追加される追加銅層を含むことができる。バック・プレーン４１０およびパッド層４３０は実質的にパターン形成されない。バック・プレーン４１０は、回路基板への接続のためのパッド領域が形成されるパッド側４３０の反対側である。
今、図６を参照すると、ドライ・フィルム・レジスト（ＤＦＲ）層６１０がバック・プレーン４１０およびパッド側４３０に付着される。図７で、バック・プレーン４１０上のＤＦＲ層６１０は無傷のまま残されているが、パッド層４３０上のＤＦＲ層６１０は画像が形成され現像されて、開口６２０が形成されている。図８で、パッド層４３０の銅層５２５はエッチングされ、ＤＦＲ層６１０は剥離されている。パッド層４３０の開口７２０は、ＤＦＲ層６１０の開口６２０に対応する（図７参照）。
図９では、別のＤＦＲ層９１０がバック・プレーン４１０に形成されており、パッド層４３０には、パッド領域９３０を形成するために、はんだマスク９２０が形成されパターン形成されている。さらに、図９は、集積回路パッケージ４８０の内部に形成されたパッド領域９４０をも示す。パッド領域９４０は、前の処理工程中に、開口５５０が形成されるときに形成される。開口５５０の一部はパッド領域９４０を形成するために使用され、それらはＩＣ（以下に示す）を集積回路パッケージに電気的に結合するために使用される。
図１０は、電気めっきが実行された後の集積回路パッケージ４８０を示す。電流源に電気的に結合された露出導電性表面（例えば銅表面）は電気めっきされ、それによって層１０１０が形成される。この例では、ニッケルおよび金が付着されて層１０１０が形成される。一般的に、１層のニッケルが集積回路パッケージ４８０の露出した銅パッド領域９３０、９４０上に電気めっきされ、次に１層の金が集積回路パッケージ４８０の露出した同じ銅パッド領域９３０、９４０上に電気めっきされる。したがって層１０１０は２つの層を含む。しかし、より多くの、またはより少ない層を使用することができ、異なる材料を使用することもできる。パッド領域９３０、９４０はめっきされている。
電気めっきの後、バック・プレーン４１０はもはや、電流源（図３に図示）からパッド層４３０のパッド領域９３０およびパッド領域９４０へ電流を電気的に結合するために使用されなくなったので、バック・プレーン４１０をパターン形成することができる。したがって、図１１で、ＤＦＲ層９１０に画像が形成され現像されて開口１１１０が形成され、図１２で銅層５２５がエッチングされる。層１０１０の金めっきはエッチ・レジストとして働くことに留意されたい。
図１３で、バック・プレーン４１０のＤＦＲ層は剥離されている。図１４で、バック・プレーン４１０上にはんだマスク１４１０が形成されている。図１５で、接着剤１５２０で裏側４１０に銅スラグ１５１０が付着されている。
図１６は、集積回路１６２０がキャビティ４２５内に配置された後の集積回路パッケージ４８０を示す。したがって、集積回路パッケージ４８０は、ワイヤ・ボンド１６４０を介して領域１０１０に電気的に結合された集積回路１６２０を含む。加えて、はんだボール１６１０が追加され、パッド領域９３０の層１０１０に電気的に結合されている。
図１７、１８、および１９は、電気めっきが実行され、バック・プレーン４１０がパターン形成され、かつはんだマスク１４１０がバック・プレーン４１０上に形成された後の集積回路パッケージのバック・プレーン４１０の図、断面図、およびパッド側４３０の図の例をそれぞれ示す。
図１７を見ると、集積回路パッケージ４８０のバック・プレーン４１０の図が示されている。はんだマスク１４１０が集積回路パッケージ４８０（図１４参照）に付着された後のバック・プレーン４１０が示されている。図１８は、集積回路パッケージ４８０の断面図を示す。図１８は、バック・プレーン４１０のパターン形成された銅層５２５を示し、銅層５２５には開口１８１０が形成されている。図１９は集積回路パッケージ４８０のパッド側４３０の図である。はんだマスク層９２０がパターン形成されてパッド領域９３０が現出し、それがめっきされている。
図２０は、集積回路パッケージ４８０のバック・プレーン４１０の拡大図である。スルーホール４２０が示されている。集積回路パッケージ４８０のバック・プレーン４１０の周縁では、裏側エッジ・トレース４９０がバック・プレーン４１０と一体であり、集積回路パッケージ４８０のエッジに形成されている。例示的実施形態では、これらの裏側エッジ・トレース４９０は、例示的実施形態で上述したように、電気めっき中にめっき条３５０（図３参照）に電気的に結合される。
本明細書に示しかつ記載した実施形態および変形は本発明の原理の単なる例であり、当業者が本発明の範囲および精神から逸脱することなく、様々な修正を実施することができることを理解されたい。例えば、図５乃至１６に示した例示的方法の工程は、異なる順序で実行することができ、あるいは集積回路パッケージの様々な層の電気めっきまたは形成には異なる材料を使用することができる。
従来の処理技術を使用してめっきトレースを形成し、パッド側のパッド領域を形成して電気めっきし、かつめっきトレースを部分的に除去した後の集積回路パッケージのパッド側の先行技術の図である。 本発明の例示的実施形態に係る処理技術を使用してパッド側のパッド領域を形成して電気めっきした後の集積回路パッケージのパッド側の例示的図である。 本発明の例示的実施形態に従って形成された４つの集積回路パッケージを有するパネルが、電気めっきに使用される電流源に電気的に結合されている状態の例示的ブロック図である。 集積回路パッケージを処理するための例示的方法のフローチャートである。 本発明の例示的方法に係る処理工程を示すために使用される集積回路パッケージの例示的断面図である。 本発明の例示的方法に係る処理工程を示すために使用される集積回路パッケージの例示的断面図である。 本発明の例示的方法に係る処理工程を示すために使用される集積回路パッケージの例示的断面図である。 本発明の例示的方法に係る処理工程を示すために使用される集積回路パッケージの例示的断面図である。 本発明の例示的方法に係る処理工程を示すために使用される集積回路パッケージの例示的断面図である。 本発明の例示的方法に係る処理工程を示すために使用される集積回路パッケージの例示的断面図である。 本発明の例示的方法に係る処理工程を示すために使用される集積回路パッケージの例示的断面図である。 本発明の例示的方法に係る処理工程を示すために使用される集積回路パッケージの例示的断面図である。 本発明の例示的方法に係る処理工程を示すために使用される集積回路パッケージの例示的断面図である。 本発明の例示的方法に係る処理工程を示すために使用される集積回路パッケージの例示的断面図である。 本発明の例示的方法に係る処理工程を示すために使用される集積回路パッケージの例示的断面図である。 本発明の例示的方法に係る処理工程を示すために使用される集積回路パッケージの例示的断面図である。 電気めっきが行なわれ、バック・プレーンがパターン形成され、はんだマスクがバック・プレーンに形成された後の集積回路パッケージのバック・プレーンの図の例である。 図１７の集積回路パッケージの断面図の例である。 図１７の集積回路パッケージのパッド側の図の例である。 図１７の集積回路パッケージのバック・プレーンを示す例示的拡大上面図である。

Claims (7)

  1. 集積回路パッケージを処理するための方法であって、
    前記集積回路パッケージのバック・プレーンを１つ又は複数の電流源に電気的に結合する工程と、
    集積回路パッケージのパッド側の導電性表面にめっきトレースを形成しないように集積回路パッケージを電気めっきする工程を含み、前記電気めっきの工程により前記集積回路パッケージの複数のパッド領域に１つまたは複数の材料をめっきし、前記電気的に結合する工程は、前記電気めっきの工程前に実行され、前記電気めっき工程の前にエッチングにより金属層の少なくとも一部を取り除き、電気的結合が前記電気めっきの工程の少なくとも一部分の間に維持され、前記電気的に結合する工程は、前記電気めっきの工程を促進するために１つ又は複数のスルーホールと前記バック・プレーンを介して電流を流す、集積回路パッケージを処理するための方法。
  2. 前記集積回路パッケージの前記パッド領域の１つまたは複数に集積回路を結合する工程をさらに含む、請求項１に記載の方法。
  3. 前記集積回路パッケージのバック・プレーンをパターン形成する工程をさらに含み、前記パターン形成の工程が前記電気めっきの工程後に行なわれる、請求項１に記載の方法。
  4. 前記集積回路パッケージがパネル内の複数の集積回路パッケージの１つであり、
    前記電気めっきの工程が、前記集積回路パッケージのパッド側の導電性表面にめっきトレースを形成しないように前記集積回路パッケージの各々を電気めっきする工程をさらに含み、前記電気めっきの工程により前記集積回路パッケージの複数のパッド領域に１つまたは複数の材料をめっきする、請求項１に記載の方法。
  5. 前記バック・プレーンを電気めっきする前記工程を実行するときに、前記バック・プレーンが実質的にパターン形成されていない、請求項３に記載の方法。
  6. 集積回路をパッケージするための集積回路パッケージであって、
    前記集積回路パッケージは、
    前記集積回路パッケージのバック・プレーンを１つ又は複数の電流源に電気的に結合する工程と、
    前記集積回路パッケージのパッド側の導電性表面にめっきトレースを形成しないように前記集積回路パッケージを電気めっきする工程であって、前記集積回路パッケージの複数のパッド領域に１つまたは複数の材料をめっきする工程を含むプロセスによって作成され、
    前記電気的に結合する工程は、前記電気めっきの工程前に実行され、前記電気めっき工程の前にエッチングにより金属層の少なくとも一部を取り除き、電気的結合が前記電気めっきの工程の少なくとも一部分の間に維持され、前記電気的に結合する工程は、前記電気めっきの工程を促進するために１つ又は複数のスルーホールと前記バック・プレーンを介して電流を流すことを特徴とする、集積回路パッケージ。
  7. 前記プロセスが集積回路パッケージのバック・プレーンをパターン形成する工程をさらに含み、前記パターン形成の工程が前記電気めっきの工程後に行なわれる、請求項６に記載の集積回路パッケージ。
JP2005188120A 2004-06-28 2005-06-28 電気めっきを使用して形成される集積回路パッケージを処理するための方法およびそれから作成された装置 Active JP5676833B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/878,157 US7157361B2 (en) 2004-06-28 2004-06-28 Methods for processing integrated circuit packages formed using electroplating and apparatus made therefrom
US10/878157 2004-06-28

Publications (2)

Publication Number Publication Date
JP2006013519A JP2006013519A (ja) 2006-01-12
JP5676833B2 true JP5676833B2 (ja) 2015-02-25

Family

ID=35600011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005188120A Active JP5676833B2 (ja) 2004-06-28 2005-06-28 電気めっきを使用して形成される集積回路パッケージを処理するための方法およびそれから作成された装置

Country Status (3)

Country Link
US (1) US7157361B2 (ja)
JP (1) JP5676833B2 (ja)
KR (1) KR101421714B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
KR20140108865A (ko) * 2013-03-04 2014-09-15 삼성전자주식회사 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판을 포함하는 반도체 패키지
CN111246669B (zh) * 2020-01-17 2021-07-30 深圳市德明利技术股份有限公司 一种lpddr基板设计方法、lpddr基板和电子设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339473B2 (ja) * 1999-08-26 2002-10-28 日本電気株式会社 パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法
JP2001068828A (ja) * 1999-08-27 2001-03-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
TW445558B (en) * 2000-04-14 2001-07-11 Via Tech Inc Manufacturing method for cavity-down plastic ball grid array package substrate
US6569712B2 (en) * 2001-10-19 2003-05-27 Via Technologies, Inc. Structure of a ball-grid array package substrate and processes for producing thereof

Also Published As

Publication number Publication date
US7157361B2 (en) 2007-01-02
KR101421714B1 (ko) 2014-08-13
JP2006013519A (ja) 2006-01-12
US20060014370A1 (en) 2006-01-19
KR20060048554A (ko) 2006-05-18

Similar Documents

Publication Publication Date Title
US7622377B2 (en) Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
KR100389314B1 (ko) 도금인입선 없는 인쇄회로기판의 제조방법
JPH0653344A (ja) 開孔形成方法及び電子回路カード
KR20040076164A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
US8043514B2 (en) Method of manufacturing a wiring board by utilizing electro plating
JP2000353760A (ja) 半導体素子搭載用中継基板の製造方法
US7045460B1 (en) Method for fabricating a packaging substrate
JP5676833B2 (ja) 電気めっきを使用して形成される集積回路パッケージを処理するための方法およびそれから作成された装置
US6207354B1 (en) Method of making an organic chip carrier package
US6740222B2 (en) Method of manufacturing a printed wiring board having a discontinuous plating layer
KR20040076165A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
JPH08222828A (ja) プリント配線板及びその製造方法
JP2004349414A (ja) 回路基板とその製造方法
US7504282B2 (en) Method of manufacturing the substrate for packaging integrated circuits without multiple photolithography/etching steps
JPH08330472A (ja) 半導体装置とその製造方法
JP4014125B2 (ja) リードフレーム
JP3095857B2 (ja) 電子部品搭載用基板
JP3812006B2 (ja) 多層プリント配線板の製造方法
KR20010005136A (ko) 패키지 기판 제조방법
KR20060030548A (ko) 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법
JP2000031639A (ja) 両面回路基板の製造方法と両面回路基板
JPH0231871B2 (ja)
JP2004031488A (ja) 半導体実装用基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110302

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110602

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130619

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130626

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130823

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140724

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140729

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140731

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141226

R150 Certificate of patent or registration of utility model

Ref document number: 5676833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250