KR20060030548A

KR20060030548A - 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법

Info

Publication number: KR20060030548A
Application number: KR1020040079346A
Authority: KR
Inventors: 유문상; 차상석
Original assignee: 주식회사 심텍
Priority date: 2004-10-06
Filing date: 2004-10-06
Publication date: 2006-04-11
Also published as: KR100599636B1

Abstract

본 발명은 동이 양면으로 부착된 기판 양면에 감광성 물질을 압착하여 본딩핑거가 형성될 부분 이외의 동을 외부로 노출시키는 제1이미징 단계, 상기 외부로 노출된 동을 제거하여 회로를 형성하는 제1에칭단계, 상기 제1에칭한 기판 양면에 전도성 박막을 형성하여 일시적인 전기도금용 전도층 형성단계, 본딩핑거와 솔더볼 패드가 형성될 부분을 외부로 노출시키는 제2이미징 단계, 상기 전도성 물질을 제거하는 제2에칭단계, 상기 전도성 물질을 제거한 기판의 양면에 액상 또는 드라이필름을 이용하여 니켈/금 도금 될 부분을 외부로 노출시키는 제3이미징단계, 상기 노출된 본딩핑거 및 솔더볼패드에 전기도금을 수행하여 니켈/금 도금층을 형성시키는 니켈/금 도금단계, 상기 니켈/금 도금되지 않은 패턴 부분의 전도성 물질을 제거하는 제3에칭단계, 상기 본딩핑거와 솔더볼패드를 제외한 영역에 솔더 레지스트를 도포하는 솔더 마스킹 단계, 상기 기판의 외형 및 슬롯을 가공하여 형성하는 라우팅 단계를 포함하여 구성되는 무 도금선을 갖는 비오씨 반도체 패키지용 인쇄회로기판의 제조방법을 제공한다.

드라이필름, 본딩핑거, 니켈/금 도금층, 회로패턴

Description

무 도금선 패턴을 갖는 비오씨 반도체 패키지용 인쇄회로기판의 제조방법{The fabrication method of printed circuit board for BOC semiconductor package substrate having non-plate pattern}

도 1은 종래의 반도체 패키지용 인쇄회로기판의 제조과정을 나타내는 흐름도,

도 2a 내지 도 2f는 종래의 반도체 패키지용 인쇄회로기판의 제조과정을 나타내는 단면도,

도 3은 종래의 반도체 패키지용 인쇄회로기판의 제조과정에 의해 회로 패턴이 형성된 상태를 나타내는 인쇄회로기판의 평면도,

도 4는 본 발명에 의한 회로기판의 제조과정을 나타내는 흐름도,

도 5a 내지 도 5i는 본 발명에 의한 금 도금과 솔더레지스트 도포과정을 나타내는 도면.

도 6은 본 발명에 의한 무 도금선 패턴을 갖는 비오씨 반도체 패키지용 인쇄회로기판의 제조방법의 평면도.

<도면의 주요부분에 대한 부호의 설명>

11, 21 : 기판 12, 22 : 동

13, 23 : 드라이필름 14, 24 : 회로패턴

15, 29 : 솔더레지스트 16, 27 : 본딩핑거

17, 28 : 솔더볼패드 18 : 도금용 리드선

20, 30 : 슬롯 25 : 전도성 물질

본 발명은 반도체 패키지인 BOC/FBGA의 인쇄회로기판 제조방법에 관한 것으로, 특히 전기도금을 위한 도금선을 별도로 형성하지 않고 필요한 패턴에만 니켈/금 도금을 하여, 불필요한 도금선으로 인한 전기적 노이즈를 감소시킨 무 도금선을 갖는 반도체 패키지용 인쇄회로기판의 제조방법에 관한 것이다.

일반적으로 반도체 패키지인 BOC(board on chip) 또는 FBGA(fine pitch ball grid array) 기판은 와이어 본딩 영역이 패키지의 중앙에 나란히 배열되어 있고, 본딩핑거에 금 도금을 위한 도금선이 중앙에 배열되어 있다.

그러나 상기 도금선 위에 솔더레지스트 및 기타의 물질이 도포되어 있지 않은 경우에 라우팅 방법으로 슬롯 가공시 도금선에서 금속 버(burr)가 발생하는 문제점이 있었다.

상기 반도체 칩의 본딩패드와 와이어로 연결되는 인쇄회로기판상의 본딩핑거는 전기적 신뢰성을 높이기 위해 전기적인 방법으로 도금 선을 이용하여 니켈/금 도금 처리를 하고 있다. 상기 본딩핑거의 니켈/금 도금 및 회로패턴을 형성하는 종래의 인쇄회로기판 제조방법이 도 1 내지 도 3에 도시되어 있다.

도면을 참고하면, 먼저, 이미징 단계에서 도 2a에 도시된 것과 같이 양면에 동(12)이 입혀진 기판(11)의 양면 상에 드라이필름(13)을 도포하고, 도 2b와 같이 회로패턴 및 도금용 리드선이 형성될 부분을 제외한 부분의 동(12)을 외부로 노출시킨다.

그 후, 에칭단계에서는 도 2c와 같이 상기 외부로 노출된 동(12)을 제거하고, 스트립 단계에서는 도 2d와 같이 회로패턴 및 도금용 리드선을 덮고 있는 드라이필름(13)을 제거하여 원하는 패턴을 얻는다.

또한, 솔더레지스트 도포 단계에서는 도 2e와 같이 전면을 솔더레지스트로 도포한 후 금도금 영역을 열어 놓는다.

다음으로, 니켈/금 도금 단계에서는 도 2f와 같이 솔더레지스트(15)가 덮여지지 않은 본딩핑거(16) 및 솔더볼패드(17), 그리고 도금용 리드선(18) 상에 전기 도금을 수행하여 니켈/금 도금층(16, 17) 을 형성시킨다.

마지막으로 도 3과 같이 슬롯(20)을 가공하여 기판을 완성시킨다.

상기와 같이 종래에는 인쇄회로기판 상에 회로패턴과 본딩핑거를 단일 이미징 공정에 의해 함께 형성시키고, 본딩핑거 상에 니켈/금 도금을 하기 위한 금도금 선이 필요하였다.

상기의 문제점인 노이즈 제거 및 슬롯 가공시 발생되는 금속 버를 근본적으로 완벽하게 해결하기 위해 안출된 본 발명은 슬롯가공 영역에 배열되어있는 금 도금선을 원천적으로 제거하여 근본적인 금속 버 문제점을 해결하고, 또한 전기도금 을 위한 도금선을 별도로 형성하지 않고 필요한 패턴에만 니켈/금 도금 하여, 최종 가공 후 남아있는 도금선으로 인한 전기적 노이즈를 감소기켜 고속의 신호 전송이 가능한 무 도금선 패턴을 갖는 비오씨 반도체 패키지용 인쇄회로기판의 제조방법을 제공하는데 그 목적이 있다.

상기의 목적으로 구성되는 본 발명은 도 4 내지 도 6과 같이 동(22)이 양면으로 부착된 기판(21)의 양면에 동(23)을 압착하여 회로패턴(24)에 형성될 부분 이외의 동(22)을 외부로 노출시키는 제1이미징 단계(S410), 상기 외부로 노출된 동(22)을 제거하는 제1에칭단계(S420), 상기 제1에칭한 기판(21)의 양면에 화학 동 도금 또는 전도성 물질(25)의 박막을 증착하는 전도층 형성단계(S430), 상기 박막을 형성한 후 액상 또는 드라이필름(23)을 이용하여 본딩핑거(27)와 솔더볼패드(28)가 형성될 부분의 전도성 물질(25)을 외부로 노출시키는 제2이미징 단계(S440), 상기 전도성 물질(25)을 제거하는 제2에칭단계(S450), 상기 제2에칭한 기판(21)의 양면에 액상 또는 드라이필름(23)을 이용하여 니켈/금 도금 될 부분인 본딩핑거(27) 및 솔더볼패드(28) 부분을 외부로 노출시키는 제3이미징단계(S460), 상기 노출된 본딩핑거(27) 및 솔더볼패드(28)에 전기도금을 수행하여 니켈/금 도금층을 형성시키는 니켈/금 도금단계(S470), 상기 드라이필름(23)을 제거하고, 니켈/금 도금되지 않은 패턴 부분의 전도성 물질(25)을 제거하는 제3에칭단계(S480), 상기 본딩핑거(27)와 솔더볼패드(28)를 제외한 영역에 솔더레지스트(29)를 도포하여 회로패턴(24)을 외부로부터 절연시키는 솔더레지스트 도포단계(S490), 상기 기판(21)의 외형 및 슬롯(30)을 가공 형성하는 라우팅 단계(S500)를 포함하여 구성되는 무 도금선 패턴을 갖는 비오씨 반도체 패키지용 인쇄회로기판의 제조방법을 제공한다.

이하, 본 발명의 무 도금선 패턴을 갖는 비오씨 반도체 패키지용 인쇄회로기판의 제조방법을 첨부된 도면을 참고하여 상세히 설명하면 다음과 같다.

도 4는 본 발명에 의한 무 도금선 패턴을 갖는 비오씨 반도체 패키지용 인쇄회로기판의 제조과정을 나타내는 흐름도이고, 도 5a 내지 도 5e는 본 발명에 의한 회로기판의 형성과정을 나타내는 도면이며, 도 6은 본 발명에 의한 무 도금선 패턴을 갖는 반도체 패키지용 인쇄회로기판의 평면도이다.

도 4 내지 도5의 도면을 참조하여 좀더 상세히 설명하면,

상기 제1이미징 단계(S410)는 도 5a 및 도 5b에 도시한 바와 같이, 양면에 동(22)이 입혀진 기판(21)의 양면에 드라이필름(23)을 압착하고, 노광 및 현상을 통해 회로패턴(24)이 형성될 부분 이외의 동(22)만을 외부로 노출시키고,

상기 제1에칭 단계(S420)는 도 5c 및 도 5d에 도시한 바와 같이, 상기 제1이미징 단계(S410)에서 외부로 노출된 동(22)을 제거하여 회로패턴(24)을 형성한다.

상기 전도층 형성 단계(S430)는 도 5e에 도시한 바와같이, 동 도금 또는 증 착에 의하여 박막을 형성하고, 일시적인 금 도금을 위한 도금층을 형성한다.

상기 제2이미징 단계(S440)에서는 도 5f에 도시한 바와 같이, 양면에 드라이필름(23)과 같은 감광성 물질을 재 압착한 뒤, 노광 및 현상을 통해 금 도금될 부분의 전도성 물질(25)을 외부로 노출시키며,

상기 제2에칭 단계(S450)는 상기 제2이미징 단계(S430)에서 외부로 노출된 전도성 물질(25)을 제거한다.

상기 제3이미징 단계(S460)는 상기 전도성 물질(25)이 제거된 기판(21)의 양면에 액상 또는 드라이필름(23)을 이용하여 니켈/금 도금될 부분을 노광 및 현상을 통해 외부로 노출시키고,

상기 니켈/금 도금 단계(S470)는 도 5g에 도시한 바와 같이, 상기 외부로 노출된 본딩핑거(27)와 솔더볼패드(28)가 형성될 부분의 동(22) 표면에 전기적으로 니켈/금 도금을 수행하여, 니켈/금 도금층(27,28)을 형성하고, 상기 니켈/금 도금층은 본딩핑거(27)와 솔더볼패드(28)의 상부 및 측면까지 형성되는것을 특징으로 한다.

상기 제3에칭 단계(S480)는 도 5h에 도시한 바와 같이, 상기 드라이필름(23)을 박리한 후 박막의 전도성 물질(25)이 여전히 남아있는 패턴영역으로부터 전도성 물질(25)을 완전히 제거한다.

상기 솔더레지스트 도포단계(S490)에서는 도 5i에 도시한 바와 같이, 솔더레지스트(29)를 인쇄하여 노광 후, 상기 본딩핑거(27)와 솔더볼패드(28)를 제외한 모든 영역에 상기 솔더레지스트(29)를 도포하여 회로패턴(24)을 외부로부터 절연시킨 다.

상기 라우팅 단계(S490)는 상기 기판(21)의 외형 및 슬롯(30)을 가공하여 형성한다.

도 6은 상기의 방법으로 구성된 무 도금선을 갖는 비오씨 반도체 패키지용 인쇄회로기판의 평면도를 나타낸 도면이다.

상기와 같이 본 발명은 도금선(18) 없이도 전기적인 방법으로 금 도금이 가능하여 별도의 도금선을 형성할 필요가 없는 효과가 있다.

이상은 본 발명의 실시 예를 설명한 것이지만 본 발명은 상기의 실시 예에 한정되지 않으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재된 청구범위의 범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.

상기와 같이 구성되는 본 발명은 양면에 동이 덮인 기판상에 제1이미징 및 에칭에 의해 패턴을 먼저 형성하고 제3이미징으로 전기도금에 의해 본딩핑거와 솔더볼패드에 니켈/금 도금하면서, 니켈/금 도금되지 않은 전도성 물질을 제거하여, 도금용 리드선 없이도 필요한 패턴만을 형성하도록 함으로써 디자인의 완벽성과 높 은 신뢰성으로 와이어 본딩이 가능하고, BOC/FBGA의 구조적인 슬롯 가공시 버를 근본적으로 완전히 제거하는 효과가 있다.

Claims

반도체 패키지용 인쇄회로기판의 제조방법에 있어서,

동이 양면으로 부착된 기판의 양면에 드라이필름을 압착하여 본딩핑거가 형성될 부분 이외의 동을 외부로 노출시키는 제1이미징 단계;

상기 외부로 노출된 동을 제거하여 본딩핑거를 형성하는 제1에칭 단계;

상기 제1에칭한 기판의 양면에 화학 동 도금 또는 전도성 물질의 박막을 증착하는 전도층 형성단계;

상기 박막을 형성한 후 액상 또는 드라이필름을 이용하여 본딩핑거와 솔더볼패드가 형성될 부분의 전도성 물질을 외부로 노출시키는 제2이미징 단계;

상기 전도성 물질을 제거하는 제2에칭 단계;

상기 전도성 물질을 제거한 기판의 양면에 액상 또는 드라이필름을 이용하여 니켈/금 도금 될 부분인 본딩핑거 및 솔더볼패드 부분을 외부로 노출시키는 제3이미징 단계;

상기 노출된 본딩핑거 및 솔더볼패드에 전기도금을 수행하여 니켈/금 도금층을 형성시키는 니켈/금 도금 단계;

상기 드라이필름을 제거하고, 니켈/금 도금되지 않은 패턴 부분의 전도성 물질을 제거하는 제3에칭 단계;

상기 본딩핑거와 솔더볼패드를 제외한 영역에 솔더레지스트를 도포하여 회로패턴을 외부로부터 절연시키는 솔더레지스트 도포단계;

상기 기판의 외형 및 슬롯을 가공 형성하는 라우팅 단계; 를 포함하여 구성되는 무 도금선 패턴을 갖는 비오씨 반도체 패키지용 인쇄회로기판의 제조방법.
제 1 항에 있어서,

상기 제2이미징 단계의 박막은 전도층을 형성하는 것을 특징으로 하는 무 도금선 패턴을 갖는 비오씨 반도체 패키지용 인쇄회로기판의 제조방법.
제 1 항에 있어서.

상기 제1이미징, 제2이미징, 제3이미징 단계의 외부 노출은 노광 또는 현상을 이용하는 것을 특징으로 하는 무 도금선 패턴을 갖는 비오씨 반도체 패키지용 인쇄회로기판의 제조방법.
제 1 항에 있어서,

상기 니켈/금 도금 단계의 니켈/금 도금층은 상기 본딩핑거의 상부 및 측면에 형성되는 것을 특징으로 하는 무 도금선 패턴을 갖는 비오씨 반도체 패키지용 인쇄회로기판의 제조방법