KR101158218B1 - 인쇄회로기판 및 이의 제조방법 - Google Patents

인쇄회로기판 및 이의 제조방법 Download PDF

Info

Publication number
KR101158218B1
KR101158218B1 KR1020100108179A KR20100108179A KR101158218B1 KR 101158218 B1 KR101158218 B1 KR 101158218B1 KR 1020100108179 A KR1020100108179 A KR 1020100108179A KR 20100108179 A KR20100108179 A KR 20100108179A KR 101158218 B1 KR101158218 B1 KR 101158218B1
Authority
KR
South Korea
Prior art keywords
solder resist
resist layer
circuit board
printed circuit
viscosity
Prior art date
Application number
KR1020100108179A
Other languages
English (en)
Other versions
KR20120046495A (ko
Inventor
이창보
최철호
오융
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100108179A priority Critical patent/KR101158218B1/ko
Priority to US13/064,331 priority patent/US20120103662A1/en
Publication of KR20120046495A publication Critical patent/KR20120046495A/ko
Application granted granted Critical
Publication of KR101158218B1 publication Critical patent/KR101158218B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

본 발명은 인쇄회로기판 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 회로패턴이 형성된 기판의 일면에 형성된 저점도의 제1 솔더 레지스트층과 상기 제1 솔더 레지스트층에 적층되는 고점도의 제2 솔더 레지스트층을 포함하여 구성되어 기판에 접합성이 좋으면서도 솔더 레지스트(Solder Resist, SR)의 도포두께 편차제어에 유리한 인쇄회로기판 및 이의 제조방법에 관한 것이다.

Description

인쇄회로기판 및 이의 제조방법{printed circuit board and manufacturing method there of}
본 발명은 인쇄회로기판 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 회로패턴이 형성된 기판의 일면에 형성된 저점도의 제1 솔더 레지스트층과 상기 제1 솔더 레지스트층에 적층되는 고점도의 제2 솔더 레지스트층을 포함하여 구성되어 기판에 접합성이 좋으면서도 솔더 레지스트(Solder Resist, SR)의 도포두께 편차제어에 유리한 인쇄회로기판 및 이의 제조방법에 관한 것이다.
PCB(Printed Circuit Board) 제작시 최외층으로 솔더 레지스트(Solder Resist, SR)를 도포하게 된다. 솔더 레지스트(Solder Resist)는 절연 영구 코팅물질의 하나로 배선회로를 덮어 부품 실장 때 이루어지는 납땜에 의해 의도하지 않은 접속이 발생하지 않도록 하는 피막이다. 배선을 피복하고 부품의 납땜에 필요한 랜드(Land), 즉 부품이 실장될 부분의 주변을 제외한 나머지 부분을 차폐하기 때문에 솔더 마스크라 불리기도 한다. PCB(전자회로기판)회로의 단락, 합지, 부식, 오염 등을 방지하고 기판 제조 후에도 기판 위 피막으로 남아서 외부의 충격, 습기, 화학물질로부터 회로를 보호해주는 역할을 한다.
SR의 종류는 크게 리퀴드 타입(Liquid Type)과 필름 타입(Film Type)으로 나뉘어진다. 최근에는 리퀴드 타입보다는 필름 타입으로 기술이 진행되고 있는데, 이는 도포두께 편차제어에 유리하고, 보관성 및 사용성이 좋기 때문이다. 하지만, SR 두께가 점점 얇게 될수록(30㎛ 이하) 필름 타입은 리퀴드 타입에 비해 접합성이 더욱 떨어진다. 이는 필름 타입은 유동성이 상대적으로 작으므로(점도가 상대적으로 높으므로) 코팅시 전면적에 고른 압력이 전해지지 않으면 국소적으로 접합이 잘 되지 않기 때문이다. 이와 반대의 이유로 리퀴드 타입의 SR은 두께가 얇아지더라도 상대적으로 접합성에 유리하다.
이에, 종래기술에서는 일반적으로 베이스기판에 드라이 필름 SR(고점도 SR) 의 도포는 진공 라미네이터(vacuum laminator)를 이용하여 1회에 걸쳐 이루어지게 되므로 필름타입의 장점인 도포두께 편차제어에 유리하기는 하나 접합성이 좋지 않다는 단점이 있었다.
또한, 소자 부픔의 실장에는 언더필(underfill)공정이 수행될 수 있으며, 솔더 레지스트층이 평탄하지 않은 경우, 언더필 공정으로 형성되는 필렛의 형상이 균일하게 유지되지 못하여 제품의 신뢰도를 해치게 된다.
종래기술에 따른 솔더 레지스트 코팅 공정은, 솔더 레지스트 전처리(pretreatment), 롤러 또는 스크린 프린팅에 의한 1차 코팅 및 가경화, 2차 코팅 및 가경화, 노광, 현상 및 UV 소성 공정으로 진행된다.
전술한 바와 같은 종래기술의 경우, 회로패턴의 형태에 따라 솔더 레지스트층이 영향을 받아 그 표면이 평탄하지 않게 될 수 있으며, 특히 이는 리퀴드 타입의 솔더 레지스트를 이용하는 경우에 주로 발생하게 된다. 이렇게 솔더 레지스트 층이 평탄하지 않게 형성되면 어셈블리(assembly) 공정의 언더필(underfill) 과정에서 불균일한 필렛(fillet)의 원인으로 작용하게 된다. 즉, 인쇄회로기판 제조공정에서 솔더 레지스트층의 평탄도(flatness)는 제품의 신뢰성을 확보하기 위한 중요한 요인 중의 하나인 것이다.
본 발명은 상기한 문제점을 해소하기 위해 안출된 것으로, 회로패턴이 형성된 기판의 일면에 형성된 저점도의 제1 솔더 레지스트층과 상기 제1 솔더 레지스트층에 적층되는 고점도의 제2 솔더 레지스트층을 포함하여 구성되어 접합성이 좋으면서도 솔더 레지스트(Solder Resist, SR)의 도포두께의 편차제어에 유리한 인쇄회로기판 및 이의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 회로패턴이 형성된 기판의 일면에 형성된 저점도의 제1 솔더 레지스트층과, 상기 제1 솔더 레지스트층에 적층되는 고점도의 제2 솔더 레지스트층을 포함하는 인쇄회로기판을 제공한다.
아울러, 본 발명은 회로패턴이 형성된 기판의 일면에 형성된 액상의 제1 솔더 레지스트층과, 상기 제1 솔더 레지스트층에 적층되는 고상의 제2 솔더 레지스트층을 포함하는 인쇄회로기판도 제공한다.
여기서, 상기 제1 솔더 레지스트층은 점도 1 P 이상, 1,000 P 이하의 솔더 레지스트를 코팅시켜 경화하고, 상기 제2 솔더 레지스트층은 점도 10,000 P 이상, 100,000,000 P 이하의 솔더 레지스트를 적층하여 형성된다.
또한, 상기 제2 솔더 레지스트층은 하나 이상의 솔더 레지스트층이 반복적으로 적층되어 형성된다.
아울러, 본 발명은 회로패턴이 형성된 기판의 일면에 저점도 또는 액상의 제1 솔더 레지스트층을 코팅하는 단계와, 상기 제1 솔더 레지스트층을 가경화시키는 단계와, 상기 제1 솔더 레지스트층에 고점도 또는 고상의 제2 솔더 레지스트층을 적층하는 단계를 포함하는 인쇄회로기판 제조방법도 제공한다.
여기서, 상기 제1 솔더 레지스트층 형성 단계는, 롤 코팅 공정에 의해 수행된다.
또한, 제2 솔더 레지스트층을 적층하는 단계는 고점도 또는 고상의 제2 솔더 레지스트를 하나 이상의 층으로 적층한다.
또한, 상기 제2 솔더 레지스트층을 적층하는 단계 다음에, 상기 제2 솔더 레지스트층에 압력을 가하여 상기 제1 솔더 레지스트층을 평탄화하는 단계를 더 포함한다.
또한, 상기 회로패턴에 상응하여 상기 제1 솔더 레지스트층 및 상기 제2 솔더 레지스트층에 소정의 솔더 레지스트 패턴을 형성하는 단계 및 상기 솔더 레지스트 패턴을 경화하는 단계를 더 포함한다.
본 발명을 이용하면, 저점도의 제1 솔더 레지스트층과 상기 제1 솔더 레지스트층에 적층되는 고점도의 제2 솔더 레지스트층을 포함하여 구성되어 PCB에 접합성이 좋으면서도 솔더 레지스트(Solder Resist, SR)의 도포두께 편차제어에 유리한 인쇄회로기판 및 이의 제조방법을 제공이 가능하다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 나타내는 순서도이고,
도 2는 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 나타내는 공정도이며,
도 3은 본 발명의 실시예에 따라 제조된 인쇄회로기판 및 인쇄회로기판에 결합된 플립칩의 단면도고,
도 4는 본 발명의 실시예에 따라 제조된 인쇄회로기판 및 인쇄회로기판에 결합된 플립칩의 사시도이다.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서, 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해해야 한다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 나타내는 순서도이고, 도 2는 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 나타내는 공정도이다.
도 2를 참조하면, 기판(100), 회로패턴(110), 제1 솔더 레지스트층(120), 제2 솔더 레지스트층(130), 솔더 레지스트 패턴(140)이 도시되어 있다.
본 발명의 실시예에 따른 인쇄회로기판은 회로패턴이 형성된 기판의 일면에 형성된 저점도(액상)의 제1 솔더 레지스트층과, 상기 제1 솔더 레지스트층에 적층되는 고점도(고상)의 제2 솔더 레지스트층을 포함하여 구성된다. 즉, 본 발명에서는 저점도(액상)의 솔더 레지스트층과 고점도(고상)의 솔더 레지스트층이 각각 구비하는 단점을 보완하여 양자를 모두 활용하는 인쇄회로기판의 구조 및 제조방법을 제공하고자 하는 것으로, 접합성이 좋은 저점도(액상)의 솔더 레지스트층의 장점과 도포두께 편차제어에 유리한 고점도(고상)의 솔더 레지스트층을 모두 구비하게 인쇄회로기판을 구성한 것이다.
여기서, 상기 제1 솔더 레지스트층은 점도 1 P 이상, 1,000 P 이하의 솔더 레지스트를 코팅시켜 경화하고, 상기 제2 솔더 레지스트층은 점도 10,000 P 이상, 100,000,000 P 이하의 솔더 레지스트를 적층하여 형성하도록 한다.
점도(粘度)는 CGS 단위로 푸아즈(Poise)로 나타내지며, 기호로 P 를 사용한다. 1 초(s) 사이에 1g의 유체가 1cm 이동하는 상태를 1 P 라고 한다. 1 P는 보통 유체의 점도를 나타내는 데는 너무 크므로 실제로는 그 1/100인 cP(센티푸아즈)를 쓰는 경우가 많다. 이를테면 20℃의 순수의 점도는 1.002 cP이다.
회로패턴이 형성된 기판의 경우는 조도(Roughness)가 0.1~1㎛ 정도를 보이게 되는데, 이러한 조도를 갖는 회로패턴의 사이사이에 솔더 레지스트가 밀려들어가려면(접합성이 좋게 하려면) 고상보다는 액상(liquid type)의 솔더 레지스트가 더욱 효율적이며 이러한 액상의 솔더 레지스트는 점도 100 P인 경우 매우 효과적이며 바람직하게는 점도 1 P 이상, 1,000 P 이하의 저점도면 가능하다. 또한, 도포두께 편차제어가 유리한 고상의 솔더 레지스트의 경우는 고상을 유지하는 것이 바람직하며 통상 필름 타입(film type)이라 불리며, 이 경우 점도는 10,000 P 이상에 해당한다. 바람직하게는 점도 100,000,000 P 이하를 사용하는 것이 좋다.
여기서, 솔더 레지스트는 정해진 점도의 것을 사용해야 하는데, 일반적으로 잉크 제조 업체에서 제조되는 잉크는 점도가 어느 정도 조절되어 나오므로 이를 이용하는 것이 가능하다. 나아가 더욱 미세하게 점도를 조절할 필요가 있는 경우에는 잉크를 교반하는 과정에서 열을 발생시켜 온도를 높임으로써 점도가 낮아지게 할 수 있다. 또한, 고상 필름의 경우에는 제조 과정에서 압착 온도를 높여주면 점도를 낮출 수 있다.
아울러, 본 발명에서는 상기 제2 솔더 레지스트층은 하나 이상의 솔더 레지스트층이 반복적으로 적층되어 형성이 가능하다. 즉, 고점도(고상)의 솔더 레지스트의 경우는 재료의 특징상 도포두께 편차제어에 매우 유리하며, 목적하는 인쇄회로기판의 두께에 따라 복수의 솔더 레지스트층을 반복적으로 적층하여 형성할 수 있다.
이하, 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 설명한다.
회로패턴이 형성된 기판의 일면에 저점도(액상)의 제1 솔더 레지스트층을 형성하는 단계(S110)는 도 2의 (a) 및 (b)를 참조하여 설명된다. 기판(100)의 일면에 형성된 회로패턴(110)은 가법 공정(additive) 또는 감법 공정(subtractive)에 의하여 형성된다.
가법 공정에 의하면 도금 등의 방법에 의하여 회로패턴(110)이 직접적으로 형성된다. 감법 공정에 의하면 기판 위에 동박(copper foil)등을 사용하여 전도성 물질로 이루어진 층을 형성하고 회로패턴(110)에 대응하지 않는 부분을 식각(etching)하여 회로패턴(110)을 형성한다.
회로패턴(110)을 커버하는 제1 솔더 레지스트층(120)을 형성하기 이전에 전처리 공정이 추가적으로 수행될 수 있다. 전처리 공정에서, 회로패턴(110)을 화학적으로 에칭함으로써 회로패턴(110)과 제1 솔더 레지스트층(120) 사이의 결합력이 증가된다.
제1 솔더 레지스트층(120)은 저점도(액상)의 솔더 레지스트 잉크를 회로패턴(110)이 형성된 기판에 코팅(도포)함으로써 형성될 수 있다. 솔더 레지스트 잉크를 코팅(도포)하는 방법으로는 스크린 코팅(screen coating), 롤 코팅(roll coating) 및 커튼코팅(curtain coating)등이 있다. 롤 코팅의 경우 스크린 코팅에 비해 균일한 두께의 솔더 레지스트층을 형성하는 데 상대적으로 유리하다.
솔더 레지스트 잉크는 용매(solvent), 광중합 개시제, 아크릴레이트계 수지, 에폭시계 수지 및 필러 등을 포함할 수 있다. 광중합 개시제는 자외선에 의하려 라디칼(radical)화되어 아크릴레이트계 수지의 중합반응을 유도한다. 에폭시계 수지는 열에 의하여 경화될 수 있다. 필러는 솔더 레지스트 잉크의 열팽창 계수(CTE, coefficient of thermal expansion)를 낮추는 역할을 한다. 이는 이하 설명할 제1, 제2 솔더 레지스트층(120, 130)에 사용되는 솔더 레지스트 잉크에 모두 해당하는 것이다.
도 2의 (b)에서 보여지는 바와 같이 기판상에 형성된 회로패턴(210)에 의한 높이 차이는 제1 솔더 레지스트층(120)의 굴곡으로 귀결된다. 이러한 상태에서 제거되지 않은 상태로 후속공정들이 진행되는 경우, 인쇄회로기판 표면 역시 굴곡을 포함하게 된다. 인쇄회로기판의 후속되는 언더필 공정에서 필렛 형상의 불균일함으로 나타난다.
제1 솔더 레지스트층을 가경화시키는 단계(S120)는 열을 가하여 기판의 일면에 형성된 솔더 레지스트층에 포함된 용매를 휘발시키는 단계이다. 이 단계는 용매의 휘발로 솔더 레지스트층의 점성을 증가시켜 후속되는 평탄화 공정이 원활하게 수행될 수 있도록 하는 것에 특징이 있다.
평탄화 공정을 용이하게 하기 위한 가경화 공정의 조건은 솔더 레지스트층의 구성물질에 따라 달라질 수 있다. 또한, 솔더 레지스트층의 패터닝을 위한 가경화 공정과는 다른 조건이 적용될 수 있다.
본 실시예에서, 제1 솔러 레지스트층에 사용되는 솔더 레지스트 잉크로 히다치 화학(Hitachi Chemical)의 'SR-7200g'이 사용될 수 있으며, 이 잉크의 경우 솔더 레지스트 패턴을 형성하기 위해 섭씨 75도 이상 80도 이하의 온도에서 30분간의 공정 조건에서 가경화될 수 있다. 한편, 평탄화 공정에 앞선 1차 가경화 공정의 온도는 이보다 낮은 온도로 설정될 수 있으며 일 예로 섭씨 40도 이상 섭씨 50도 이하로 설정될 수 있다.
제1 솔더 레지스트층 위에 고점도(고상)의 제2 솔더 레지스트층을 적층하는 단계 (S130)는 도 2의 (c)를 참조하여 설명된다. 제 2 솔더 레지스트층(130)은 제1 솔더 레지스트층과 접하는 형태로 진공 라미테이터(vacuum laminator)를 이용하여 적층된다.
1회의 코팅으로 형성될 수 있는 솔더 레지스트층의 두께가 제한적일 수 있으므로, 인쇄회로기판 제작 설계명세(specification)에서 요구하는 두께를 만족시키기 위해서 제2 솔더 레지스트층이 추가적으로 형성될 수 있다(제2 솔더 레지스트층은 반복 적층에 의해 도포두께 제어 가능). 또한, 진공 프레스 등에 의한 가압으로 효율적으로 평탄화될 수 있는 솔더 레지스트층의 두께도 제한적일 수 있으므로, 솔더 레지스트층의 형성이 여러 단계로 나누어 수행될 수 있다.
본 실시예에서는 제1 솔더 레지스트층(120)과 제2 솔더 레지스트층(130)에 점도만 상이하게 한 동일한 솔더 레지스트 잉크가 사용될 수 있으나, 동일한 성분의 잉크로만 제한되는 것은 아니다.
본 실시예에서 제2 솔더 레지스트층(130)은 다이요사(Taiyo)의 솔더 레지스트 잉크 'AUS410, SR1'로 이루어질 수 있다.
제2 솔더 레지스트층에 압력을 가하여 상기 제1 솔더 레지스트층을 평탄화하는 단계 (S140)는 도2의 (d)를 참조하여 설명된다. 제1 솔더 레지스트층(120)에 접하는 제2 솔더 레지스트층에 압력을 가하면, 제1 솔더 레지스트층(120)의 솟아 오른 부분은 내려가고 오목한 부분은 밀어 올려져 평탄화된다.
본 실시예에서, 진공 프레스를 사용하여 제2 솔더 레지스트층에 압력을 가할 수 있다. 진공 프레스가 사용되는 경우, 압력을 가하는 동시에 탈기과정이 수행된다. 이를 통해 제2 솔더 레지스트층과 제 1 솔더 레지스트층이 더욱 밀착된다.
또한, 본 실시예에서 상기 제2 솔더 레지스트층에 커버 필름을 부착한 상태로 진공 커버 필름에 압력을 가하여 평탄화하는 과정에서 압력이 솔더 레지스트층에 고르게 전달하는 방식도 가능하다.
커버 필름으로서 폴리에스테르(polyester) 또는 폴리에틸렌 테레프탈레이트(PET)수지로 이루어진 필름이 사용될 수 있다. 일 예로 '마일러(Mylar, Dupont사의 등록상표)'필름이 사용될 수 있다. 커버 필름을 제2 솔더 레지스트층에 밀착시키기 위해 점착층이 개재될 수 있다. 점착층은 이형제 성분을 포함할 수 있다. 이형제 성분은 제2 솔더 레지스트층의 평탄화 공정이 원활하게 진행될 수 있도록 한다. 이형제로는, 일예로, 폴리디메틸실록산(polydimethylsiloxane,PDMS)이 사용될 수 있다. 커버필름과 제2 솔더 레지스트층 사이에 개재된 점착층의 이형제 성분이 커버필름의 제거를 용이하게 한다.
앞서 언급된 바와 같이 가경화 공정의 조건은 솔더 레지스트 잉크의 구성성분에 따라서도 가경화 공정의 조건은 변화될 수 있으며, 후속되는 솔더 레지스트 패턴 형성 단계(S150)의 공정조건에 따라서 변화될 수도 있다.
솔더 레지스트 패턴을 형성하는 단계(S150)는 도 2의 (f)를 참조하여 설명된다. 회로패턴(110)중 소자와의 연결에 사용될 부분이 솔더 레지스트층(120, 130)에 의하여 커버된 경우, 이 부분을 제거하는 패터닝(patterning) 공정이 수행된다.
즉, 솔더 레지스트 층(120, 130) 중에서 회로패턴(110)이 외부로 노출될 부분에 상응하는 부분이 제거된다. 솔더 레지스트 패턴(140)을 형성하는 단계는 노광 공정과 현상 공정을 통하여수행될 수 있다. 노광 공정은 솔더 레지스트층에 패턴의 형상에 대응하여 빛을 조사하는 공정이다. 원하는 부분에서만 빛을 조사하기 위해 솔더 레지스트층 위에 마스크 또는 아트 워크 필름(art work film)을 위치시킨 상태에 빛을 조사할 수 있다.
노광공정에 사용되는 광원으로 자외선을 발생시키는 메탈 할라이드 램프(metal halide lamp) 등이 사용될 수 있다. 본 실시예에서 노광공정에 사용되는 빛의 파장은 i선대인 365 나노미터(nm)에서, 1 평방 센티미터당 360 밀리줄(360mJ/cm2)의 세기로 조사될 수 있다.
솔더 레지스트 잉크에 광중합 개시제는 조사된 빛에 반응하여 솔더 레지스트 잉크에 포함된 수지의 중합반응을 유발한다. 광중합 개시제로는 벤조인, 벤조인 메틸 에테르와 같은 벤조인 알킬 에테르계; 2-에틸 안트라 퀴논이나 1-클로로 안트라퀴논과 같은 안트라 퀴논계; 이소 프로필 티오산톤이나 2,4-디에틸 티오산톤과 같은 티오산톤계; 벤조 페논이나 4-벤조일 4'-메틸 디페닐 술피드와 같은 벤조 페논계 등이 있다. 이들 중에서 선택된 1종을 단독으로 사용하거나 또는 2종 이상을 혼합하여 사용하는 것도 가능하다.
현상 공정은 노광 공정에 의하여 중합반응이 일어난 후, 솔더 레지스트층에서 중합되지 않는 단량체로 이루어진 부분을 제거하는 공정이다. 본 실시예에서 현상공정은 1 wt% 탄산나트륨 수용액에 노광공정을 거친 인쇄회로기판을 통과시켜 수행될 수 있다.
솔더 레지스트 패턴(140)이 형성되면, 플립칩 등의 소자와 연결될 회로패턴(110)은 개구부(150)를 통하여 노출된다. 다만, 구리 등으로 이루어진 회로패턴(110)이 노출되는 경우 산화현상이 발생할 수 있어, 이 부분을 금도금하는 마무리 공정이 추가적으로 수행될 수 있다.
솔더 레지스트 패턴을 후경화하는 단계(S160)는 도 2의 (g)를 참조하여 설명된다. 솔더 레지스트 패턴(140)이 형성된 후 열과 빛에 의한 후경화 공정이 수행된다.
자외선 광원 등에 솔더 레지스트층을 노출시킴으로써, 솔더 레지스트 패턴(140)에서 광중합 반응이 마무리 될 수 있도록 한다. 본 실시예에 따른 노광공정에서는 빛이 1 평방 센티미터당 360 밀리줄(360mJ/cm2)의 세기로, 후경화 공정에서는 1 평방 센티미터당 1000 밀리줄(1000mJ/cm2)의 세기로 조사될 수 있다.
또한, 가열공정을 통하여 솔더 레지스트층의 열경화 반응이 마무리 된다. 본 실시예에서 가경화 공정은 섭씨 100도 이하의 온도에서, 후경화 공정은 섭씨 150도의 온도에서 60분간 수행될 수 있다.
도 3은 본 발명의 실시예에 따라 제조된 인쇄회로기판 및 인쇄회로기판에 결합된 플립칩의 단면도이고, 도 4는 본 발명의 실시예에 따라 제조된 인쇄회로기판 및 인쇄회로기판에 결합된 플립칩의 사시도이다.
도 3 및 4를 참조하면 인쇄회로기판(200), 회로패턴(210), 본딩 패드(220), 솔더 레지스트층(230), 플립칩(240), 솔더볼(250), 언더필(260), 필렛(270)이 도시되어 있다.
인쇄회로기판(200)상의 회로패턴(210)는 인쇄회로기판에 결합되는 부품들 사이의 전기적인 연결을 제공한다. 회로패턴(210)의 일부는 솔더 레지스트층에 의하여 보호된다. 또한, 회로패턴(210)의 일부는 전극, 일부는 본딩패드(220)와 연결된다.
플립칩(240)은 솔더볼(250)을 사용하여 인쇄회로기판(200)과 결합한다. 플립칩(240)과 본딩 패드(220) 사이에 개재된 솔더볼(250)은 전기적인 연결을 제공한다. 솔더볼(250)사이의 공간에는 에폭시 수지 등에 의한 언더필(260)이 형성된다.
언더필(260)은 플립칩(240)의 온도변화에 따른 신뢰도를 향상시키고 습도 또는 이물질로부터 플립칩(240)을 보호한다. 언더필(260)의 외곽에는 필렛(270)이 외부로 노출된다. 언더필(260)의 필렛(270)은 솔더 레지스트층(230)이 평탄한 경우 균일한 형상을 가지게 된다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 청구범위의 균등 범위 내에서 다양한 변형 및 수정이 가능함은 물론이다.
100 : 기판
110 : 회로패턴
120 : 제1 솔더 레지스트층
130 : 제2 솔더 레지스트층
140 : 솔더 레지스트 패턴
150 : 개구부
200 : 인쇄회로기판
210 : 회로패턴
220 : 본딩패드
230 : 솔더 레지스트 패턴
240 : 플립칩
250 : 솔더볼
260 : 언더필
270 : 필렛

Claims (9)

  1. 회로패턴이 형성된 기판의 일면에 형성된 저점도의 제1 솔더 레지스트층;
    상기 제1 솔더 레지스트층에 적층되는 고점도의 제2 솔더 레지스트층을 포함하고,
    상기 제2 솔더 레지스트층은 하나 이상의 솔더 레지스트층이 반복적으로 적층되어 형성된 인쇄회로기판.
  2. 회로패턴이 형성된 기판의 일면에 형성된 액상의 제1 솔더 레지스트층;
    상기 제1 솔더 레지스트층에 적층되는 고상의 제2 솔더 레지스트층을 포함하고,
    상기 제2 솔더 레지스트층은 하나 이상의 솔더 레지스트층이 반복적으로 적층되어 형성된 인쇄회로기판.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 솔더 레지스트층은 점도 1 P 이상, 1,000 P 이하의 솔더 레지스트를 코팅시켜 경화하고,
    상기 제2 솔더 레지스트층은 점도 10,000 P 이상, 100,000,000 P 이하의 솔더 레지스트를 적층하여 형성된 인쇄회로기판.
  4. 삭제
  5. 회로패턴이 형성된 기판의 일면에 저점도 또는 액상의 제1 솔더 레지스트층을 코팅하는 단계;
    상기 제1 솔더 레지스트층을 가경화시키는 단계;
    상기 제1 솔더 레지스트층에 고점도 또는 고상의 제2 솔더 레지스트층을 적층하는 단계;를 포함하는 인쇄회로기판 제조방법.
  6. 제5항에 있어서,
    상기 제1 솔더 레지스트층 형성 단계는, 롤 코팅 공정에 의해 수행되는 인쇄회로기판 제조방법.
  7. 제5항에 있어서,
    제2 솔더 레지스트층을 적층하는 단계는 고점도 또는 고상의 제2 솔더 레지스트를 하나 이상의 층으로 적층하는 인쇄회로기판 제조방법.
  8. 제5항에 있어서,
    상기 제2 솔더 레지스트층을 적층하는 단계 다음에, 상기 제2 솔더 레지스트층에 압력을 가하여 상기 제1 솔더 레지스트층을 평탄화하는 단계를 더 포함하는 인쇄회로기판 제조방법.
  9. 제8항에 있어서,
    상기 회로패턴에 상응하여 상기 제1 솔더 레지스트층 및 상기 제2 솔더 레지스트층에 소정의 솔더 레지스트 패턴을 형성하는 단계; 및
    상기 솔더 레지스트 패턴을 경화하는 단계를 더 포함하는 인쇄회로기판 제조방법.
KR1020100108179A 2010-11-02 2010-11-02 인쇄회로기판 및 이의 제조방법 KR101158218B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100108179A KR101158218B1 (ko) 2010-11-02 2010-11-02 인쇄회로기판 및 이의 제조방법
US13/064,331 US20120103662A1 (en) 2010-11-02 2011-03-18 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100108179A KR101158218B1 (ko) 2010-11-02 2010-11-02 인쇄회로기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20120046495A KR20120046495A (ko) 2012-05-10
KR101158218B1 true KR101158218B1 (ko) 2012-06-19

Family

ID=45995395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100108179A KR101158218B1 (ko) 2010-11-02 2010-11-02 인쇄회로기판 및 이의 제조방법

Country Status (2)

Country Link
US (1) US20120103662A1 (ko)
KR (1) KR101158218B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103619126B (zh) * 2013-11-28 2016-08-24 景旺电子科技(龙川)有限公司 一种金属基厚铜板的外层线路的制作方法
KR102434435B1 (ko) 2015-10-26 2022-08-19 삼성전자주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
CN109890141B (zh) * 2019-03-22 2020-08-14 广州江美印刷有限公司 一种抗氧化pcb印刷电路板的制作工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100277838B1 (ko) * 1996-11-20 2001-02-01 엔도 마사루 솔더레지스트조성물및프린트배선판
KR20060009315A (ko) * 2003-05-09 2006-01-31 다이요 잉키 세이조 가부시키가이샤 잉크젯용 광경화성ㆍ열경화성 조성물 및 그것을 이용한인쇄 배선판
KR100599636B1 (ko) * 2004-10-06 2006-07-12 주식회사 심텍 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법
KR100780093B1 (ko) * 2006-07-11 2007-11-30 주식회사 코리아써키트 도금선이 없는 인쇄회로기판의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3189297B2 (ja) * 1991-06-13 2001-07-16 松下電器産業株式会社 プリント配線板の製造装置とそれを用いたプリント配線板の製造方法
US5313021A (en) * 1992-09-18 1994-05-17 Aptix Corporation Circuit board for high pin count surface mount pin grid arrays
JPH10244206A (ja) * 1997-03-04 1998-09-14 Kansai Paint Co Ltd ソルダレジスト膜の形成方法
US8288266B2 (en) * 2006-08-08 2012-10-16 Endicott Interconnect Technologies, Inc. Circuitized substrate assembly

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100277838B1 (ko) * 1996-11-20 2001-02-01 엔도 마사루 솔더레지스트조성물및프린트배선판
KR20060009315A (ko) * 2003-05-09 2006-01-31 다이요 잉키 세이조 가부시키가이샤 잉크젯용 광경화성ㆍ열경화성 조성물 및 그것을 이용한인쇄 배선판
KR100599636B1 (ko) * 2004-10-06 2006-07-12 주식회사 심텍 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법
KR100780093B1 (ko) * 2006-07-11 2007-11-30 주식회사 코리아써키트 도금선이 없는 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
KR20120046495A (ko) 2012-05-10
US20120103662A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
KR100295732B1 (ko) 인쇄배선기판홀충진방법
KR100862008B1 (ko) 인쇄회로기판의 제조방법
KR20080070086A (ko) 개선된 솔더 범핑을 위한 방법 및 그 방법에 의해 제조된시스템
JP2012060096A (ja) 埋め込みボールグリッドアレイ基板及びその製造方法
JP3871634B2 (ja) Ｃｏｆ半導体装置の製造方法
KR101158218B1 (ko) 인쇄회로기판 및 이의 제조방법
US20130192885A1 (en) Method of forming solder resist layer and printed circuit board comprising solder resist layer
JP2008294333A (ja) プリント配線板の製造方法及びその方法を用いて得られるポッティングダムを備えるプリント配線板
JP2004253432A (ja) プリント配線基板の製造方法
JP2010056179A (ja) 導体形成シート及び導体形成シートを用いた配線板の製造方法
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
JP3495211B2 (ja) 配線基板形成用転写シート及びその製造方法並びに配線基板の製造方法
KR20170029297A (ko) 부품 실장용 홈을 포함하는 다층인쇄회로기판 및 그의 제조방법
JP3781118B2 (ja) 配線基板の製造方法
JP2007281116A (ja) 半導体装置の製造方法
KR20190127471A (ko) 인쇄회로기판의 캐비티 형성 방법
JP2009016518A (ja) 多層配線基板
JP2012074660A (ja) 半導体パッケージ基板およびその製造方法
KR100940169B1 (ko) 경화 수지층을 형성하는 인쇄회로기판의 제조방법
KR20100025865A (ko) 인쇄회로기판 및 그 제조 방법
KR102436612B1 (ko) 다층인쇄회로기판의 최외층 형성 방법
JPH11330658A (ja) プリント配線板およびその製造方法
JP2006114577A (ja) 回路基板およびその製造方法
JP2919364B2 (ja) 多層印刷配線板の製造方法
JP2005159255A (ja) 回路基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee