JP2009147270A - 配線基板の製造方法、配線基板、および半導体装置 - Google Patents
配線基板の製造方法、配線基板、および半導体装置 Download PDFInfo
- Publication number
- JP2009147270A JP2009147270A JP2007325816A JP2007325816A JP2009147270A JP 2009147270 A JP2009147270 A JP 2009147270A JP 2007325816 A JP2007325816 A JP 2007325816A JP 2007325816 A JP2007325816 A JP 2007325816A JP 2009147270 A JP2009147270 A JP 2009147270A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- wiring
- mounting
- wiring board
- insulating base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09254—Branched layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0574—Stacked resist layers used for different processes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】パターン配置の自由度を高めるとともに実装端子に入出力される信号へのノイズを低減する。
【解決手段】配線基板の絶縁基材には、複数の実装端子と、その周囲に配置されたプレーン電極と、それぞれプレーン電極に接続されるとともに複数の互いに異なる実装端子と接続された複数のめっき用配線とが形成されている。この絶縁基材上にめっき用マスク膜を形成して露出する実装端子およびめっき用配線表面にめっき膜を形成する工程（Ｓ１０４）と、めっき用マスク膜上に、めっき膜が形成された領域のうち複数の実装端子を覆う配線除去用マスクを配置する工程（Ｓ１０６）と、配線除去用マスクを用いて、当該配線除去用マスクから露出するめっき膜およびめっき用配線を除去する工程（Ｓ１０８）とにより配線基板を製造する。
【選択図】図１
【解決手段】配線基板の絶縁基材には、複数の実装端子と、その周囲に配置されたプレーン電極と、それぞれプレーン電極に接続されるとともに複数の互いに異なる実装端子と接続された複数のめっき用配線とが形成されている。この絶縁基材上にめっき用マスク膜を形成して露出する実装端子およびめっき用配線表面にめっき膜を形成する工程（Ｓ１０４）と、めっき用マスク膜上に、めっき膜が形成された領域のうち複数の実装端子を覆う配線除去用マスクを配置する工程（Ｓ１０６）と、配線除去用マスクを用いて、当該配線除去用マスクから露出するめっき膜およびめっき用配線を除去する工程（Ｓ１０８）とにより配線基板を製造する。
【選択図】図１
Description
本発明は、配線基板の製造方法、配線基板、および半導体装置に関する。
配線基板の実装端子部にＮｉやＡｕ等の電解めっきを析出させるために、対象の実装端子から給電用の銅等の配線を引き出し、その配線を配線基板外のパネル部の給電線に接続させて通電させる必要があった。
特許文献１（特開２００１−６８５８８号公報）には、複数の実装端子へそれぞれ接続された複数の給電線を集合領域に集めた配置とするとともに、これらを共通の面状接地線に接続しておき、面状接地線を通じて通電することにより実装端子への電気メッキを行う技術が記載されている。電気メッキ完了後は、複数の給電線を集合領域で、パッケージ基板材を金型で打ち抜くことで切断する構成となっている。このように複数の給電線を集合領域に集め、集めた場所で切断することにより、切断箇所を少なくしている。また、面状接地線を解して通電するため、給電線をパッケージ領域外まで引き回す必要がないため、パッケージ領域が給電線によって分断されることがないようにすることができる。また、切断された後の給電線は、スタブやシールド線として機能させるようにすることができるとされている。
特開２００１−６８５８８号公報
しかし、近年の半導体チップの高密度化、高速化に伴い、半導体チップの実装端子や配線パターンが微細化する必要があり、パターン配置の制約はより少ないことが好ましいが、特許文献１に記載されたように、複数の給電線の切断箇所を集めようとすると、パターン配置の制約が生じ、微細化に対応するのが困難となる。また、近年の高速化された半導体チップにおいては、切断された配線が周囲に残っていると、そのノイズの影響が大きく、実装端子に入出力される信号への影響が懸念される。
本発明によれば、
実装端子が形成される所定の実装領域を含む絶縁基材と、
前記絶縁基材表面の前記実装領域に配置された複数の実装端子と、
前記絶縁基材表面の前記実装領域の前記複数の実装端子の周囲に形成されたプレーン電極と、
それぞれ前記プレーン電極に接続されるとともに複数の互いに異なる実装端子と接続された複数のめっき用配線と、
前記絶縁基材表面上に当該絶縁基材を覆うように形成され、各前記複数の実装端子に対応する位置にそれぞれ設けられて前記実装端子を露出させる複数の実装端子用開口部を有するとともに、各前記めっき用配線上において、前記プレーン電極と各前記実装端子とをそれぞれ分断するように設けられて前記めっき用配線を露出させる分断用開口部を有するめっき用マスク膜と、
を含む配線基板に、前記めっき用マスク膜から露出する前記実装端子および前記めっき用配線表面にめっき膜を形成する工程と、
前記めっき用マスク膜上に、前記複数の実装端子用開口部を覆うとともに、各前記めっき用配線上において、少なくとも一の前記分断用開口部に対応する位置に開口部が設けられた配線除去用マスクを配置する工程と、
前記配線除去用マスクを用いて、当該配線除去用マスクから露出する前記めっき膜および前記めっき用配線を除去する工程と、
を含む配線基板の製造方法が提供される。
実装端子が形成される所定の実装領域を含む絶縁基材と、
前記絶縁基材表面の前記実装領域に配置された複数の実装端子と、
前記絶縁基材表面の前記実装領域の前記複数の実装端子の周囲に形成されたプレーン電極と、
それぞれ前記プレーン電極に接続されるとともに複数の互いに異なる実装端子と接続された複数のめっき用配線と、
前記絶縁基材表面上に当該絶縁基材を覆うように形成され、各前記複数の実装端子に対応する位置にそれぞれ設けられて前記実装端子を露出させる複数の実装端子用開口部を有するとともに、各前記めっき用配線上において、前記プレーン電極と各前記実装端子とをそれぞれ分断するように設けられて前記めっき用配線を露出させる分断用開口部を有するめっき用マスク膜と、
を含む配線基板に、前記めっき用マスク膜から露出する前記実装端子および前記めっき用配線表面にめっき膜を形成する工程と、
前記めっき用マスク膜上に、前記複数の実装端子用開口部を覆うとともに、各前記めっき用配線上において、少なくとも一の前記分断用開口部に対応する位置に開口部が設けられた配線除去用マスクを配置する工程と、
前記配線除去用マスクを用いて、当該配線除去用マスクから露出する前記めっき膜および前記めっき用配線を除去する工程と、
を含む配線基板の製造方法が提供される。
本発明によれば、
実装端子が形成される所定の実装領域を含む絶縁基材と、
前記絶縁基材表面の前記実装領域に配置された複数の実装端子と、
前記絶縁基材表面の前記実装領域の前記複数の実装端子の周囲に形成されたプレーン電極と、
それぞれ前記プレーン電極に接続されるとともに複数の互いに異なる実装端子と接続された複数のめっき用配線と、
を含む配線基板が提供される。
実装端子が形成される所定の実装領域を含む絶縁基材と、
前記絶縁基材表面の前記実装領域に配置された複数の実装端子と、
前記絶縁基材表面の前記実装領域の前記複数の実装端子の周囲に形成されたプレーン電極と、
それぞれ前記プレーン電極に接続されるとともに複数の互いに異なる実装端子と接続された複数のめっき用配線と、
を含む配線基板が提供される。
本発明によれば、
実装端子が形成される所定の実装領域を含む絶縁基材と、
前記絶縁基材表面の前記実装領域に配置された複数の実装端子と、
前記絶縁基材表面の前記実装領域の前記複数の実装端子の周囲に形成されたプレーン電極と、
それぞれ前記プレーン電極に接続されるとともに複数の互いに異なる実装端子と接続された複数の経路に沿って形成された複数のめっき用配線と、
前記絶縁基材表面上に当該絶縁基材を覆うように形成され、各前記複数の実装端子に対応する位置にそれぞれ設けられて前記実装端子を露出させる複数の実装端子用開口部を有するとともに、各前記経路上において、前記プレーン電極と各前記実装端子とをそれぞれ分断する位置に設けられた分断用開口部を有するめっき用マスク膜と、
を含み、
前記めっき用配線は、各前記経路上の前記分断用開口部以外に対応する位置に形成された配線基板が提供される。
実装端子が形成される所定の実装領域を含む絶縁基材と、
前記絶縁基材表面の前記実装領域に配置された複数の実装端子と、
前記絶縁基材表面の前記実装領域の前記複数の実装端子の周囲に形成されたプレーン電極と、
それぞれ前記プレーン電極に接続されるとともに複数の互いに異なる実装端子と接続された複数の経路に沿って形成された複数のめっき用配線と、
前記絶縁基材表面上に当該絶縁基材を覆うように形成され、各前記複数の実装端子に対応する位置にそれぞれ設けられて前記実装端子を露出させる複数の実装端子用開口部を有するとともに、各前記経路上において、前記プレーン電極と各前記実装端子とをそれぞれ分断する位置に設けられた分断用開口部を有するめっき用マスク膜と、
を含み、
前記めっき用配線は、各前記経路上の前記分断用開口部以外に対応する位置に形成された配線基板が提供される。
本発明によれば、
上記いずれかに記載の配線基板と、
前記配線基板上に配置され、少なくとも一の前記実装端子と電気的に接続された半導体チップと、
を含む半導体装置が提供される。
上記いずれかに記載の配線基板と、
前記配線基板上に配置され、少なくとも一の前記実装端子と電気的に接続された半導体チップと、
を含む半導体装置が提供される。
以上の構成によれば、実装端子の周囲に形成されたプレーン電極に、それぞれ複数の実装端子が接続された複数のめっき用配線が接続される。このような構成としておくことにより、多数の実装端子を密に配置する必要があるような場合でも、いずれかのめっき用配線を介してプレーン電極から電流を供給できるようにすることができ、パターン配置の自由度を高めることができる。たとえば、従来、密な配線パターンにおいては、実装領域の内部に配置された実装端子にはめっき用配線を接続することが困難であった。しかし、上記構成によれば、このような実装端子も、めっき用配線を分岐させることにより、または他の実装端子を介してプレーン電極に接続するようにすることができる。これにより、めっき用配線を引き回したりする必要がなくなり、後に不要となるめっき用配線長が長くなるのを防ぐことができる。以上の構成により、めっき用配線が必要ない無電解めっき処理を行う場合にほぼ近い設計自由度で実装端子を配置することができる。
また、めっき処理後には、めっき用配線を分断することにより、実装端子をプレーン電極や他の実装端子と切断することができる。これにより、実装端子に入出力される信号へのノイズを低減したり、電源や信号の電気特性を向上させることができる。なお、ここで、配線基板の表面とは、たとえば半導体チップが搭載される面や、マザーボードに接続される面のことである。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、パターン配置の自由度を高めるとともに実装端子に入出力される信号へのノイズを低減することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、本実施の形態における配線基板の製造手順を示すフローチャートである。
以下の実施の形態において、複数の実装端子が形成された配線基板は、以下の手順で製造される。以下では、配線基板の表面への処理を例として説明するが、裏面への処理も同様に行うことができる。なお、配線基板は、多層配線構造とすることができる。以下では、配線基板の表面に半導体チップが搭載され、配線基板の裏面がマザーボードに接続される場合を一例として示す。
以下の実施の形態において、複数の実装端子が形成された配線基板は、以下の手順で製造される。以下では、配線基板の表面への処理を例として説明するが、裏面への処理も同様に行うことができる。なお、配線基板は、多層配線構造とすることができる。以下では、配線基板の表面に半導体チップが搭載され、配線基板の裏面がマザーボードに接続される場合を一例として示す。
ここで、配線基板は、所定の実装領域を含む絶縁基材を含み、その絶縁基材の表面が配線基板の表面および裏面に露出している状態とすることができる。絶縁基材の表面の実装領域には、複数の実装端子と、複数の実装端子の周囲に形成されたプレーン電極と、それぞれプレーン電極に接続されるとともに複数の互いに異なる実装端子と接続された複数のめっき用配線とを含む配線パターンが形成された構成とすることができる。
このような構成の配線基板に対して、絶縁基材の表面上に当該絶縁基材の全面を覆うようにソルダレジスト膜（めっき用マスク膜）を形成し、ソルダレジスト膜に開口部を形成する（Ｓ１０２）。ここで、開口部は、各複数の実装端子に対応する位置にそれぞれ設けられて実装端子を露出させる複数の実装端子用開口部と、各めっき用配線上において、プレーン電極と各実装端子とをそれぞれ分断するように設けられてめっき用配線を露出させる分断用開口部とを含む構成とすることができる。
つづいて、めっき用マスク膜から露出する実装端子およびめっき用配線表面にめっき膜を形成する（Ｓ１０４）。
次いで、ソルダレジスト膜上に、複数の実装端子用開口部を覆うとともに、各めっき用配線上において、少なくとも一の分断用開口部に対応する位置に開口部が設けられた配線除去用マスクを配置する（Ｓ１０６）。
その後、配線除去用マスクを用いて、当該配線除去用マスクから露出するめっき膜および配線を除去してめっき用配線を分断する（Ｓ１０８）。
つづいて、配線除去用マスクを除去する（Ｓ１１０）。
図２は、本実施の形態における配線基板の表面の模式的な構成の一例を示す平面図である。図２（ａ）は、めっき用配線１２０を分断する前の状態を示す図である。
図２（ａ）に示すように、絶縁基材１１０表面には、複数の所定の実装領域１３８が設けられている。また、各実装領域１３８には、複数の実装端子１１２と、複数の実装端子１１２の周囲に形成されたプレーン電極１４０と、それぞれプレーン電極１４０に接続されるとともに複数の互いに異なる実装端子１１２と接続された複数のめっき用配線１２０とが設けられている。各プレーン電極１４０は、各実装領域１３８の外縁部にまで延在している。各プレーン電極１４０は、引出配線１４２を介して、配線基板１００外部の給電線５００に接続されている。
これにより、各実装端子へのめっき処理を行う際には、給電線５００および引出配線１４２から、プレーン電極１４０を介してめっき用配線１２０に電流が流れ、各実装端子１１２に電流が流れる。図２（ａ）では、一つのプレーン電極１４０に対して複数の引出配線１４２が設けられた構成を示しているが、引出配線１４２は、各プレーン電極１４０に対して一本だけとすることもできる。引出配線１４２を複数設けることにより、抵抗を下げることができたり、高パワーの電流を供給することができるが、これに限定されない。
図２（ｂ）は、めっき用配線１２０を分断した後の状態を示す図である。本例では、各めっき用配線１２０上において、プレーン電極１４０と各実装端子１１２とをそれぞれ分断するように複数の分断箇所が設けられている。
図３および図４は、本実施の形態における配線基板１００の表面の具体的な構成の一例を示す平面図である。ここでは、図２（ａ）の一の実装領域１３８を部分的に示す。
図３では、めっき用配線を分断する前の絶縁基材１１０表面の構成を示す。以下では、説明のために、複数のめっき用配線および実装端子に別々の符号を付している。
めっき用配線１２０およびめっき用配線１２２等のめっき用配線は、プレーン電極１４０と電気的に接続されている。実装端子とプレーン電極１４０との間に位置するめっき用配線１２０は、分岐点を有し、当該分岐点から分岐した構造を有する。ここで、実装端子１１２、実装端子１１４、および実装端子１１６は、それぞれ、配線１２０ａ、１２０ｂ、および１２０ｃを介して内部のホール端子等（不図示）に接続された構成とすることができる。また、実装端子１１２、実装端子１１４、および実装端子１１６と、プレーン電極１４０とは、めっき用配線１２０を介して接続されている。これらの実装端子のうち、実装端子１１２および実装端子１１４は、めっき用配線１２０の分岐点から分岐した分岐先でそれぞれめっき用配線１２０と接続されている。また、めっき用配線１２０は、プレーン電極１４０から実装端子１１６に接続された後、実装端子１１６を介してさらに実装端子１１２および実装端子１１４にそれぞれ接続されている。本実施の形態において、このように、プレーン電極１４０に近接する実装端子１１６までの間で一次接続を設け、それを媒体にして給電用プレーンとの二次接続を設けるといった接続の階層（１〜ｎ階層）を設けることができる。これにより、配線密度が高く個別にめっき用配線をプレーン電極１４０から引き出すのが困難な実装端子でも、最低限のスペースを有効活用してプレーン電極１４０に接続させることができる。
めっき用配線１２０およびめっき用配線１２２等のめっき用配線は、プレーン電極１４０と電気的に接続されている。実装端子とプレーン電極１４０との間に位置するめっき用配線１２０は、分岐点を有し、当該分岐点から分岐した構造を有する。ここで、実装端子１１２、実装端子１１４、および実装端子１１６は、それぞれ、配線１２０ａ、１２０ｂ、および１２０ｃを介して内部のホール端子等（不図示）に接続された構成とすることができる。また、実装端子１１２、実装端子１１４、および実装端子１１６と、プレーン電極１４０とは、めっき用配線１２０を介して接続されている。これらの実装端子のうち、実装端子１１２および実装端子１１４は、めっき用配線１２０の分岐点から分岐した分岐先でそれぞれめっき用配線１２０と接続されている。また、めっき用配線１２０は、プレーン電極１４０から実装端子１１６に接続された後、実装端子１１６を介してさらに実装端子１１２および実装端子１１４にそれぞれ接続されている。本実施の形態において、このように、プレーン電極１４０に近接する実装端子１１６までの間で一次接続を設け、それを媒体にして給電用プレーンとの二次接続を設けるといった接続の階層（１〜ｎ階層）を設けることができる。これにより、配線密度が高く個別にめっき用配線をプレーン電極１４０から引き出すのが困難な実装端子でも、最低限のスペースを有効活用してプレーン電極１４０に接続させることができる。
絶縁基材１１０表面には、めっき用配線１２０と同様の構成の配線が複数形成されている。なお、めっき用配線１２２は、一つの実装端子１１８とのみ接続されている。本実施の形態において、絶縁基材１１０上には、このように種々のパターンのめっき用配線および実装端子の組合せを設けることができる。なお、これらの配線パターンは、たとえば、絶縁基材１１０表面に形成された銅箔をエッチングしてパターニングしたり、めっき処理でパターニングすることにより形成することができる。また、プレーン電極１４０は、引出配線１４２を介して、給電線５００（図２参照）と接続されている。
分断箇所１３０および分断箇所１３２は、めっき処理を行った後に、エッチバックにより除去される箇所である。めっき用配線１２０のような構成とすると、実装端子にめっき処理を行う際には、一つのめっき用配線１２０を介して多数の実装端子（１１２、１１４、および１１６）への電流の供給を行うことができる。さらに、めっき処理終了後にこれらの実装端子間を分断することにより、電気磁気学的に悪影響が懸念されるアンテナパターン（終端部処理が未実施の配線）や、スタブ配線、どの端子とも接続されないフローティングとなるめっき用配線を任意の位置かつ任意の長さに切断することができる。さらに、各実装端子間、およびプレーン電極と実装端子との間のめっき用配線は、めっき処理後に分断されるため、また、全体のめっき線密度（エリア、本数）を最小限に抑えることもできる。
図４では、めっき用配線を分断する前のソルダレジスト膜２００の表面の構成を示す。
ソルダレジスト膜２００は、絶縁基材１１０上に、絶縁基材１１０を覆うように形成されている。ソルダレジスト膜２００には、図３に示した各分断箇所１３０に対応する位置にそれぞれ設けられた複数の分断用開口部２０２と、分断箇所１３２に対応する位置に設けられた分断用開口部２０４と、各実装端子に対応する位置にそれぞれ設けられた複数の実装端子用開口部２０６とが設けられている。実装端子用開口部２０６の底部には、実装端子１１２、実装端子１１４、実装端子１１６、および実装端子１１８等の実装端子が露出している。また、分断用開口部２０２底部には、めっき用配線１２０等のめっき用配線が露出している。分断用開口部２０４底部には、めっき用配線１２０およびめっき用配線１２２等のめっき用配線およびプレーン電極１４０の一部が露出している。なお、ここでは理解を容易にするために、めっき用配線１２０およびめっき用配線１２２等のめっき用配線を破線で示しているが、これらは実際にはソルダレジスト膜２００で覆われた構成となっている。
ソルダレジスト膜２００は、絶縁基材１１０上に、絶縁基材１１０を覆うように形成されている。ソルダレジスト膜２００には、図３に示した各分断箇所１３０に対応する位置にそれぞれ設けられた複数の分断用開口部２０２と、分断箇所１３２に対応する位置に設けられた分断用開口部２０４と、各実装端子に対応する位置にそれぞれ設けられた複数の実装端子用開口部２０６とが設けられている。実装端子用開口部２０６の底部には、実装端子１１２、実装端子１１４、実装端子１１６、および実装端子１１８等の実装端子が露出している。また、分断用開口部２０２底部には、めっき用配線１２０等のめっき用配線が露出している。分断用開口部２０４底部には、めっき用配線１２０およびめっき用配線１２２等のめっき用配線およびプレーン電極１４０の一部が露出している。なお、ここでは理解を容易にするために、めっき用配線１２０およびめっき用配線１２２等のめっき用配線を破線で示しているが、これらは実際にはソルダレジスト膜２００で覆われた構成となっている。
図５は、絶縁基材１１０表面に形成されためっき用配線の分断箇所１３０および分断箇所１３２の配線を除去するための配線除去用マスクの構成を示す平面図である。
配線除去用マスク３００は、複数の実装端子用開口部２０６を覆うとともに、各めっき用配線上において、少なくとも一の分断用開口部に対応する位置に分断用開口部３０２および分断用開口部３０４が設けられている。
配線除去用マスク３００は、複数の実装端子用開口部２０６を覆うとともに、各めっき用配線上において、少なくとも一の分断用開口部に対応する位置に分断用開口部３０２および分断用開口部３０４が設けられている。
本実施の形態において、図４に示したソルダレジスト膜２００を用いて、絶縁基材１１０上にめっき膜を形成した後に、ソルダレジスト膜２００上に図５に示した配線除去用マスク３００を配置し、これらをマスクとして、絶縁基材１１０上のめっき用配線１２０等のめっき用配線の不要部分を除去する。これにより、図３に示した分断箇所１３０および分断箇所１３２が分断された構成となる。
図６および図７は、図３および図４に示した絶縁基材１１０の表面のめっき用配線を配線除去用マスク３００を用いて除去した後の構成を示す平面図である。
図６では、めっき用配線を分断した後の絶縁基材１１０表面の構成を示す。図７では、めっき用配線を分断した後のソルダレジスト膜２００の表面の構成を示す。なお、ここでは理解を容易にするために、図４と同様、めっき用配線１２０およびめっき用配線１２２等のめっき用配線を破線で示しているが、これらは実際にはソルダレジスト膜２００で覆われた構成となっている。図示したように、分断箇所１３０および分断箇所１３２に対応する位置のめっき用配線およびプレーン電極１４０が除去されている。本例においては、分断箇所１３０で分断した後も、実装端子１１２、実装端子１１４、および実装端子１１６は、それぞれ配線１２０ａ、１２０ｂ、および１２０ｃを介して内部のホール端子（不図示）と接続された構成とすることができる。これにより、めっき処理時には、プレーン電極１４０からめっき用配線１２０を介して電流を流すことができるとともに、めっき処理後にも、内部のホール端子との間で信号のやり取りを行えるようにすることができる。
図６では、めっき用配線を分断した後の絶縁基材１１０表面の構成を示す。図７では、めっき用配線を分断した後のソルダレジスト膜２００の表面の構成を示す。なお、ここでは理解を容易にするために、図４と同様、めっき用配線１２０およびめっき用配線１２２等のめっき用配線を破線で示しているが、これらは実際にはソルダレジスト膜２００で覆われた構成となっている。図示したように、分断箇所１３０および分断箇所１３２に対応する位置のめっき用配線およびプレーン電極１４０が除去されている。本例においては、分断箇所１３０で分断した後も、実装端子１１２、実装端子１１４、および実装端子１１６は、それぞれ配線１２０ａ、１２０ｂ、および１２０ｃを介して内部のホール端子（不図示）と接続された構成とすることができる。これにより、めっき処理時には、プレーン電極１４０からめっき用配線１２０を介して電流を流すことができるとともに、めっき処理後にも、内部のホール端子との間で信号のやり取りを行えるようにすることができる。
次に、配線パターンの他の例を説明する。
図８および図９は、本実施の形態における配線基板１００の裏面の具体的な構成の一例を示す平面図である。図示していないが、配線基板１００の裏面においても、図２（ａ）に示したように、表面側の各実装領域１３８に対応する実装領域が設けられる。ここでは、一の実装領域を部分的に示す。
図８および図９は、本実施の形態における配線基板１００の裏面の具体的な構成の一例を示す平面図である。図示していないが、配線基板１００の裏面においても、図２（ａ）に示したように、表面側の各実装領域１３８に対応する実装領域が設けられる。ここでは、一の実装領域を部分的に示す。
図８では、めっき用配線を分断する前の絶縁基材１５０表面の構成を示す。
各実装領域には、実装端子１５２、実装端子１５４、実装端子１５６等の複数の実装端子と、複数の実装端子の周囲に形成されたプレーン電極１８０と、それぞれプレーン電極１８０に接続されるとともに複数の互いに異なる実装端子と接続された複数のめっき用配線１５８とが設けられている。プレーン電極１８０は、各実装領域の外縁部にまで延在している。プレーン電極１８０は、引出配線１８２を介して、配線基板１００外部の給電線（不図示）に接続されている。
各実装領域には、実装端子１５２、実装端子１５４、実装端子１５６等の複数の実装端子と、複数の実装端子の周囲に形成されたプレーン電極１８０と、それぞれプレーン電極１８０に接続されるとともに複数の互いに異なる実装端子と接続された複数のめっき用配線１５８とが設けられている。プレーン電極１８０は、各実装領域の外縁部にまで延在している。プレーン電極１８０は、引出配線１８２を介して、配線基板１００外部の給電線（不図示）に接続されている。
これにより、各実装端子へのめっき処理を行う際には、給電線および引出配線１８２から、プレーン電極１８０を介してめっき用配線１５８に電流が流れ、各実装端子に電流が流れる。図８では、一つのプレーン電極１８０に対して複数の引出配線１８２が設けられた構成を示しているが、引出配線１８２は、一つのプレーン電極１８０に対して一本だけとすることもできる。引出配線１８２を複数設けることにより、抵抗を下げることができたり、高パワーの電流を供給することができるが、これに限定されない。
めっき用配線１５８は、分岐点を有し、当該分岐点から分岐した構造を有する。本例では、めっき用配線１５８上には、複数の分岐点が設けられている。実装端子１５２および実装端子１５４は、プレーン電極１８０に最も近い分岐点から分岐した分岐先でめっき用配線１５８と接続されている。実装端子１５６は、次にプレーン電極１８０に近い分岐点から分岐した分岐先でめっき用配線１５８と接続されている。絶縁基材１５０表面には、めっき用配線１５８と同様の構成の配線が複数形成されている。ここでは、同じパターンのみを示しているが、絶縁基材１５０上においても種々のパターンのめっき用配線および実装端子の組合せを設けることができる。なお、これらの配線パターンは、たとえば、絶縁基材１５０表面に形成された銅箔をエッチングしてパターニングしたり、めっき処理によりパターニングすることにより形成することができる。
分断箇所１７０は、めっき処理を行った後に、エッチバックにより除去される箇所である。本例では、分断箇所１７０は、めっき用配線１５８上の分岐点上に形成された構成とすることができる。これにより、一つの分断箇所で、複数の実装端子を互いに分断、およびプレーン電極から分断するようにすることができる。めっき用配線１５８のような構成とすると、実装端子にめっき処理を行う際には、一つのめっき用配線１５８を介して多数の実装端子（１５２、１５４、および１５６）への電流の供給を行うとともに、めっき処理終了後にこれらの実装端子間を分断することにより、実装端子に入出力される信号へのノイズを低減したり、電源や信号の電気特性を向上させることができる。
図９では、めっき用配線を分断する前のソルダレジスト膜２１０の表面の構成を示す。
ソルダレジスト膜２１０は、絶縁基材１５０上に、絶縁基材１５０を覆うように形成されている。ソルダレジスト膜２１０には、図８に示した各分断箇所１７０に対応する位置にそれぞれ設けられた複数の分断用開口部２１２と、各実装端子に対応する位置にそれぞれ設けられた複数の実装端子用開口部２１４とが設けられている。実装端子用開口部２１４の底部には、実装端子１５２、実装端子１５４、および実装端子１５６等の実装端子が露出している。また、分断用開口部２１２底部には、めっき用配線１５８等のめっき用配線が露出している。なお、ここでは理解を容易にするために、めっき用配線１５８を破線で示しているが、これらは実際にはソルダレジスト膜２１０で覆われた構成となっている。
ソルダレジスト膜２１０は、絶縁基材１５０上に、絶縁基材１５０を覆うように形成されている。ソルダレジスト膜２１０には、図８に示した各分断箇所１７０に対応する位置にそれぞれ設けられた複数の分断用開口部２１２と、各実装端子に対応する位置にそれぞれ設けられた複数の実装端子用開口部２１４とが設けられている。実装端子用開口部２１４の底部には、実装端子１５２、実装端子１５４、および実装端子１５６等の実装端子が露出している。また、分断用開口部２１２底部には、めっき用配線１５８等のめっき用配線が露出している。なお、ここでは理解を容易にするために、めっき用配線１５８を破線で示しているが、これらは実際にはソルダレジスト膜２１０で覆われた構成となっている。
図１０は、絶縁基材１５０表面に形成されためっき用配線の分断箇所１７０の配線を除去するための配線除去用マスクの構成を示す平面図である。
配線除去用マスク３１０は、複数の実装端子用開口部２１４を覆うとともに、各めっき用配線上において、少なくとも一の分断用開口部２１２に対応する位置に分断用開口部３１２が設けられている。
配線除去用マスク３１０は、複数の実装端子用開口部２１４を覆うとともに、各めっき用配線上において、少なくとも一の分断用開口部２１２に対応する位置に分断用開口部３１２が設けられている。
本実施の形態において、図９に示したソルダレジスト膜２１０を用いて、絶縁基材１５０上にめっき膜を形成した後に、ソルダレジスト膜２１０上に図１０に示した配線除去用マスク３１０を配置し、これらをマスクとして、絶縁基材１５０上のめっき用配線１５８等のめっき用配線の不要部分を除去する。これにより、図８に示した分断箇所１７０が分断された構成となる。
図１１および図１２は、図８および図９に示した絶縁基材１５０の表面のめっき用配線を配線除去用マスク３１０を用いて除去した後の構成を示す平面図である。
図１１では、めっき用配線１５８を分断した後の絶縁基材１５０表面の構成を示す。図１２では、めっき用配線１５８を分断した後のソルダレジスト膜２１０の表面の構成を示す。なお、ここでは理解を容易にするために、図９と同様、めっき用配線１５８を破線で示しているが、これらは実際にはソルダレジスト膜２１０で覆われた構成となっている。図示したように、分断箇所１７０に対応する位置のめっき用配線１５８が除去されている。
図１１では、めっき用配線１５８を分断した後の絶縁基材１５０表面の構成を示す。図１２では、めっき用配線１５８を分断した後のソルダレジスト膜２１０の表面の構成を示す。なお、ここでは理解を容易にするために、図９と同様、めっき用配線１５８を破線で示しているが、これらは実際にはソルダレジスト膜２１０で覆われた構成となっている。図示したように、分断箇所１７０に対応する位置のめっき用配線１５８が除去されている。
次に、以上の処理を、工程断面図を参照して説明する。
図１３から図１５は、絶縁基材１１０の表面の実装端子にめっき用配線を介して電解めっき処理を施し、電解めっき処理の後にめっき用配線をエッチバックして分断する手順を示す工程断面図である。
図１３から図１５は、絶縁基材１１０の表面の実装端子にめっき用配線を介して電解めっき処理を施し、電解めっき処理の後にめっき用配線をエッチバックして分断する手順を示す工程断面図である。
なお、ここでは省略して絶縁基材１１０一層のみ示しているが、配線基板１００は、多層の絶縁基材を含む構成とすることができる。以下は、絶縁基材１１０の表面側に図３から図７を参照して説明した絶縁基材１１０の表面への処理がそれぞれ施され、絶縁基材１１０の裏面側に図８から図１２を参照して説明した絶縁基材１５０の表面への処理がそれぞれ施されると仮定して説明する。以下、図１等上述した他の図面も適宜参照して説明する。
図１３（ａ）は、図１のステップＳ１０２に対応する状態を示す図である。ここで、絶縁基材１１０の表面には、めっき用配線１２０、実装端子１１２、および実装端子１１４等を含む配線パターン１２１が形成されている、絶縁基材１１０の上には、ソルダレジスト膜２００が形成されている。ソルダレジスト膜２００には、実装端子１１２および実装端子１１４にそれぞれ対応する位置に実装端子用開口部２０６が形成されている。また、ソルダレジスト膜２００には、めっき用配線１２０の分断箇所に対応する位置に分断用開口部２０２が形成されている。なお、絶縁基材１１０の裏面（絶縁基材１５０）にも実装端子１５２やめっき用配線（不図示）を含む配線パターンが形成されており、その上にソルダレジスト膜２１０が形成されている。ソルダレジスト膜２１０には、分断用開口部（不図示）や実装端子用開口部２１４が形成されている。
この状態で、実装端子にめっき処理を施す。このとき、給電線５００、引出配線１４２、プレーン電極１４０、ならびにめっき用配線１２０およびめっき用配線１２２等のめっき用配線を介して、各実装端子に電流を流し、電解めっきを行う。これにより、ソルダレジスト膜２００に形成された分断用開口部２０２および実装端子用開口部２０６等の底部に露出するめっき用配線１２０や実装端子表面にめっき膜１２４が形成される（図１３（ｂ））。めっき膜１２４は、ＮｉやＡｕ等により構成することができる。なお、同様に、絶縁基材１１０の裏面側の実装端子１５２上にも、給電線、引出配線１８２、プレーン電極１８０およびめっき用配線１５８を介して、各実装端子に電流を流し、電解めっきを行うことができる。ここでは、実装端子１５２上にもめっき膜１２４が形成された状態を示す。
その後、ソルダレジスト膜２００上に配線除去用マスク３００を配置する。また、絶縁基材１１０の裏面側のソルダレジスト膜２１０上には、配線除去用マスク３１０を配置する（図１４（ａ））。
この状態で、エッチング液を用いて、配線除去用マスク３００および配線除去用マスク３１０から露出した部分のめっき膜１２４およびめっき用配線１２０を除去する。これにより、めっき用配線が分断される。この後、配線除去用マスク３００および配線除去用マスク３１０を除去する。これにより、図１４（ｂ）に示した構成となる。
その後、配線基板１００上に半導体チップ４０２を搭載し、半導体チップ４０２のパッド４０４と配線基板１００の実装端子１１４等とをボンディングワイヤ４０６により接続する。これにより、半導体装置４００が形成される（図１５）。
図１６は、めっき用配線を分断する前の絶縁基材１１０表面の構成の他の例を示す。
ここでは、プレーン電極１４０と各実装端子との間に、複数の分断箇所１３０を設けた点で図３に示した例と異なるが、それ以外は同様である。このように、めっき処理後に不要となるめっき用配線１２０等のめっき用配線を多数の分断箇所で分断することにより、実装端子に入出力される信号へのノイズを低減する効果や電源や信号の電気特性を向上させる効果を高めることができる。
ここでは、プレーン電極１４０と各実装端子との間に、複数の分断箇所１３０を設けた点で図３に示した例と異なるが、それ以外は同様である。このように、めっき処理後に不要となるめっき用配線１２０等のめっき用配線を多数の分断箇所で分断することにより、実装端子に入出力される信号へのノイズを低減する効果や電源や信号の電気特性を向上させる効果を高めることができる。
図１７は、めっき用配線を分断した後の絶縁基材１１０表面の構成の他の例を示す。
ここでは、めっき処理後に、プレーン電極１４０と各実装端子との間の不要となっためっき用配線を配線ごと除去している点で図６に示した例と異なるが、それ以外は同様である。理解を容易にするために間引いた配線を図中破線で示しているが、実際はこれらの配線は除去されている。
ここでは、めっき処理後に、プレーン電極１４０と各実装端子との間の不要となっためっき用配線を配線ごと除去している点で図６に示した例と異なるが、それ以外は同様である。理解を容易にするために間引いた配線を図中破線で示しているが、実際はこれらの配線は除去されている。
図１８は、配線基板１００の表面の具体的な構成の他の例を示す平面図である。ここでは、プレーン電極１４０が、めっき用配線１２０や実装端子１１２で構成される各ネットワークの間にも入り込んで形成されている。なお、図中１４４は、ビアランドである。このような構成とすると、設計の自由度をより高めることができる。
以上で説明したように、本実施の形態の構成によれば、外部の給電線とプレーン電極とを電気的に接続しておき、複数のめっき用配線をプレーン電極に接続する。このような構成とすることにより、給電線までの引出配線の数を少なくすることができるとともに、めっき用配線のレイアウトの自由度を高めることができる。
さらに、ソルダレジスト膜および配線除去用マスクを用いて、めっき用配線の所望の位置を除去してめっき用配線を分断する。すなわち、本発明の実施の形態によれば、めっき処理後に不要となるめっき用配線を分散する分断箇所を同一のめっき用配線内に数量や場所を限定せず、任意に設定することができる。このような構成とすることにより、不要な配線を切断したり除去することができ、実装端子に入出力される信号へのノイズを低減したり、電源や信号の電気特性を向上させることができる。不要な配線を除去することにより、めっき用配線間でのショートを防ぐこともできる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
１００ 配線基板
１１０ 絶縁基材
１１２ 実装端子
１１４ 実装端子
１１６ 実装端子
１１８ 実装端子
１２０ めっき用配線
１２１ 配線パターン
１２２ めっき用配線
１２４ めっき膜
１３０ 分断箇所
１３２ 分断箇所
１３８ 実装領域
１４０ プレーン電極
１４２ 引出配線
１５０ 絶縁基材
１５２ 実装端子
１５４ 実装端子
１５６ 実装端子
１５８ めっき用配線
１７０ 分断箇所
１８０ プレーン電極
１８２ 引出配線
２００ ソルダレジスト膜
２０２ 分断用開口部
２０４ 分断用開口部
２０６ 実装端子用開口部
２１０ ソルダレジスト膜
２１２ 分断用開口部
２１４ 実装端子用開口部
３００ 配線除去用マスク
３０２ 分断用開口部
３０４ 分断用開口部
３１０ 配線除去用マスク
３１２ 分断用開口部
４００ 半導体装置
４０２ 半導体チップ
４０４ パッド
４０６ ボンディングワイヤ
５００ 給電線
１１０ 絶縁基材
１１２ 実装端子
１１４ 実装端子
１１６ 実装端子
１１８ 実装端子
１２０ めっき用配線
１２１ 配線パターン
１２２ めっき用配線
１２４ めっき膜
１３０ 分断箇所
１３２ 分断箇所
１３８ 実装領域
１４０ プレーン電極
１４２ 引出配線
１５０ 絶縁基材
１５２ 実装端子
１５４ 実装端子
１５６ 実装端子
１５８ めっき用配線
１７０ 分断箇所
１８０ プレーン電極
１８２ 引出配線
２００ ソルダレジスト膜
２０２ 分断用開口部
２０４ 分断用開口部
２０６ 実装端子用開口部
２１０ ソルダレジスト膜
２１２ 分断用開口部
２１４ 実装端子用開口部
３００ 配線除去用マスク
３０２ 分断用開口部
３０４ 分断用開口部
３１０ 配線除去用マスク
３１２ 分断用開口部
４００ 半導体装置
４０２ 半導体チップ
４０４ パッド
４０６ ボンディングワイヤ
５００ 給電線
Claims (15)
- 実装端子が形成される所定の実装領域を含む絶縁基材と、
前記絶縁基材表面の前記実装領域に配置された複数の実装端子と、
前記絶縁基材表面の前記実装領域の前記複数の実装端子の周囲に形成されたプレーン電極と、
それぞれ前記プレーン電極に接続されるとともに複数の互いに異なる実装端子と接続された複数のめっき用配線と、
前記絶縁基材表面上に当該絶縁基材を覆うように形成され、各前記複数の実装端子に対応する位置にそれぞれ設けられて前記実装端子を露出させる複数の実装端子用開口部を有するとともに、各前記めっき用配線上において、前記プレーン電極と各前記実装端子とをそれぞれ分断するように設けられて前記めっき用配線を露出させる分断用開口部を有するめっき用マスク膜と、
を含む配線基板に、前記めっき用マスク膜から露出する前記実装端子および前記めっき用配線表面にめっき膜を形成する工程と、
前記めっき用マスク膜上に、前記複数の実装端子用開口部を覆うとともに、各前記めっき用配線上において、少なくとも一の前記分断用開口部に対応する位置に開口部が設けられた配線除去用マスクを配置する工程と、
前記配線除去用マスクを用いて、当該配線除去用マスクから露出する前記めっき膜および前記めっき用配線を除去する工程と、
を含む配線基板の製造方法。 - 請求項１に記載の配線基板の製造方法において、
前記配線除去用マスクを配置する工程において、各前記めっき用配線上において、少なくとも複数の前記開口部が設けられ前記配線除去用マスクを配置し、
前記めっき用配線を除去する工程において、各前記めっき用配線を複数箇所で分断する配線基板の製造方法。 - 実装端子が形成される所定の実装領域を含む絶縁基材と、
前記絶縁基材表面の前記実装領域に配置された複数の実装端子と、
前記絶縁基材表面の前記実装領域の前記複数の実装端子の周囲に形成されたプレーン電極と、
それぞれ前記プレーン電極に接続されるとともに複数の互いに異なる実装端子と接続された複数のめっき用配線と、
を含む配線基板。 - 請求項３に記載の配線基板において、
前記絶縁基材表面上に当該絶縁基材を覆うように形成され、各前記複数の実装端子に対応する位置にそれぞれ設けられて前記実装端子を露出させる複数の実装端子用開口部を有するとともに、各前記めっき用配線上において、前記プレーン電極と各前記実装端子とをそれぞれ分断するように設けられて前記めっき用配線を露出させる分断用開口部を有するめっき用マスク膜をさらに含む配線基板。 - 請求項４に記載の配線基板において、
前記めっき用マスク膜は、各前記めっき用配線上において、複数の前記分断用開口部を有する配線基板。 - 請求項３から５いずれかに記載の配線基板において、
各前記めっき用配線は、分岐点を有し、当該分岐点から分岐した分岐先でそれぞれ少なくとも一の前記実装端子と接続された配線基板。 - 請求項４または５に記載の配線基板において、
各前記めっき用配線は、分岐点を有し、当該分岐点から分岐した分岐先でそれぞれ少なくとも一の前記実装端子と接続され、
前記めっき用マスク膜は、各前記めっき用配線上において、前記分岐点上に少なくとも一の前記分断用開口部を有する配線基板。 - 請求項３から７いずれかに記載の配線基板において、
各前記めっき用配線は、一の前記実装端子を介してさらに他の前記実装端子に接続された配線基板。 - 実装端子が形成される所定の実装領域を含む絶縁基材と、
前記絶縁基材表面の前記実装領域に配置された複数の実装端子と、
前記絶縁基材表面の前記実装領域の前記複数の実装端子の周囲に形成されたプレーン電極と、
それぞれ前記プレーン電極に接続されるとともに複数の互いに異なる実装端子と接続された複数の経路に沿って形成された複数のめっき用配線と、
前記絶縁基材表面上に当該絶縁基材を覆うように形成され、各前記複数の実装端子に対応する位置にそれぞれ設けられて前記実装端子を露出させる複数の実装端子用開口部を有するとともに、各前記経路上において、前記プレーン電極と各前記実装端子とをそれぞれ分断する位置に設けられた分断用開口部を有するめっき用マスク膜と、
を含み、
前記めっき用配線は、各前記経路上の前記分断用開口部以外に対応する位置に形成された配線基板。 - 請求項９に記載の配線基板において、
前記めっき用マスク膜は、各前記経路上において、複数の前記分断用開口部を有する配線基板。 - 請求項９または１０に記載の配線基板において、
各前記経路は、分岐点を有し、当該分岐点から分岐した分岐先でそれぞれ少なくとも一の前記実装端子と接続された配線基板。 - 請求項１１に記載の配線基板において、
前記めっき用マスク膜は、各前記経路上において、前記分岐点上に少なくとも一の前記分断用開口部を有する配線基板。 - 請求項９から１２いずれかに記載の配線基板において、
各前記経路は、一の前記実装端子を介してさらに他の実装端子に接続された配線基板。 - 請求項９から１３いずれかに記載の配線基板において、
前記めっき用マスク膜は、ソルダレジスト膜である配線基板。 - 請求項９から１４いずれかに記載の配線基板と、
前記配線基板上に配置され、少なくとも一の前記実装端子と電気的に接続された半導体チップと、
を含む半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007325816A JP2009147270A (ja) | 2007-12-18 | 2007-12-18 | 配線基板の製造方法、配線基板、および半導体装置 |
| US12/292,434 US20090151986A1 (en) | 2007-12-18 | 2008-11-19 | Method of manufacturing wiring board, wiring board, and semiconductor device |
| TW097145678A TW200938027A (en) | 2007-12-18 | 2008-11-26 | Method of manufacturing wiring board, wiring board, and semiconductor device |
| KR1020080129550A KR101057607B1 (ko) | 2007-12-18 | 2008-12-18 | 배선 기판의 제조 방법, 배선 기판, 및 반도체 디바이스 |
| CNA2008101859712A CN101465297A (zh) | 2007-12-18 | 2008-12-18 | 布线板的制造方法、布线板以及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007325816A JP2009147270A (ja) | 2007-12-18 | 2007-12-18 | 配線基板の製造方法、配線基板、および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009147270A true JP2009147270A (ja) | 2009-07-02 |
| JP2009147270A5 JP2009147270A5 (ja) | 2010-05-27 |
Family
ID=40751725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007325816A Pending JP2009147270A (ja) | 2007-12-18 | 2007-12-18 | 配線基板の製造方法、配線基板、および半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20090151986A1 (ja) |
| JP (1) | JP2009147270A (ja) |
| KR (1) | KR101057607B1 (ja) |
| CN (1) | CN101465297A (ja) |
| TW (1) | TW200938027A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013030712A (ja) * | 2011-07-29 | 2013-02-07 | Toshiba Corp | 半導体モジュールおよび半導体モジュールの製造方法 |
| JP2016122802A (ja) * | 2014-12-25 | 2016-07-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2019140150A (ja) * | 2018-02-06 | 2019-08-22 | アオイ電子株式会社 | 半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01260886A (ja) * | 1988-04-11 | 1989-10-18 | Minolta Camera Co Ltd | プリント基板の製造方法 |
| JPH10233563A (ja) * | 1997-02-20 | 1998-09-02 | Sony Corp | プリント配線基板及びその製造方法 |
| JP2002050715A (ja) * | 2000-08-03 | 2002-02-15 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353760A (ja) * | 1999-06-10 | 2000-12-19 | Sony Chem Corp | 半導体素子搭載用中継基板の製造方法 |
| JP3339473B2 (ja) * | 1999-08-26 | 2002-10-28 | 日本電気株式会社 | パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法 |
| US6632343B1 (en) * | 2000-08-30 | 2003-10-14 | Micron Technology, Inc. | Method and apparatus for electrolytic plating of surface metals |
| TW479334B (en) * | 2001-03-06 | 2002-03-11 | Siliconware Precision Industries Co Ltd | Electroplated circuit process in the ball grid array chip package structure |
| US6660559B1 (en) * | 2001-06-25 | 2003-12-09 | Amkor Technology, Inc. | Method of making a chip carrier package using laser ablation |
| TWI237534B (en) * | 2004-05-07 | 2005-08-01 | Advanced Semiconductor Eng | Fabrication method of a printed circuit board |
| JP2006100300A (ja) | 2004-09-28 | 2006-04-13 | Shindo Denshi Kogyo Kk | プリント配線板の製造方法、およびプリント配線板 |
| JP2006253574A (ja) * | 2005-03-14 | 2006-09-21 | Matsushita Electric Ind Co Ltd | 配線基板の製造方法 |
| US20070235848A1 (en) * | 2006-03-29 | 2007-10-11 | Chih-Chin Liao | Substrate having conductive traces isolated by laser to allow electrical inspection |
| KR100891334B1 (ko) * | 2007-05-25 | 2009-03-31 | 삼성전자주식회사 | 회로기판, 이를 구비하는 반도체 패키지, 회로기판의제조방법 및 반도체 패키지 제조방법 |
-
2007
- 2007-12-18 JP JP2007325816A patent/JP2009147270A/ja active Pending
-
2008
- 2008-11-19 US US12/292,434 patent/US20090151986A1/en not_active Abandoned
- 2008-11-26 TW TW097145678A patent/TW200938027A/zh unknown
- 2008-12-18 KR KR1020080129550A patent/KR101057607B1/ko not_active IP Right Cessation
- 2008-12-18 CN CNA2008101859712A patent/CN101465297A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01260886A (ja) * | 1988-04-11 | 1989-10-18 | Minolta Camera Co Ltd | プリント基板の製造方法 |
| JPH10233563A (ja) * | 1997-02-20 | 1998-09-02 | Sony Corp | プリント配線基板及びその製造方法 |
| JP2002050715A (ja) * | 2000-08-03 | 2002-02-15 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013030712A (ja) * | 2011-07-29 | 2013-02-07 | Toshiba Corp | 半導体モジュールおよび半導体モジュールの製造方法 |
| US9087831B2 (en) | 2011-07-29 | 2015-07-21 | Kabushiki Kaisha Toshiba | Semiconductor module including first and second wiring portions separated from each other |
| JP2016122802A (ja) * | 2014-12-25 | 2016-07-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2019140150A (ja) * | 2018-02-06 | 2019-08-22 | アオイ電子株式会社 | 半導体装置の製造方法 |
| US11521948B2 (en) | 2018-02-06 | 2022-12-06 | Aoi Electronics Co., Ltd. | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090066252A (ko) | 2009-06-23 |
| KR101057607B1 (ko) | 2011-08-18 |
| US20090151986A1 (en) | 2009-06-18 |
| CN101465297A (zh) | 2009-06-24 |
| TW200938027A (en) | 2009-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107424981B (zh) | 电子电路模块以及其制造方法 | |
| US7317245B1 (en) | Method for manufacturing a semiconductor device substrate | |
| TWI483375B (zh) | 半導體裝置 | |
| KR101508782B1 (ko) | 배선기판 및 그 제조방법 | |
| US8043892B2 (en) | Semiconductor die package and integrated circuit package and fabricating method thereof | |
| US20110108313A1 (en) | Circuit substrate and fabricating process thereof | |
| JP2007335581A (ja) | 半導体装置の製造方法 | |
| US20130161837A1 (en) | Semiconductor package, packaging substrate and fabrication method thereof | |
| KR100611291B1 (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
| JPWO2008084841A1 (ja) | 半導体装置 | |
| JP3339473B2 (ja) | パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法 | |
| JP5188289B2 (ja) | プリント基板の製造方法 | |
| JP2009147270A (ja) | 配線基板の製造方法、配線基板、および半導体装置 | |
| JP3420706B2 (ja) | 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法 | |
| US20050017058A1 (en) | [method of fabricating circuit substrate] | |
| JP3770895B2 (ja) | 電解めっきを利用した配線基板の製造方法 | |
| JP3721299B2 (ja) | 半導体パッケージの製造方法 | |
| JPH0766932B2 (ja) | 集積回路用エッチング配線 | |
| JP2016054216A (ja) | プリント配線基板の製造方法 | |
| JP4178744B2 (ja) | 半導体素子搭載用テープとそれを用いた半導体装置 | |
| JP2012160576A (ja) | 半導体装置およびその製造方法 | |
| US20240105661A1 (en) | Circuit board with embedded chip and method of manufacturing the same | |
| JP2003249743A (ja) | 配線基板及びその製造方法、半導体装置並びに電子機器 | |
| JP2004055894A (ja) | プリント回路板の構造 | |
| KR20230033484A (ko) | 인쇄회로기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111027 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |