KR20230033484A - 인쇄회로기판의 제조방법 - Google Patents
인쇄회로기판의 제조방법 Download PDFInfo
- Publication number
- KR20230033484A KR20230033484A KR1020210116504A KR20210116504A KR20230033484A KR 20230033484 A KR20230033484 A KR 20230033484A KR 1020210116504 A KR1020210116504 A KR 1020210116504A KR 20210116504 A KR20210116504 A KR 20210116504A KR 20230033484 A KR20230033484 A KR 20230033484A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- lower layer
- thickness
- protective layer
- circuit board
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 179
- 239000011241 protective layer Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000007747 plating Methods 0.000 claims abstract description 13
- 238000009413 insulation Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 46
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 41
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 30
- 239000010931 gold Substances 0.000 claims description 27
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 14
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 238000009713 electroplating Methods 0.000 claims description 10
- 229910052763 palladium Inorganic materials 0.000 claims description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 3
- 239000000654 additive Substances 0.000 description 16
- 239000010949 copper Substances 0.000 description 14
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 238000011161 development Methods 0.000 description 7
- 238000007772 electroless plating Methods 0.000 description 6
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 101001134276 Homo sapiens S-methyl-5'-thioadenosine phosphorylase Proteins 0.000 description 2
- 102100022050 Protein canopy homolog 2 Human genes 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
본 발명의 일 실시예는, 기판 상의 단자영역에 제1두께를 가지는 하부층을 형성하는 단계; 상기 단자영역의 주변에 보호층을 형성하는 단계; 상기 하부층을 덮도록 상기 단자영역에 예비-절연막을 도포하는 단계; 상기 하부층의 상면이 노출되도록 상기 예비-절연막의 일부를 제거하여, 상기 제1두께보다 작거나 같은 제2두께를 가지는 절연막을 형성하는 단계; 상기 하부층 상에 도금을 이용하여 상부층을 형성하여, 상기 하부층과 상기 상부층이 적층된 본딩 단자를 형성하는 단계; 및 상기 절연막을 제거하는 단계;를 포함하는, 인쇄회로기판의 제조방법을 제공한다.
Description
본 발명의 실시예들은 인쇄회로기판의 제조방법에 관한 것이다.
인쇄회로기판은 전기 절연성 기판에 구리와 같은 전도성 재료로 배선 패턴을 인쇄시킨 것으로, 반도체칩 등 전자 부품이 탑재되는 부품을 말한다.
최근 전기, 전자산업 분야에 있어서, 각종 제품 및 부품의 소형화, 간략화, 고성능화 경향이 두드러지게 나타나고 있는데, 이러한 요구를 만족하기 위해서는 각종 전기, 전자 부품의 물성치를 변화시키지 않으면서 회로 기판상에 정밀하게 장착시키는 방법이 절대적으로 요구되고 있다.
이러한 경향에 따라 인쇄회로기판 역시 미세 피치를 가지는 회로 패턴 및 본딩 단자를 구현하기 위한 연구가 수행되고 있다. 본딩 단자는 전자 부품과 연결되는 부분으로 니켈 및/또는 금을 이용한 전해도금으로 본딩성을 확보할 수 있다. 이러한 전해도금시 본딩 단자의 측면까지 도금되는 경우, 본딩 단자들 사이의 간격을 좁히는 데 한계가 있을 수 있다.
본 발명의 실시예들은 인쇄회로기판의 제조방법에 관한 것으로, 구체적으로 미세 피치 간격의 본딩 단자들을 구비한 인쇄회로기판의 제조방법에 관한 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예는, 기판 상의 단자영역에 제1두께를 가지는 하부층을 형성하는 단계; 상기 단자영역의 주변에 보호층을 형성하는 단계; 상기 하부층을 덮도록 상기 단자영역에 예비-절연막을 도포하는 단계; 상기 하부층의 상면이 노출되도록 상기 예비-절연막의 일부를 제거하여, 상기 제1두께보다 작거나 같은 제2두께를 가지는 절연막을 형성하는 단계; 상기 하부층 상에 도금을 이용하여 상부층을 형성하여, 상기 하부층과 상기 상부층이 적층된 본딩 단자를 형성하는 단계; 및
상기 절연막을 제거하는 단계;를 포함하는, 인쇄회로기판의 제조방법을 제공한다.
일 실시예에 있어서, 상기 절연막을 형성한 이후에 상기 제2두께보다 작은 제3두께로 상기 하부층을 식각하는 단계;를 더 포함할 수 있다.
일 실시예에 있어서, 상부층의 두께는 상기 하부층의 제3두께보다 큰 제4두께로 형성할 수 있다.
일 실시예에 있어서, 상기 상부층은 상기 하부층의 측면의 일부 및 상기 하부층의 상면을 커버할 수 있다.
일 실시예에 있어서, 상기 상부층은 금(Au), 은(Ag), 니켈(Ni), 팔라듐(Pd) 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 보호층의 두께는 상기 본딩단자의 두께보다 클 수 있다.
일 실시예에 있어서, 상기 보호층은 포토솔더레지스트(PSR)일 수 있다.
일 실시예에 있어서, 상기 예비-절연막은 액상의 포토레지스트를 도포하여 형성될 수 있다.
본 발명의 다른 실시예는, 기판의 단자영역에 배치된 본딩 단자의 하부층을 형성하는 단계; 상기 하부층을 덮도록 제1보호층을 형성하는 단계; 상기 하부층의 상면이 노출되도록 상기 제1보호층의 상면을 그라인딩하는 단계; 상기 하부층 및 상기 제1보호층 상에 제2보호층을 형성하는 단계; 상기 제2보호층에 상기 단자영역에 대응한 개구를 형성하는 단계; 및 상기 하부층 상에 전해도금을 이용하여 상기 본딩 단자의 상부층을 형성하는 단계;를 포함하는, 인쇄회로기판의 제조방법을 제공한다.
일 실시예에 있어서, 상기 제1보호층 및 제2보호층은 포토솔더레지스트(PSR)일 수 있다.
일 실시예에 있어서, 상기 제2보호층의 두께는 상기 본딩 단자의 상부층의 두께보다 클 수 있다.
일 실시예에 있어서, 상기 본딩 단자의 상부층의 폭은 상기 본딩 단자의 하부층의 폭보다 클 수 있다.
본 발명의 실시예들에 따른 제조방법에 따르면, 본딩 단자의 상부층은 하부층의 측면을 적어도 일부 커버하지 않는 바, 본딩 단자들 간의 간격을 좁게 설계 및 배치할 수 있다.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 순차적으로 나타낸 개략적인 단면도이다.
도 7 내지 도 11은 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법을 순차적으로 나타낸 개략적인 단면도이다.
도 12 내지 도 16은 본 발명의 또 다른 실시예에 따른 인쇄회로기판의 제조방법을 순차적으로 나타낸 개략적인 단면도이다.
도 7 내지 도 11은 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법을 순차적으로 나타낸 개략적인 단면도이다.
도 12 내지 도 16은 본 발명의 또 다른 실시예에 따른 인쇄회로기판의 제조방법을 순차적으로 나타낸 개략적인 단면도이다.
본 실시예들은 다양한 변환을 가할 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 실시예들의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 내용들을 참조하면 명확해질 것이다. 그러나 본 실시예들은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 이하의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 제1,제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징,또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서 막, 영역, 구성 요소 등의 부분이 다른 부분 위(또는 상)에 또는 아래(하)에 있다고 할 때, 다른 부분의 바로 위 또는 아래에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. 위 및 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 이하의 실시예는 반드시 도시된 바에 한정되지 않는다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 인쇄회로기판(10)의 제조방법을 순차적으로 도시한 개략적인 단면도이다.
인쇄회로기판(10)은 다양한 배선들이 배치되는 회로 패턴 영역, 및 전자 부품이 연결되는 본딩 단자(120)들이 배치된 단자영역(BPA)을 구비할 수 있다. 본 명세서에서, 단자영역(BPA)은 복수의 본딩 단자(120)가 인접하게 배치된 영역을 의미하며, 인쇄회로기판(10)은 복수의 단자영역(BPA)을 포함할 수 있다.
도 1을 참조하면, 먼저, 기판(100) 상의 단자영역(BPA)에 본딩 단자들의 하부층(121) 형성하고, 단자영역(BPA)의 주변에는 보호층(110)을 형성한다.
기판(100)은 전기 전도성을 갖지 않는 소재로 구비될 수 있으며, 예컨대, 절연성 수지를 포함할 수 있다.
기판(100) 상에는 단자영역(BPA)에는 본딩 단자들의 하부층(121)들이 소정의 간격으로 이격되어 배치될 수 있다. 하부층(121)은 전기 전도성을 가지는 금속으로 구비될 수 있다. 예컨대, 하부층(121)은 구리(Cu) 또는 구리 합금으로 구비될 수 있다. 하부층(121)은, 기판(100) 위에 구리와 같은 도전층을 형성하고, 상기 도전층 위에 포토 레지스트(photo resist)를 코팅한 다음, 마스킹(masking), 노광(exposure) 및 현상(development) 공정을 순차적으로 진행한 후, 식각 공정을 통해서 형성될 수 있다. 하부층(121)을 형성하는 동시에 회로 패턴 영역(미도시)에 배치되는 배선들이 형성될 수 있다.
보호층(110)은 단자영역(BPA)을 제외한 영역에 형성될 수 있다. 예컨대, 보호층(110)은 회로 패턴 영역을 덮을 수 있다. 보호층(110)은 단자영역(BPA) 이외의 영역, 예컨대, 회로 패턴 영역을 보호하는 역할을 할 수 있다. 보호층(110)은 PSR(Photo Solder Resist)로 형성될 수 있다. 보호층(110)은 PSR 잉크를 도포한 후, 노광, 현상, 경화 공정을 거쳐 형성될 수 있다.
도 2를 참조하면, 본딩 단자의 하부층(121)을 덮도록 단자영역(BPA)에 예비-절연막(131)을 형성한다. 예비-절연막(131)은 액상의 포토레지스트를 도포한 후 현상공정을 통해 형성할 수 있다.
도 3을 참조하면, 하부층(121)의 상면이 노출되도록 예비-절연막(131)의 일부를 깊이 방향으로 제거하여, 제2두께(t2)를 가지는 절연막(133)을 형성한다. 제2두께(t2)는 하부층(121)의 두께인 제1두께(t1)보다 작거나 같을 수 있다. 예비-절연막(131)은 박리(stripping) 공정을 통해서 일부 제거될 수 있다.
도 4를 참조하면, 절연막(133)에 의해서 노출된 제1두께(t1)의 하부층(121)을 식각하여 제3두께(t3)을 가지는 하부층(123)을 형성한다. 제3두께(t3)는 절연막(133)의 제2두께(t2)보다 작을 수 있다. 상기 식각은 습식 식각 공정으로 수행될 수 있다.
도 5를 참조하면, 상기 하부층(123) 상에 도금을 이용하여 상부층(125)을 형성하여, 상기 하부층(123)과 상기 상부층(125)이 적층된 본딩 단자(120)을 형성한다. 상부층(125)은 금(Au), 은(Ag), 니켈(Ni), 팔라듐(Pd) 등을 포함할 수 있다. 예컨대, 상부층(125)은 니켈(Ni)/금(Au), 니켈(Ni)/팔라듐(Pd)/금(Au)과 같이 다층 구조로 형성될 수 있다. 상부층(125)에 의해서 와이어 본딩력 또는 솔더 접착력을 높일 수 있다. 상부층(125)은 전해도금으로 형성될 수 있다. 또는, 상부층(125)는 무전해 도금, 또는 무전해 도금과 전해도금을 조합한 도금 등의 다양한 도금 방법에 의해 형성될 수 있다. 도금 방식에 대한 일 예로써, 세미 에디티브법(SAP; Semi-Additive Process), 모디파이드 세미 에디티브법(MSAP; Modified Semi-Additive Process), 어드밴스드 모디파이드 세미 에디티브법(AMSAP; Advanced Modified Semi-Additive Process) 및 풀 에디티브법(FAP; Full-Additive Process) 등을 들 수 있으나, 이에 한정하는 것은 아니다.
상부층(125)은 식각된 하부층(121)에 의해 형성된 절연막(133) 사이의 공간을 채우며, 절연막(133)의 상면 높이까지 형성될 수 있다. 상부층(125)은 제4두께(t4)를 가질 수 있다. 상기 절연막(133)에 의해서 상부층(125)이 도금될 때, 하부층(121)의 측면에는 형성되지 않는 바, 상부층(125)을 두껍게 형성하더라도 본딩 단자(120)들 사이의 간격은 유지될 수 있다. 일부 실시예에서, 상부층(125)의 제4두께(t4)는 하부층(123)의 제3두께(t3)보다 클 수 있다.
도 6을 참조하면, 절연막(133)을 완전히 제거하여, 인쇄회로기판(10)을 완성한다. 상기 절연막(133)은 수산화나트륨(NaOH) 등의 용액을 이용한 박리(stripping) 공정을 통해서 완전히 제거될 수 있다.
본 발명의 실시예에 따른 인쇄회로기판(10)은, 기판(100) 및 상기 기판(100) 의 단자영역(BPA) 상에 배치된 복수의 본딩 단자(120)을 포함하며, 본딩 단자(120)는 하부층(123) 및 상부층(125)이 적층되어 구비된다. 단자영역(BPA)의 주변에는 회로 패턴을 보호하는 보호층(110)이 배치될 수 있다.
하부층(123)의 상면의 면적 또는 폭은 상부층(125)의 하면의 면적 또는 폭과 동일하게 형성될 수 있다. 하부층(123)은 구리(Cu)를 포함할 수 있고, 상부층(125)는 금(Au), 은(Ag), 니켈(Ni), 팔라듐(Pd) 중 적어도 하나를 포함할 수 있다.
본딩 단자(120)의 두께(t5)는 보호층(110)의 두께(t0)보다 작게 구비될 수 있다. 이에 따라, 본딩 단자(120)가 손상되는 것을 방지할 수 있다.
본 실시예에서, 상기 본딩 단자(120)의 상부층(125)은 상기 하부층(123)의 측면에 형성되지 않는 바, 복수의 본딩 단자(120) 사이의 간격을 좁게 설계 및 배치해도 공정상 불량이 발생하지 않을 수 있다. 또한, 본딩 단자(120)의 본딩성 향상을 위해 상부층(125)의 제4두께(t4)를 상향시킬 수 있다.
도 7 내지 도 11은 본 발명의 다른 실시예에 따른 인쇄회로기판(10')의 제조방법을 순차적으로 도시한 개략적인 단면도이다.
도 7 내지 도 11에 있어서, 도 1 내지 도 6과 동일한 참조부호는 동일한 부재를 일컫는다. 도 7 내지 도 11의 실시예는, 하부층(121)을 식각하지 않는다는 점에서 도 1 내지 도 6의 실시예와 차이가 있다.
도 7을 참조하면, 먼저, 기판(100) 상의 단자영역(BPA)에 본딩 단자들의 하부층(121) 형성하고, 단자영역(BPA)의 주변에는 보호층(110)을 형성한다.
기판(100) 상에는 단자영역(BPA)에는 본딩 단자들의 하부층(121)들이 소정의 간격으로 이격되어 배치될 수 있다. 하부층(121)은 전기 전도성을 가지는 금속으로 구비될 수 있다. 예컨대, 하부층(121)은 구리(Cu) 또는 구리 합금으로 구비될 수 있다. 하부층(121)은, 기판(100) 위에 구리와 같은 도전층을 형성하고, 상기 도전층 위에 포토 레지스트(photo resist)를 코팅한 다음, 마스킹(masking), 노광(exposure) 및 현상(development) 공정을 순차적으로 진행한 후, 식각 공정을 통해서 형성될 수 있다. 하부층(121)을 형성하는 동시에 회로 패턴 영역(미도시)에 배치되는 배선들이 형성될 수 있다.
보호층(110)은 단자영역(BPA)을 제외한 영역에 형성될 수 있다. 예컨대, 보호층(110)은 회로 패턴 영역을 덮을 수 있다. 보호층(110)은 단자영역(BPA) 이외의 영역, 예컨대, 회로 패턴 영역을 보호하는 역할을 할 수 있다. 보호층(110)은 PSR(Photo Solder Resist)로 형성될 수 있다. 보호층(110)은 PSR 잉크를 도포한 후, 노광, 현상, 경화 공정을 거쳐 형성될 수 있다.
도 8을 참조하면, 본딩 단자의 하부층(121)을 덮도록 단자영역(BPA)에 예비-절연막(131)을 형성한다. 예비-절연막(131)은 액상의 포토레지스트를 도포한 후 현상공정을 통해 형성할 수 있다.
도 9를 참조하면, 하부층(121)의 상면이 노출되도록 예비-절연막(131)의 일부를 깊이 방향으로 제거하여, 제2두께(t2)를 가지는 절연막(133)을 형성한다. 제2두께(t2)는 하부층(121)의 두께인 제1두께(t1)보다 작거나 같을 수 있다. 예비-절연막(131)은 박리(stripping) 공정을 통해서 일부 제거되어 절연막(133)으로 형성될 수 있다.
도 10을 참조하면, 상기 절연막(133)에 의해서 노출된 하부층(121) 상에 도금을 이용하여 상부층(125')을 형성하여, 상기 하부층(121)과 상기 상부층(125')이 적층된 본딩 단자(120')을 형성한다. 상부층(125')은 금(Au), 은(Ag), 니켈(Ni), 팔라듐(Pd) 등을 포함할 수 있다. 예컨대, 상부층(125')은 니켈(Ni)/금(Au), 니켈(Ni)/팔라듐(Pd)/금(Au)과 같이 다층 구조로 형성될 수 있다. 상부층(125')에 의해서 와이어 본딩력 또는 솔더 접착력을 높일 수 있다. 상부층(125')은 전해도금으로 형성될 수 있다. 또는, 상부층(125')는 무전해 도금, 또는 무전해 도금과 전해도금을 조합한 도금 등의 다양한 도금 방법에 의해 형성될 수 있다.
상부층(125')은 하부층(121)의 상면 및 절연막(133)에 의해서 노출된 측면 상에 형성될 수 있다. 절연막(133)은 하부층(121)의 하측에 배치되고 있는바, 상부층(125')은 하부층(121)의 하측의 측면에는 형성되지 않을 수 있다.
도 11을 참조하면, 절연막(133)을 완전히 제거하여, 인쇄회로기판(10')을 완성한다. 상기 절연막(133)은 수산화나트륨(NaOH) 등의 용액을 이용한 박리(stripping) 공정을 통해서 완전히 제거될 수 있다.
본 발명의 실시예에 따른 인쇄회로기판(10')은, 기판(100) 및 상기 기판(100) 의 단자영역(BPA) 상에 배치된 복수의 본딩 단자(120')을 포함하며, 본딩 단자(120')는 하부층(121) 및 상부층(125')이 적층되어 구비된다. 단자영역(BPA)의 주변에는 회로 패턴을 보호하는 보호층(110)이 배치될 수 있다.
상부층(125')은 하부층(121)의 상면 및 일부 측면을 커버하여 형성될 수 있다. 하부층(121)은 구리(Cu)를 포함할 수 있고, 상부층(125')는 금(Au), 은(Ag), 니켈(Ni), 팔라듐(Pd) 중 적어도 하나를 포함할 수 있다.
본딩 단자(120')의 두께(t5)는 보호층(110)의 두께(t0)보다 작게 구비될 수 있다. 이에 따라, 본딩 단자(120')가 손상되는 것을 방지할 수 있다.
본 실시예에서, 상기 본딩 단자(120')의 상부층(125')은 상기 하부층(121)의 하부의 측면에 형성되지 않는 바, 복수의 본딩 단자(120') 사이의 간격을 좁게 설계 및 배치해도 공정상 불량이 발생하지 않을 수 있다.
도 12 내지 도 16은 본 발명의 또 다른 실시예에 따른 인쇄회로기판(20)의 제조방법을 순차적으로 도시한 개략적인 단면도이다.
인쇄회로기판(20)은 다양한 배선들이 배치되는 회로 패턴 영역, 및 전자 부품이 연결되는 본딩 단자(120)들이 배치된 단자영역(BPA)을 구비할 수 있다. 본 명세서에서, 단자영역(BPA)은 복수의 본딩 단자(120)가 인접하게 배치된 영역을 의미하며, 인쇄회로기판(20)은 복수의 단자영역(BPA)을 포함할 수 있다.
도 12을 참조하면, 먼저, 기판(100) 상의 단자영역(BPA)에 본딩 단자들의 하부층(121) 형성하고, 상기 본딩 단자의 하부층(121)들을 덮도록 제1보호층(111)을 형성한다.
기판(100)은 전기 전도성을 갖지 않는 소재로 구비될 수 있으며, 예컨대, 절연성 수지를 포함할 수 있다.
기판(100) 상에는 단자영역(BPA)에는 본딩 단자들의 하부층(121)들이 소정의 간격으로 이격되어 배치될 수 있다. 하부층(121)은 전기 전도성을 가지는 금속으로 구비될 수 있다. 예컨대, 하부층(121)은 구리(Cu) 또는 구리 합금으로 구비될 수 있다. 하부층(121)은, 기판(100) 위에 구리와 같은 도전층을 형성하고, 상기 도전층 위에 포토 레지스트(photo resist)를 코팅한 다음, 마스킹(masking), 노광(exposure) 및 현상(development) 공정을 순차적으로 진행한 후, 식각 공정을 통해서 형성될 수 있다. 하부층(121)을 형성하는 동시에 회로 패턴 영역(미도시)에 배치되는 배선들이 형성될 수 있다.
제1보호층(111)은 단자영역(BPA) 및 단자영역(BPA) 이외의 영역을 덮도록 형성될 수 있다. 예컨대, 제1보호층(111)은 단자영역(BPA) 및 회로 패턴 영역을 덮을 수 있다. 제1보호층(111)은 단자영역(BPA) 이외의 영역, 예컨대, 회로 패턴 영역을 보호하는 역할을 할 수 있다. 제1보호층(111)은 PSR(Photo Solder Resist)로 형성될 수 있다. 제1보호층(111)은 PSR 잉크를 도포한 후, 노광, 현상, 경화 공정을 거쳐 형성될 수 있다. 제1보호층(111)은 하부층(121)의 두께보다 두껍게 형성될 수 있다.
도 13을 참조하면, 본딩 단자의 하부층(121)의 상면이 노출되도록 제1보호층(111)을 깊이 방향으로 일부 제거한다. 상기 제1보호층(111)을 일부 제거하기 위해서 그라인딩 공정을 수행할 수 있다.
도 14를 참조하면, 제1보호층(111) 및 하부층(121) 상부에 제2보호층(113)을 형성한다. 제2보호층(113)은 PSR(Photo Solder Resist) 잉크로 형성될 수 있다.
도 15를 참조하면, 제2보호층(113)에 단자영역(BPA)에 대응되는 개구를 형성한다. 이를 위해서, 제2보호층(113)에 단자영역(BPA)에 대응하는 개구가 형성되도록 노광, 현상, 경화 공정을 수행한다.
도 16를 참조하면, 상기 하부층(121) 상에 도금을 이용하여 상부층(125)을 형성하여, 상기 하부층(121)과 상기 상부층(125)이 적층된 본딩 단자(120)을 형성한다. 상부층(125)은 금(Au), 은(Ag), 니켈(Ni), 팔라듐(Pd) 등을 포함할 수 있다. 예컨대, 상부층(125)은 니켈(Ni)/금(Au), 니켈(Ni)/팔라듐(Pd)/금(Au)과 같이 다층 구조로 형성될 수 있다. 상부층(125)에 의해서 와이어 본딩력 또는 솔더 접착력을 높일 수 있다. 상부층(125)은 전해도금으로 형성될 수 있다. 또는, 상부층(125)는 무전해 도금, 또는 무전해 도금과 전해도금을 조합한 도금 등의 다양한 도금 방법에 의해 형성될 수 있다. 도금 방식에 대한 일 예로써, 세미 에디티브법(SAP; Semi-Additive Process), 모디파이드 세미 에디티브법(MSAP; Modified Semi-Additive Process), 어드밴스드 모디파이드 세미 에디티브법(AMSAP; Advanced Modified Semi-Additive Process) 및 풀 에디티브법(FAP; Full-Additive Process) 등을 들 수 있으나, 이에 한정하는 것은 아니다.
상부층(125)은 상기 제2보호층(113)의 개구 내부에서 제1보호층(111) 상부에 배치될 수 있다. 본딩 단자(120)의 하부층(121) 사이에는 제1보호층(111)이 배치되는 바, 본딩 단자(120)들 사이의 간격이 상부층(125)의 도금에 의해서 좁아지지 않고 유지될 수 있다. 한편, 상부층(125)의 폭은 하부층(121)의 폭보다 크게 구비될 수 있다.
제2보호층(113)의 두께는 상부층(125)의 두께보다 크게 구비될 수 있다. 이에 따라, 본딩 단자(120)가 손상되는 것을 방지할 수 있다.
본 발명의 실시예에 따른 인쇄회로기판(10)은, 기판(100) 및 상기 기판(100) 의 단자영역(BPA) 상에 배치된 복수의 본딩 단자(120)을 포함하며, 본딩 단자(120)는 하부층(121) 및 상부층(125)이 적층되어 구비된다. 단자영역(BPA)의 주변에는 회로 패턴을 보호하는 제2보호층(113)이 배치될 수 있다.
하부층(121) 사이에는 제1보호층(111)이 배치되는 바, 본딩 단자(120)들 사이에 간섭이 발생하지 않고 좁은 간격을 유지할 수 있는 유리한 효과가 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10, 10', 20: 인쇄회로기판
100: 기판
110: 보호층
111: 제1보호층
113: 제2보호층
120, 120': 본딩 단자
121, 123: 하부층
125, 125': 상부층
131: 예비-절연막
133: 절연막
100: 기판
110: 보호층
111: 제1보호층
113: 제2보호층
120, 120': 본딩 단자
121, 123: 하부층
125, 125': 상부층
131: 예비-절연막
133: 절연막
Claims (12)
- 기판 상의 단자영역에 제1두께를 가지는 하부층을 형성하는 단계;
상기 단자영역의 주변에 보호층을 형성하는 단계;
상기 하부층을 덮도록 상기 단자영역에 예비-절연막을 도포하는 단계;
상기 하부층의 상면이 노출되도록 상기 예비-절연막의 일부를 제거하여, 상기 제1두께보다 작거나 같은 제2두께를 가지는 절연막을 형성하는 단계;
상기 하부층 상에 도금을 이용하여 상부층을 형성하여, 상기 하부층과 상기 상부층이 적층된 본딩 단자를 형성하는 단계; 및
상기 절연막을 제거하는 단계;를 포함하는, 인쇄회로기판의 제조방법. - 제1항에 있어서,
상기 절연막을 형성한 이후에 상기 제2두께보다 작은 제3두께로 상기 하부층을 식각하는 단계;를 더 포함하는, 인쇄회로기판의 제조방법. - 제2항에 있어서,
상부층의 두께는 상기 하부층의 제3두께보다 큰 제4두께로 형성하는, 인쇄회로기판의 제조방법. - 제1항에 있어서,
상기 상부층은 상기 하부층의 측면의 일부 및 상기 하부층의 상면을 커버하는, 인쇄회로기판의 제조방법. - 제1항에 있어서,
상기 상부층은 금(Au), 은(Ag), 니켈(Ni), 팔라듐(Pd) 중 적어도 하나를 포함하는, 인쇄회로기판의 제조방법. - 제1항에 있어서,
상기 보호층의 두께는 상기 본딩단자의 두께보다 큰, 인쇄회로기판의 제조방법. - 제1항에 있어서,
상기 보호층은 포토솔더레지스트(PSR)인, 인쇄회로기판의 제조방법. - 제1항에 있어서,
상기 예비-절연막은 액상의 포토레지스트를 도포하여 형성된, 인쇄회로기판의 제조방법. - 기판의 단자영역에 배치된 본딩 단자의 하부층을 형성하는 단계;
상기 하부층을 덮도록 제1보호층을 형성하는 단계;
상기 하부층의 상면이 노출되도록 상기 제1보호층의 상면을 그라인딩하는 단계;
상기 하부층 및 상기 제1보호층 상에 제2보호층을 형성하는 단계;
상기 제2보호층에 상기 단자영역에 대응한 개구를 형성하는 단계; 및
상기 하부층 상에 전해도금을 이용하여 상기 본딩 단자의 상부층을 형성하는 단계;를 포함하는, 인쇄회로기판의 제조방법. - 제9항에 있어서,
상기 제1보호층 및 제2보호층은 포토솔더레지스트(PSR)인, 인쇄회로기판의 제조방법. - 제9항에 있어서,
상기 제2보호층의 두께는 상기 본딩 단자의 상부층의 두께보다 큰, 인쇄회로기판의 제조방법. - 제9항에 있어서,
상기 본딩 단자의 상부층의 폭은 상기 본딩 단자의 하부층의 폭보다 큰, 인쇄회로기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210116504A KR102531702B1 (ko) | 2021-09-01 | 2021-09-01 | 인쇄회로기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210116504A KR102531702B1 (ko) | 2021-09-01 | 2021-09-01 | 인쇄회로기판의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230033484A true KR20230033484A (ko) | 2023-03-08 |
| KR102531702B1 KR102531702B1 (ko) | 2023-05-12 |
Family
ID=85508017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210116504A KR102531702B1 (ko) | 2021-09-01 | 2021-09-01 | 인쇄회로기판의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102531702B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07302967A (ja) * | 1994-04-28 | 1995-11-14 | Hirayama Chiyoukokushiyo:Kk | 金属メッキによるバンプの形成方法 |
| KR20000011430A (ko) * | 1998-07-03 | 2000-02-25 | 아오야기 모리키 | 범프본딩용배선판,상기배선판을이용하여조립한반도체소자및범프본딩용배선판의제조방법 |
| JP2003188484A (ja) * | 2001-12-17 | 2003-07-04 | Matsushita Electric Ind Co Ltd | プリント配線板とその製造方法および電子部品の実装方法 |
| JP2007103648A (ja) * | 2005-10-04 | 2007-04-19 | Hitachi Chem Co Ltd | プリント配線板、半導体チップ搭載基板、半導体パッケージ、プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法 |
-
2021
- 2021-09-01 KR KR1020210116504A patent/KR102531702B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07302967A (ja) * | 1994-04-28 | 1995-11-14 | Hirayama Chiyoukokushiyo:Kk | 金属メッキによるバンプの形成方法 |
| KR20000011430A (ko) * | 1998-07-03 | 2000-02-25 | 아오야기 모리키 | 범프본딩용배선판,상기배선판을이용하여조립한반도체소자및범프본딩용배선판의제조방법 |
| JP2003188484A (ja) * | 2001-12-17 | 2003-07-04 | Matsushita Electric Ind Co Ltd | プリント配線板とその製造方法および電子部品の実装方法 |
| JP2007103648A (ja) * | 2005-10-04 | 2007-04-19 | Hitachi Chem Co Ltd | プリント配線板、半導体チップ搭載基板、半導体パッケージ、プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102531702B1 (ko) | 2023-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101610969B1 (ko) | 배선기판 및 그 제조방법 | |
| KR20100038148A (ko) | 배선 기판 및 그 제조 방법 | |
| US20090095508A1 (en) | Printed circuit board and method for manufacturing the same | |
| CN106941102B (zh) | 封装衬底、其制造方法和包括该封装衬底的封装器件 | |
| US20220240390A1 (en) | Printed circuit board and method of fabricating the same | |
| TW201410096A (zh) | 晶片封裝基板和結構及其製作方法 | |
| US7521800B2 (en) | Solder pad and method of making the same | |
| US9788437B2 (en) | Method for manufacturing printed circuit board with etching process to partially remove conductive layer | |
| KR100890217B1 (ko) | 기판 제조방법 | |
| US10811302B2 (en) | Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same | |
| KR102464950B1 (ko) | 회로기판 | |
| US20130062112A1 (en) | Fabrication method for carrier substrate, printed circuit board using the same, and fabrication method thereof | |
| US11508673B2 (en) | Semiconductor packaging substrate, fabrication method and packaging process thereof | |
| JP2011014644A (ja) | 配線基板およびその製造方法 | |
| US8186043B2 (en) | Method of manufacturing a circuit board | |
| KR102531702B1 (ko) | 인쇄회로기판의 제조방법 | |
| KR102159547B1 (ko) | 패키지 기판 및 그의 제조 방법 | |
| US7807034B2 (en) | Manufacturing method of non-etched circuit board | |
| JP2000091722A (ja) | プリント配線板及びその製造方法 | |
| KR102108433B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| CN108305836B (zh) | 封装基板及其制法 | |
| US11166387B2 (en) | Wiring board and manufacturing method thereof | |
| KR102175534B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR101558579B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2006253176A (ja) | 基板及び電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |