JPH07302967A - 金属メッキによるバンプの形成方法 - Google Patents

金属メッキによるバンプの形成方法

Info

Publication number
JPH07302967A
JPH07302967A JP11187294A JP11187294A JPH07302967A JP H07302967 A JPH07302967 A JP H07302967A JP 11187294 A JP11187294 A JP 11187294A JP 11187294 A JP11187294 A JP 11187294A JP H07302967 A JPH07302967 A JP H07302967A
Authority
JP
Japan
Prior art keywords
solder
plating
bump
metal plating
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11187294A
Other languages
English (en)
Inventor
Kenji Suzuki
研二 鈴木
Yoshifumi Moriyama
好文 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HIRAYAMA CHIYOUKOKUSHIYO KK
Original Assignee
HIRAYAMA CHIYOUKOKUSHIYO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HIRAYAMA CHIYOUKOKUSHIYO KK filed Critical HIRAYAMA CHIYOUKOKUSHIYO KK
Priority to JP11187294A priority Critical patent/JPH07302967A/ja
Publication of JPH07302967A publication Critical patent/JPH07302967A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Abstract

(57)【要約】 【目的】 多端子パッケージ等に使用されるプリント配
線基板上に金属メッキによるバンプの形成方法を提供す
ることを目的とする。 【構成】 金属薄層による電極パッド(11)を形成した基
板(10)上にメッキレジスト層(13)を被着せしめ、該メッ
キレジスト層(13)に対して露光および現像を行ってバン
プ部分を形成すべき部位を選択的に除去して開口を形成
し、該開口部分の形成された基板上のパッド(11)に金属
メッキ処理を施し、その後前記基板(10)上に残留するメ
ッキレジスト層(13)を除去すること、からなる金属メッ
キによるバンプの形成方法である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、表面実装形多端子LSI
パッケージ等に使用されるプリント配線基板上に金属メ
ッキによるバンプを形成する方法に関する。
【0002】
【従来の技術】表面実装形パッケージは、パーソナルコ
ンピュータやページャ等の電子機器類を小形化かつ高機
能化するために使用される。
【0003】この種の表面実装形パッケージとしては、
多端子QFP(Quad Flat Package)が知られており、パ
ッケージの四側面全体からL字形のリード線が出てお
り、これらリード線によって外部との接続が行われる。
このリード線数は、数十から250にも及んでいる。そ
のため、リード線ピッチは狭小となり、0.5mm以下
にもなっている。
【0004】このような多端子QFPはマイクロプロセ
ッサ、ゲートアレイ、信号処理用LSIなどを封止して
使用され、普及している。
【0005】しかし、多端子QFPのリード線は細く、
かつ変形し易いためプリント基板に対して正常にはんだ
付けができない事態が多発し、内包するLSIを無駄に
することが多かった。
【0006】近年、このような多数のリード線を用いる
QFPの欠点を解消するために、プラスチックBGA(B
all Grid Array) と呼ばれる技術が提案されている(例
えば特表平3−504064号参照)。
【0007】BGA技術は、両面配線基板の端子部分に
他基板とのはんだ接続を行うための端子を形成する球状
のはんだ(以下、ソルダ・バンプという)を設けたもの
である。
【0008】このソルダ・バンプは、二次元のアレイ状
に配置され、QFPにおけるリード線よりも高い密度で
形成することができるため、パッケージ外形を小形化す
ることができる。
【0009】プラスチックBGAによるパッケージの組
立は、二次元アレイ状に配置された端子間隔が大きいた
め、作業が容易となり、歩留りが向上する利点がある。
【0010】また実装にあたってもプリント配線基板の
はんだパッドに予めはんだを載置しておき、部品搭載後
一括リフローはんだ処理によって行うことができる。こ
のような作業にあたって、ソルダ・バンプは、リード線
よりも硬くて変形し難いため、実装作業も容易となり歩
留りが向上する利点がある。
【0011】このような従来技術にかかるプラスチック
BGAにおいては、両面配線基板にソルダ・バンプを形
成する際に、そのサイズを均一にしなければならない。
【0012】ソルダ・バンプのサイズ、特に高さが不揃
いであると、実装にあたって、他基板との接続が不安定
となる可能性があるためである。
【0013】しかし、現実には、溶融はんだに作用する
表面張力の影響により上端が半球状となり若干の不揃い
が生ずることは避けられない。さらに、このようなソル
ダ・バンプの投影面積の不揃いの影響を考慮して、その
許容間隔にも限界があり、高密度化が限定される欠点が
ある。
【0014】このようなソルダ・バンプの形成には、図
3のように、基板40の表面に形成されたパッド41の
周囲にソルダレジストのウエル42を形成した後、ステ
ンシルによって、基板40のパッド41の部分にソルダ
ペースト43を塗布し、その後リフローはんだ処理を施
して当該部分にのみソルダ・バンプ43を形成するステ
ンシルプロセスが多く用いられている。
【0015】さらに、ソルダペースト43を、図示して
いないスキージ(インクまたは塗料塗布用のローラ)に
より基板40上のソルダレジストのウエル42内に直接
塗布して、その後上述のステンシルプロセスと同様にリ
フローはんだ処理によりソルダ・バンプ44を形成する
方法も知られている。
【0016】これらの従来技術にかかるソルダ・バンプ
44の形成方法にあっては、ソルダーペーストの塗布に
際して、不要部分にも多少なりとも拡散することは避け
がたいため、所定余裕を設ける必要がありソルダ・バン
プ44の許容密度に限界がある。
【0017】さらに、溶融はんだを過不足なくソルダパ
ッド41上に形成するためには、ソルダレジストのウエ
ル42は、パッド41よりも大きく形成しなければなら
ない。この点からも、許容密度を高めることは困難であ
った。
【0018】また、基板のパッド上にソルダボール(球
状はんだ)を載置して溶融させる方法も知られている
が、所要時間が長くなる上、ソルダボール載置位置を決
定する際の作業上の信頼性が確保し難い欠点がある。
【0019】さらに、ソルダペーストをスキージにより
基板40上のソルダレジストのウエル42内に直接塗布
する方法では、ウエル42をソルダ・バンプ44の所望
高さよりも高くする必要があり、作業時間が長くなる
上、ソルダペースト塗布の際に凹部に入り込んだ空気が
空洞を形成し、後続のソルダ・バンプ44の形成時に不
完全な形状となる欠点があった。
【0020】
【発明が解決しようとする課題】本発明は上記事情に鑑
み、回路基板上に高密度、かつ正確な形状のソルダ・バ
ンプを形成することができる、金属メッキによるバンプ
の形成方法を提供することを目的とする。
【0021】
【課題を解決するための手段】本発明の課題は、金属薄
層による電極パッドを形成した基板上にメッキレジスト
層を被着せしめ、該メッキレジスト層に対して露光およ
び現像を行ってバンプ部分を形成すべき部位を選択的に
除去して開口を形成し、該開口部分の形成された基板上
のパッドに金属メッキ処理を施し、その後前記基板上に
残留するメッキレジスト層を除去すること、の各過程を
含む、金属メッキによるバンプの形成方法によって解決
される。
【0022】本発明におけるバンプの形成方法では、メ
ッキレジスト層の形成にあたって、インクまたは塗料を
使用せずに、露光および現像によって所望パターンの形
成が可能で、かつ熱圧着可能なドライフィルムを使用す
ることができる。
【0023】
【作用】本発明にかかる金属メッキによるソルダ・バン
プの形成方法によれば、ソルダ・バンプは、あらかじめ
形成されたソルダパッド上に金属メッキ処理を施すこと
によって形成される。
【0024】従って、従来の球状はんだにより形成され
るソルダ・バンプの上面が半球状またはドーム状であっ
た(図3参照)のに対して、ソルダパッドを底面とする
ほぼ正確な柱状に形成される。
【0025】さらに高さもメッキ処理条件を統一するこ
とにより、常に正確な形状のバンプを形成することが可
能となる。
【0026】さらに、従来の球状はんだにより形成され
るソルダ・バンプは、ソルダペーストの塗布のような制
御困難な過程が不可欠であったのに対して、上述のよう
なドライフィルムによるパターン形成およびメッキ処理
により形成される。
【0027】従って形状が不揃いとなる条件が排除さ
れ、高密度のバンプ形成が可能となる。
【0028】
【実施例】以下、添付図を参照しつつ本発明を詳述す
る。図1(A)〜(F)は本発明にかかる銅メッキによ
るバンプ形成工程を示すものである。
【0029】図1(A)に示すように、回路基板10の
表面にはよく知られている手段によって導体部分11R
を除去することにより導体によるパッド11が形成され
ている。
【0030】図1(B)は、回路基板10の表面に形成
された導体パッド11の周囲に、ソルダレジスト12を
形成した状態を示すものである。
【0031】このソルダレジスト12は全体にわたって
被層を設け、その後導体パッド11の周囲を所定領域に
わたり除去したものである。このソルダレジスト12の
材質および被着ならびにエッチング手段等については、
公知の技術が適用可能である。
【0032】次いで図1(C)に示すように、回路基板
10の表面に形成された導体パッド11およびソルダレ
ジスト12の表面にメッキレジスト層13を被着せしめ
る。
【0033】このメッキレジスト層13には種々の材質
が使用可能であるが、25μmないし200μm程度の
厚さを有する光反応性物質により形成され、熱圧着によ
り基板表面に接着可能なドライフィルムが望ましい。
【0034】このような光反応性物質は、フォトマスク
を介して感光させ、このような感光部位の被膜を残し、
その他の未感光部分を除去するものである。その結果、
図1(D)に示すように、回路基板10の表面の導体パ
ッド11部分を残してその他部分が被覆される。
【0035】このように形成された基板にメッキ処理を
施すことにより金属導体パッド11の上に金属メッキ部
分14が成長する。ここで、金属メッキの種類は、限定
されないが、経済性および他の導体とのはんだ接続の便
宜等を考慮して、銅メッキとすることができる。
【0036】その後、メッキレジスト層13を除去する
ことにより図1(F)に示すようなバンプ15の施され
た基板が完成する。
【0037】メッキレジスト層13の除去手段は、同層
を形成する材質、厚さ、バンプ15の密度等によっても
異なるが、例えば、前述のドライフィルムに適合する特
定の剥離液に浸漬することにより、容易に除去すること
ができる。
【0038】図2は、上述のような過程を経て形成され
た回路導体11およびバンプ15を有する第1の回路基
板10を、第2の回路基板20上のパッド11’を介し
てはんだ30により接続した状態を示すものである。
【0039】このような第1の回路基板10と第2の回
路基板20との接続は、良く知られたリフローはんだ処
理によって容易に達成することができる。
【0040】
【発明の効果】本発明にかかる、金属メッキによるバン
プの形成方法によれば、導体パッド上のバンプは、金属
メッキ、例えば銅メッキによって形成される。
【0041】この場合の金属メッキは、メッキ溶液の濃
度、液温、処理電流の大小、処理時間等の調節によって
正確に制御可能である。
【0042】特に、本発明の目的のように、回路基板上
に数百にも及ぶバンプを正確に二次元マトリクスとして
形成する場合にあっては、全体的に均質なバンプの形成
が可能である。
【0043】ここで、金属メッキ層は導体パッドの形状
に従って成長するから、投影面積および高さも全て正確
に制御される。
【0044】さらに、バンプの先端も半球状またはドー
ム状にはならず、ほぼ円柱状となる。そのため、回路基
板自体の歩留りが向上することはもとより、他基板との
接続の際の作業上の不揃いも解消され、作業上の信頼性
も向上する。
【0045】上述のように、バンプの形状や寸法が正確
に制御可能であることから、球状はんだによるソルダ・
バンプに比して隣接部分との離隔距離を縮小することが
可能となる。
【0046】従って、バンプの形成密度を高めることが
可能となり、表面多端子形実装パッケージのさらなる小
形化が達成される。
【図面の簡単な説明】
【図1】本発明にかかる金属メッキによるバンプの形成
方法の主要過程を示すモデル説明図である。
【図2】図1により形成されたバンプを有する第1の回
路基板と第2の回路基板とのはんだによる接続状態を示
す説明図である。
【図3】従来技術にかかる球状はんだによるソルダ・バ
ンプの状態を示すモデル説明図である。
【符号の対応】
10 回路基板 11 金属パッド 12 ソルダレジスト 13 メッキレジスト 14 金属メッキ部 15 バンプ 20 第2の回路基板 30 はんだ
【手続補正書】
【提出日】平成6年6月3日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図1】本発明にかかる金属メッキによるバンプの形成
方法の主要過程を示すモデル説明図である。
【図2】図1により形成されたバンプを有する第1の回
路基板と第2の回路基板とのはんだによる接続状態を示
す説明図である。
【図3】従来技術にかかる球状はんだによるソルダ・バ
ンプの状態を示すモデル説明図である。
【符号の説明】 10 回路基板 11 金属パッド 12 ソルダレジスト 13 メッキレジスト 14 金属メッキ部 15 バンプ 20 第2の回路基板 30 はんだ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 金属薄層による電極パッド(11)を形成し
    た基板(10)上にメッキレジスト層(13)を被着せしめ、該
    メッキレジスト層(13)に対して露光および現像を行って
    バンプ部分を形成すべき部位を選択的に除去して開口を
    形成し、該開口部分の形成された基板上のパッド(11)に
    金属メッキ処理を施し、その後前記基板(10)上に残留す
    るメッキレジスト層(13)を除去すること、を特徴とする
    金属メッキによるバンプの形成方法。
  2. 【請求項2】 前記メッキレジスト層(13)として、光反
    応性の物質からなり、前記基板上に熱圧着可能なドライ
    フィルムを使用すること、を特徴とする金属メッキによ
    るバンプの形成方法。
  3. 【請求項3】 前記金属メッキが、銅又は銅合金による
    メッキであることを特徴とする請求項1又は2に記載の
    金属メッキによるバンプ形成方法。
JP11187294A 1994-04-28 1994-04-28 金属メッキによるバンプの形成方法 Pending JPH07302967A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11187294A JPH07302967A (ja) 1994-04-28 1994-04-28 金属メッキによるバンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11187294A JPH07302967A (ja) 1994-04-28 1994-04-28 金属メッキによるバンプの形成方法

Publications (1)

Publication Number Publication Date
JPH07302967A true JPH07302967A (ja) 1995-11-14

Family

ID=14572278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11187294A Pending JPH07302967A (ja) 1994-04-28 1994-04-28 金属メッキによるバンプの形成方法

Country Status (1)

Country Link
JP (1) JPH07302967A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020026639A (ko) * 2000-10-02 2002-04-12 듀흐 마리 에스. 집적 회로용 기판에 원통형 범프를 형성하는 방법
JP2007103648A (ja) * 2005-10-04 2007-04-19 Hitachi Chem Co Ltd プリント配線板、半導体チップ搭載基板、半導体パッケージ、プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法
KR100744606B1 (ko) * 2006-06-21 2007-08-01 삼성전기주식회사 패키지 기판 제조방법
KR100855268B1 (ko) * 2006-12-29 2008-09-01 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조 방법
JP2013093405A (ja) * 2011-10-25 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
KR20230033484A (ko) * 2021-09-01 2023-03-08 해성디에스 주식회사 인쇄회로기판의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112628A (ja) * 1992-09-24 1994-04-22 Tdk Corp 配線パターンを有する回路基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112628A (ja) * 1992-09-24 1994-04-22 Tdk Corp 配線パターンを有する回路基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020026639A (ko) * 2000-10-02 2002-04-12 듀흐 마리 에스. 집적 회로용 기판에 원통형 범프를 형성하는 방법
JP2007103648A (ja) * 2005-10-04 2007-04-19 Hitachi Chem Co Ltd プリント配線板、半導体チップ搭載基板、半導体パッケージ、プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法
JP4747770B2 (ja) * 2005-10-04 2011-08-17 日立化成工業株式会社 プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法
KR100744606B1 (ko) * 2006-06-21 2007-08-01 삼성전기주식회사 패키지 기판 제조방법
KR100855268B1 (ko) * 2006-12-29 2008-09-01 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조 방법
JP2013093405A (ja) * 2011-10-25 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
KR20230033484A (ko) * 2021-09-01 2023-03-08 해성디에스 주식회사 인쇄회로기판의 제조방법

Similar Documents

Publication Publication Date Title
US6245490B1 (en) Method of manufacturing a circuit board having metal bumps and a semiconductor device package comprising the same
US6359221B1 (en) Resin sealed semiconductor device, circuit member for use therein
US6239488B1 (en) Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate
US20060205116A1 (en) Methods for packaging microfeature devices and microfeature devices formed by such methods
US7216424B2 (en) Method for fabricating electrical connections of circuit board
JPH07302967A (ja) 金属メッキによるバンプの形成方法
US7728441B2 (en) Method for mounting a semiconductor package onto PCB
JPH08111578A (ja) ボールグリッドアレイパッケージ実装用基板の製造方法
US20010012644A1 (en) Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate
JP2717198B2 (ja) プリント配線板におけるバンプの形成方法
JPH0936275A (ja) 表面実装型半導体装置の製造方法
KR100233864B1 (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법
JP2727870B2 (ja) フィルムキャリアテープ及びその製造方法
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
KR0169818B1 (ko) 반도체 소자의 마이크로 범프 제조방법
JP2001085558A (ja) 半導体装置およびその実装方法
JP2909223B2 (ja) プリント配線板の導体パターンメッキ方法
JPH03192793A (ja) 電気回路部品の実装方法
JPH11295877A (ja) メタルマスクの製造方法
JPH0878471A (ja) 半導体パッケ−ジ
JPH01147848A (ja) Ic用リードフレームの製造方法
JPH0955448A (ja) 半導体装置の製造方法
JP2006186051A (ja) 微小ボール配列用マスク
JPH0443697A (ja) ハンダ付け方法
JP2543251B2 (ja) ソルダクリ―ム印刷版