KR20020026639A - 집적 회로용 기판에 원통형 범프를 형성하는 방법 - Google Patents

집적 회로용 기판에 원통형 범프를 형성하는 방법 Download PDF

Info

Publication number
KR20020026639A
KR20020026639A KR1020000057843A KR20000057843A KR20020026639A KR 20020026639 A KR20020026639 A KR 20020026639A KR 1020000057843 A KR1020000057843 A KR 1020000057843A KR 20000057843 A KR20000057843 A KR 20000057843A KR 20020026639 A KR20020026639 A KR 20020026639A
Authority
KR
South Korea
Prior art keywords
substrate
forming
screening material
die
board
Prior art date
Application number
KR1020000057843A
Other languages
English (en)
Inventor
시에웬로
쳉추앙융
닝후앙
핀첸휘
웬치앙화
밍창추앙
창투펭
유후앙푸
쥐창흐수안
채흐후치아
Original Assignee
듀흐 마리 에스.
오리엔트 세미컨덕터 일렉트로닉스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 듀흐 마리 에스., 오리엔트 세미컨덕터 일렉트로닉스 리미티드 filed Critical 듀흐 마리 에스.
Priority to KR1020000057843A priority Critical patent/KR20020026639A/ko
Publication of KR20020026639A publication Critical patent/KR20020026639A/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Abstract

집적 회로용 기판에 원통형 범프를 형성하는 방법은, 전기 도금을 사용하여 기판의 보드(board)에 구리 회로를 형성하고 ; 상기 보드를 스크리닝(screening) 재료로 덮으며 ; 상기 보드상의 구리 회로와 일렬로 상기 스크리닝 재료에 개구부 (opening)를 형성하고, 전기 도금을 사용하여 상기 개구부에 순동(純銅) 또는 용융점이 높은 금속을 채워서 원통형 돌출부를 형성하며 ; 상기 스크리닝 재료의 상부면과 높이가 같아지도록 상기 각 원통형 돌출부의 상단부에 솔더 합금층을 형성하고, 상기 스크리닝 재료를 제거하여 원통형 범프를 남게하는 단계를 포함하며, 그로 인해 다이와 기판 사이의 접합 작업이 수월해질 수 있고 다이의 제작이 보다 용이해진다.

Description

집적 회로용 기판에 원통형 범프를 형성하는 방법{A Method of Forming Cylindrical Bumps on a Substrate for Intergrated Circuits}
기판 1'을 다이 2'에 접합하는 종래의 플립 칩 기술 공정(도 1a 및 1b 참조)에서, 언더-범프-야금층 21'에 있는 다이 2'의 입력/출력(I/O) 및 땜납 합금의 범프 22'로부터 언더-범프-야금층 21'을 형성해야하고, 그런 후, 다이 2'를 뒤집어서 기판 1'에 접합한다(구리 회로 12'는 이미 기판 1'의 보드 11'에 형성되어있다). 그 다음에, 언더필(underfill) 3'을 기판 1' 및 다이 2' 사이에 채운다.
그러나, 솔더 합금으로 만들어진 범프 22'는 소정 공정중 100~350℃에서 용해되어 중력으로 인해 다이 2'의 위치기 낮아지며 따라서 다이 2'의 범프 22'와 기판 1' 사이의 거리가 줄어들고, 따라서 언더필 3'을 채우는데 어려움이 커진다. 그러므로, 상술한 방법으로는 결점이 있는 원통형 범프가 만들어지고, 불량의 수가 줄어들 수 없다.
그러므로, 본 발명의 목적은 상술한 결점을 피하거나 줄일 수 있는 집적 회로용 기판에 원통형 범프를 형성하는 방법을 제공하는 것이다.
도 1a 및 1b는 종래의 플립 칩 패키징 공정 ;
도 2a, 2b, 2c, 2d, 2e 및 2f는 집적 회로용 기판에 원통형 돌출부를 형성하는 방법 ; 및
도 3은 플립 칩 기술에 의해 본 발명에 따라 다이를 기판에 접합하는 방법을 도시한다.
본 발명은 스크리닝 재료로 기판을 덮고, 기판의 구리 회로와 일렬로 스크리닝 재료에 개구부를 형성하고, 순동(純銅)이나 용융점이 높은 금속으로 개구부를 채워서 원통형 범프를 형성하며, 그 후에 각각의 원통형 범프의 상단부에 솔더 합금층을 형성하는 단계를 포함하는 집적 회로용 기판에 원통형 돌출부를 형성하는 방법에 관한 것이다.
도 2a~2f를 참조하면, 본 발명에 따른 기판에 원통형 돌출부를 형성하는 방법은,
a. 종래의 전기 도금 방법을 사용하여 기판 1의 보드 11에 구리 회로 12를 형성하고 (도 2a 참조);
b. 보드 11을 스크리닝 재료 13으로 덮고(도 2b 참조), 스크리닝 재료는 하기의 원통형 돌출부 17의 높이와 동일한 두께를 포함하며 ;
c. 스크리닝 재료 13에 구리 회로 12와 일렬로 개구부(openings) 14를 형성하며(도 2c 참조) ;
d. 종래의 전기 도금 공정으로 개구부 14를 순동이나 용융점이 높은 금속 15로 채워서 원통형 돌출부를 형성하며(도 2d 참조) ;
e. 스크리닝 재료 13의 상부면과 평평하도록 각 원통형 돌출부의 상단부에 솔더 합금층을 형성하며(도 2e 참조) ;
f. 스크리닝 재료 13을 제거하여 원통형 돌출부 17을 남게하는(도 2f 참조)단계를 포함한다.
원통형 돌출부 17은 플립칩 기술로 다이 2에 접합된다. 원통형 돌출부 17이 전기도금에 의해 얻어지면, 원통형 돌출부 17의 높이가 정확하게 제어될 수 있어서, 기판 1 및 다이 2 사이에 적당한 거리가 제공되며, 따라서 언더필을 용이하게 채울 수 있다. 게다가, 원통형 돌출부 17의 상단부가 솔더 합금 16을 포함하기 때문에, 다이 2위에 언더-범프-야금층 21을 형성하는 것만 필요하고 다이 2에 솔더 합금을 더 이상 형성할 필요가 없으며, 따라서 기판 위에 범프를 형성하는 공정에 의해 다이가 손상되는 것이 방지된다.
본 발명에 의하면 다이와 기판 사이의 접합 작업이 수월해질 수 있고 다이의 제작이 보다 용이해진다.

Claims (1)

  1. a. 전기 도금을 사용하여 기판의 보드(board)상에 구리 회로를 형성하고 ;
    b. 상기 보드를 스크리닝(screening) 재료로 덮고 ;
    c. 상기 보드상의 구리 회로와 일렬로 상기 스크리닝 재료에 개구부 (opening)를 형성하며 ;
    d. 전기 도금을 사용하여 상기 개구부에 순동(pure copper)이나 용융점이 높은 금속을 채워 원통형 돌출부를 형성하며 ;
    e. 상기 스크리닝 재료의 상부면과 동일한 높이가 되도록 상기 각 원통형 돌출부의 상단부에 솔더 합금층을 형성하며 ;
    f. 상기 스크리닝 재료를 제거하여 원통형 범프를 남게하는 단계를 포함하는 것을 특징으로 하는 집적 회로용 기판에 원통형 범프를 형성하는 방법.
KR1020000057843A 2000-10-02 2000-10-02 집적 회로용 기판에 원통형 범프를 형성하는 방법 KR20020026639A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000057843A KR20020026639A (ko) 2000-10-02 2000-10-02 집적 회로용 기판에 원통형 범프를 형성하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000057843A KR20020026639A (ko) 2000-10-02 2000-10-02 집적 회로용 기판에 원통형 범프를 형성하는 방법

Publications (1)

Publication Number Publication Date
KR20020026639A true KR20020026639A (ko) 2002-04-12

Family

ID=37479460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000057843A KR20020026639A (ko) 2000-10-02 2000-10-02 집적 회로용 기판에 원통형 범프를 형성하는 방법

Country Status (1)

Country Link
KR (1) KR20020026639A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101534849B1 (ko) * 2008-08-27 2015-07-07 엘지이노텍 주식회사 플립칩 패키지 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02312295A (ja) * 1989-05-29 1990-12-27 Hitachi Ltd プリント基板の製造方法
JPH07302967A (ja) * 1994-04-28 1995-11-14 Hirayama Chiyoukokushiyo:Kk 金属メッキによるバンプの形成方法
KR960032006A (ko) * 1995-02-28 1996-09-17 가마이 고로 프로브 구조, 그 제조 방법 및 그를 이용하여 대상물을 검사하는 방법
KR20010006494A (ko) * 1997-04-16 2001-01-26 아이솔라 라미네이트 시스템스 코포레이션 다층 인쇄배선기판에서의 마이크로비아의 대량 생산을 위한 양각 광한정가능 수지 코팅 금속

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02312295A (ja) * 1989-05-29 1990-12-27 Hitachi Ltd プリント基板の製造方法
JPH07302967A (ja) * 1994-04-28 1995-11-14 Hirayama Chiyoukokushiyo:Kk 金属メッキによるバンプの形成方法
KR960032006A (ko) * 1995-02-28 1996-09-17 가마이 고로 프로브 구조, 그 제조 방법 및 그를 이용하여 대상물을 검사하는 방법
KR20010006494A (ko) * 1997-04-16 2001-01-26 아이솔라 라미네이트 시스템스 코포레이션 다층 인쇄배선기판에서의 마이크로비아의 대량 생산을 위한 양각 광한정가능 수지 코팅 금속

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101534849B1 (ko) * 2008-08-27 2015-07-07 엘지이노텍 주식회사 플립칩 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
US6400036B1 (en) Flip-chip package structure and method of fabricating the same
US6624004B2 (en) Flip chip interconnected structure and a fabrication method thereof
US7498196B2 (en) Structure and manufacturing method of chip scale package
US7867842B2 (en) Method and apparatus for forming planar alloy deposits on a substrate
US20140170816A1 (en) Copper Post Solder Bumps on Substrates
US20070200251A1 (en) Method of fabricating ultra thin flip-chip package
TWI582921B (zh) 半導體封裝結構及其製作方法
US9508594B2 (en) Fabricating pillar solder bump
CN1141507A (zh) 在基片上形成凸起的方法
CN101593734A (zh) 倒装芯片封装及半导体芯片封装
KR20120109309A (ko) 반도체 장치, 반도체 장치의 제조 방법 및 배선 기판의 제조 방법
US7506794B1 (en) High-temperature alloy standoffs for injection molding of solder
JPH10335527A (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
US7479411B1 (en) Apparatus and method for forming solder seals for semiconductor flip chip packages
EP3301712A1 (en) Semiconductor package assembley
JPH10135276A (ja) エリアアレイ半導体装置、プリント基板及びスクリーンマスク
KR20020026639A (ko) 집적 회로용 기판에 원통형 범프를 형성하는 방법
US20210217703A1 (en) Copper pillar bump structure and fabricating method thereof
KR20050028313A (ko) 웨이퍼 레벨 csp의 제조방법
KR100596796B1 (ko) 플립칩 패키지의 범프 형성방법
US6953711B2 (en) Flip chip on lead frame
KR20190117514A (ko) 반도체 장치, 칩형상 반도체 소자, 반도체 장치를 구비한 전자 기기 및 반도체 장치의 제조 방법
JP4696712B2 (ja) 半導体装置
KR20090069825A (ko) 솔더 범프 제작용 템플릿
KR100485590B1 (ko) 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application