CN108305836B - 封装基板及其制法 - Google Patents

封装基板及其制法 Download PDF

Info

Publication number
CN108305836B
CN108305836B CN201710043165.0A CN201710043165A CN108305836B CN 108305836 B CN108305836 B CN 108305836B CN 201710043165 A CN201710043165 A CN 201710043165A CN 108305836 B CN108305836 B CN 108305836B
Authority
CN
China
Prior art keywords
layer
circuit layer
circuit
insulating
insulating protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710043165.0A
Other languages
English (en)
Other versions
CN108305836A (zh
Inventor
米轩皞
陈嘉成
范植文
邱士超
林俊贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN108305836A publication Critical patent/CN108305836A/zh
Application granted granted Critical
Publication of CN108305836B publication Critical patent/CN108305836B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种封装基板及其制法，先以电镀方式形成线路层于一第一承载件上，再形成一具有多个第一开孔的第一绝缘保护层于该第一承载件上，接着，移除该第一承载件，之后形成一具有多个第二开孔的第二绝缘保护层于该第一绝缘保护层与该线路层上，以通过电镀方式形成该线路层，以得到较小的线宽/线距。

Description

封装基板及其制法
技术领域
本发明有关一种封装基板的制法，尤指一种单层线路的封装基板及其制法。
背景技术
随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术亦随之开发出不同的封装型态，而针对不同的封装结构，亦发展出各种封装用的封装基板，以供接置半导体晶片，其中，为满足半导体封装件薄型化的封装需求，遂而研发出一种无核心(coreless)的封装基板的技术。
图1为现有半导体封装件3的剖视示意图，该半导体封装件3的制法将半导体元件30通过黏着层33结合于一具有第一线路层11及第二线路层12的封装基板1上，再以多个焊线31电性连接该半导体元件30与该第一线路层11，之后以封装材32包覆该些焊线31与该半导体元件30。
再者，该封装基板1的制法先提供一金属板，再以多次蚀刻方式形成该第一线路层11及第二线路层12，并以防焊层10包覆该第一线路层11及第二线路层12。
然而，于现有该封装基板的制法中，须经过多次蚀刻制程以形成所需的线路层，然而受限于蚀刻制程的能力，致使该线路层的线宽/线距的细化程度有限，因而难以降低该线路层的厚度，进而难以降低该封装基板的厚度，故在该封装基板的厚度难以降低的情况下，半导体封装件的整体厚度也难以降低。
因此，如何克服上述现有技术的问题，实已成为目前业界亟待克服的难题。
发明内容
鉴于上述现有技术的种种缺失，本发明提供一种封装基板及其制法，以得到较小的线宽/线距。
本发明的封装基板的制法，包括：以电镀方式形成线路层于一第一承载件上，其中，该线路层具有相对的第一表面与第二表面，并以该第二表面结合该第一承载件；形成一具有多个第一开孔的第一绝缘保护层于该第一承载件上，以令该线路层的第一表面外露于该第一开孔，其中，该第一绝缘保护层具有相对的第一侧与第二侧，并以该第二侧结合该第一承载件；移除该第一承载件，以外露该线路层的第二表面与该第一绝缘保护层的第二侧；以及形成一具有多个第二开孔的第二绝缘保护层于该第一绝缘保护层的第二侧与该线路层的第二表面上，以令该线路层的第二表面外露于该些第二开孔。
本发明还提供一种封装基板，包括：第一绝缘保护层，其具有相对的第一侧及第二侧；线路层，其设于该第一绝缘保护层中且具有相对的第一表面及第二表面，其中，该线路层的第一表面与该第一绝缘保护层的第一侧间形成有段差，该线路层的第二表面与该第一绝缘保护层的第二侧齐平，且第一绝缘保护层形成有多个第一开孔以外露出该线路层的第一表面；以及第二绝缘保护层，其设于该第一绝缘保护层的第二侧与该线路层的第二表面上，且第二绝缘保护层形成有多个第二开孔以外露出该线路层的第二表面。
前述的封装基板与制法中，该线路层的线宽为35um以下。
前述的制法中，该线路层的制程包括：于该第一承载件上形成阻层，且该阻层形成有多个开口区，以令该第一承载件的部分表面外露于该些开口区；以电镀方式形成该线路层于该些开口区中；以及移除该阻层。
前述的封装基板与制法中，该线路层的第一表面具有多个焊垫，令该些焊垫外露于该些第一开孔。
前述的封装基板与制法中，该线路层的第二表面具有多个电性接触垫，令该些电性接触垫外露于该些第二开孔。
前述的封装基板与制法中，该第一绝缘保护层的第一侧相对该线路层的第一表面的厚度等于该第二绝缘保护层的厚度。
前述的封装基板与制法中，该第一绝缘保护层的第一侧相对该线路层的第一表面的厚度、该线路层的厚度与该第二绝缘保护层的厚度为均等。
前述的封装基板与制法中，该第一绝缘保护层为防焊层，且该第二绝缘保护层为防焊层。
前述的制法中，还包括于移除该第一承载件之前，设置一第二承载件于该第一绝缘保护层的第一侧与该线路层的第一表面上。例如，该线路层的第一表面与该第二承载件之间具有间隙，且该第一绝缘保护层的第一侧与该第二承载件直接相接触。
另外，前述的封装基板与制法中，还包括形成表面处理层于该些第二开孔中的该线路层的第二表面上。
由上可知，本发明的封装基板及其制法，以电镀方式形成该线路层，因而可得到较小的线宽/线距(如线宽35um以下及/或线距35um以下)，故本发明有利于该封装基板的薄型化，并使该封装基板有较佳的布线能力。
附图说明
图1为现有半导体封装件的剖视示意图；以及
图2A至图2G为本发明的封装基板的制法的剖视示意图。
符号说明：
1,2 封装基板
11 第一线路层
12 第二线路层
200 焊垫
201 电性接触垫
10 防焊层
20 线路层
20a 第一表面
20b 第二表面
21 第一绝缘保护层
21a 第一侧
21b 第二侧
210 第一开孔
22 第二绝缘保护层
220 第二开孔
23 表面处理层
3 半导体封装件
30 半导体元件
31 焊线
32 封装材
33 黏着层
4 承载件
7 阻层
70 开口区
8 第一承载件
80 金属层
9 第二承载件
t 段差
r,h,d 厚度。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
请参阅图2A至图2G，其为本发明的单层线路的封装基板2的制法的剖视示意图。
如图2A至图2C所示，于一表面具有金属层80的第一承载件8上以电镀方式形成一线路层20。
例如，先于该第一承载件8的金属层80上形成一如光阻的阻层7，该阻层7经曝光显影制程后形成有多个开口区70，以外露该金属层80的部分表面，再于该些开口区70中电镀如铜的金属材以形成该线路层20，之后移除该阻层7。
于本实施例中，该第一承载件8为铜箔基板，即该金属层80为铜箔且布设于该第一承载件8的相对两侧上，且该线路层20可同时形成于承载板8相对两侧的金属层80上或仅形成于单侧的金属层80上。
再者，该线路层20的线宽及/或线距为35um以下，且该线路层20具有相对的第一表面20a与第二表面20b，并以其第二表面20b结合该金属层80。
如图2D所示，形成一第一绝缘保护层21于该第一承载件8的金属层80上，且该第一绝缘保护层21形成有多个第一开孔210，使该线路层20的第一表面20a外露于该第一开孔210，以供作为焊垫200。
于本实施例中，该第一绝缘保护层21为防焊层，且其具有相对的第一侧21a及第二侧21b，并以该第二侧21b结合该金属层80。
如图2E所示，设置一第二承载件9于该第一绝缘保护层21的第一侧21a与该线路层20的第一表面20a上，以遮盖该线路层20的第一表面20a。接着，移除该第一承载件8，以外露该线路层20的第二表面20b与该第一绝缘保护层21的第二侧21b。另外，移除该第一承载件8更包括移除该金属层80以外露该线路层20的第二表面20b，且使该线路层20的第二表面20b与第一绝缘保护层21的第二侧21b齐平。
于本实施例中，该线路层20的第一表面20a与该第二承载件9之间具有间隙，且该第一绝缘保护层21的第一侧21a与该第二承载件9直接相接触，也就是该线路层20的第一表面20a与该第一绝缘保护层21的第一侧21a形成有段差t，另该线路层20的第二表面20b与该第一绝缘保护层21的第二侧21b齐平。
如图2F所示，形成一第二绝缘保护层22于该第一绝缘保护层21与该线路层20的第二表面20b上，且该第二绝缘保护层22形成有多个第二开孔220，以令该些线路层20的第二表面20b外露于该些第二开孔220，以供作为电性接触垫201。
于本实施例中，该第二绝缘保护层22为防焊层。
再者，该第一绝缘保护层21的第一侧21a相对该线路层20的第一表面20a的厚度r等于该第二绝缘保护层22的厚度h(即r＝h)。或者，该第一绝缘保护层21的第一侧21a相对该线路层20的第一表面20a的厚度r、该线路层20的厚度d与该第二绝缘保护层22的厚度h为均等(即r＝h＝d)。
如图2G所示，还可形成一表面处理层23于该些第二开孔220中的线路层20的第二表面20b(即电性接触垫201)上。
于本实施例中，形成该表面处理层23的材料包含电镀镍/金、化学镀镍/金、化镍浸金(ENIG)、化镍钯浸金(ENEPIG)、化学镀锡(Immersion Tin)或有机保焊剂(OrganicSolderability Preservative，简称OSP)。
另外，于后续制程中，可移除该第二承载件9。
通过前述制法，本发明还揭示一种封装基板2，该封装基板2包括一第一绝缘保护层21、设于该第一绝缘保护层21中的线路层20以及设于该第一绝缘保护层21上的第二绝缘保护层22。
该第一绝缘保护层21具有相对的第一侧21a及第二侧21b。
该线路层20设于该第一绝缘保护层21中且具有相对的第一表面20a及第二表面20b，其中，第一绝缘保护层21形成有多个第一开孔210以外露出该线路层20的第一表面20a，该线路层20的第一表面20a与该第一绝缘保护层21的第一侧21a间形成有段差t，且该线路层20的第二表面20b与该第一绝缘保护层21的第二侧21b齐平。
该第二绝缘保护层22设于该第一绝缘保护层21的第二侧21b与该线路层20的第二表面20b上，且形成有多个第二开孔220以外露出该线路层20的第二表面20b。
综上所述，本发明的封装基板2及其制法，主要通过电镀形成该线路层20，因而能得到较小的线宽/线距(如线宽35um以下及/或线距35um以下)，以利于该封装基板2的薄型化，且使该封装基板2有较佳的布线能力。
再者，相比于现有技术的蚀刻制程，本发明的电镀制程因可减少曝光、显影等制程的次数而可节省成本。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (18)

1.一种封装基板的制法，其特征为，该制法包括：
以电镀方式形成线路层于一第一承载件上，其中，该线路层具有相对的第一表面与第二表面，并以该第二表面结合该第一承载件；
形成一具有多个第一开孔的第一绝缘保护层于该第一承载件上，以令该线路层的第一表面外露于该第一开孔，其中，该第一绝缘保护层具有相对的第一侧与第二侧，并以该第二侧结合该第一承载件；
移除该第一承载件，以外露该线路层的第二表面与该第一绝缘保护层的第二侧；以及
形成一具有多个第二开孔的第二绝缘保护层于该第一绝缘保护层的第二侧与该线路层的第二表面上，且令该线路层的第二表面外露于该第二开孔。
2.根据权利要求1所述的封装基板的制法，其特征为，该线路层的线宽及/或线距为35um以下。
3.根据权利要求1所述的封装基板的制法，其特征为，该线路层的制程包括：
于该第一承载件上形成阻层，且该阻层形成有多个开口区，以令该第一承载件的部分表面外露于所述开口区；
以电镀方式形成该线路层于所述开口区中；以及
移除该阻层。
4.根据权利要求1所述的封装基板的制法，其特征为，该线路层的第一表面具有多个焊垫，且令该焊垫外露于该第一开孔。
5.根据权利要求1所述的封装基板的制法，其特征为，该线路层的第二表面具有多个电性接触垫，且令该电性接触垫外露于该第二开孔。
6.根据权利要求1所述的封装基板的制法，其特征为，该线路层的第二表面与该第一绝缘保护层的第二侧齐平。
7.根据权利要求1所述的封装基板的制法，其特征为，该第一绝缘保护层的第一侧相对该线路层的第一表面的厚度等于该第二绝缘保护层的厚度。
8.根据权利要求1所述的封装基板的制法，其特征为，该第一绝缘保护层的第一侧相对该线路层的第一表面的厚度、该线路层的厚度与该第二绝缘保护层的厚度为均等。
9.根据权利要求1所述的封装基板的制法，其特征为，该制法还包括于移除该第一承载件之前，设置一第二承载件于该第一绝缘保护层的第一侧与该线路层的第一表面上。
10.根据权利要求9所述的封装基板的制法，其特征为，该线路层的第一表面与该第二承载件之间具有间隙。
11.根据权利要求9所述的封装基板的制法，其特征为，该第一绝缘保护层的第一侧与该第二承载件直接相接触。
12.根据权利要求1所述的封装基板的制法，该制法还包括形成表面处理层于所述第二开孔中的该线路层的第二表面上。
13.一种封装基板，其特征为，该封装基板包括：
第一绝缘保护层，其具有相对的第一侧及第二侧；
线路层，其仅设于该第一绝缘保护层中且具有相对的第一表面及第二表面，该线路层的线宽及/或线距为35um以下，其中，该线路层的第一表面与该第一绝缘保护层的第一侧间形成有段差，该线路层的第二表面与该第一绝缘保护层的第二侧齐平，第一绝缘保护层形成有多个第一开孔以外露出该线路层的第一表面，且该线路层的第一表面未接触该第一绝缘保护层；以及
第二绝缘保护层，其设于该第一绝缘保护层的第二侧与该线路层的第二表面上，第二绝缘保护层形成有多个第二开孔以外露出该线路层的第二表面，且该线路层的第二表面未接触该第二绝缘保护层。
14.根据权利要求13所述的封装基板，其特征为，该线路层的第一表面具有多个焊垫，且令该焊垫外露于该第一开孔。
15.根据权利要求13所述的封装基板，其特征为，该线路层的第二表面具有多个电性接触垫，且令该电性接触垫外露于该第二开孔。
16.根据权利要求13所述的封装基板，其特征为，该第一绝缘保护层的第一侧相对该线路层的第一表面的厚度等于该第二绝缘保护层的厚度。
17.根据权利要求13所述的封装基板，其特征为，该第一绝缘保护层的第一侧相对该线路层的第一表面的厚度、该线路层的厚度与该第二绝缘保护层的厚度为均等。
18.根据权利要求13所述的封装基板，其特征为，该封装基板还包括表面处理层，其形成于该第二开孔中的该线路层的第二表面上。
CN201710043165.0A 2017-01-12 2017-01-19 封装基板及其制法 Active CN108305836B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106100992 2017-01-12
TW106100992A TWI604542B (zh) 2017-01-12 2017-01-12 封裝基板及其製法

Publications (2)

Publication Number Publication Date
CN108305836A CN108305836A (zh) 2018-07-20
CN108305836B true CN108305836B (zh) 2020-09-01

Family

ID=61023272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710043165.0A Active CN108305836B (zh) 2017-01-12 2017-01-19 封装基板及其制法

Country Status (2)

Country Link
CN (1) CN108305836B (zh)
TW (1) TWI604542B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456648A (zh) * 2010-10-26 2012-05-16 欣兴电子股份有限公司 封装基板及其制法
CN102456649A (zh) * 2010-10-26 2012-05-16 欣兴电子股份有限公司 封装基板及其制法
CN104681531A (zh) * 2013-11-27 2015-06-03 矽品精密工业股份有限公司 封装基板及其制法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI337058B (en) * 2007-02-16 2011-02-01 Unimicron Technology Corp Circuit board process
TWI487444B (zh) * 2013-05-07 2015-06-01 Unimicron Technology Corp 承載基板及其製作方法
TWI557865B (zh) * 2014-01-29 2016-11-11 矽品精密工業股份有限公司 堆疊組及其製法與基板結構
TWI548043B (zh) * 2014-11-17 2016-09-01 矽品精密工業股份有限公司 封裝結構及其製法
TWI624011B (zh) * 2015-06-29 2018-05-11 矽品精密工業股份有限公司 封裝結構及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456648A (zh) * 2010-10-26 2012-05-16 欣兴电子股份有限公司 封装基板及其制法
CN102456649A (zh) * 2010-10-26 2012-05-16 欣兴电子股份有限公司 封装基板及其制法
CN104681531A (zh) * 2013-11-27 2015-06-03 矽品精密工业股份有限公司 封装基板及其制法

Also Published As

Publication number Publication date
TWI604542B (zh) 2017-11-01
TW201826415A (zh) 2018-07-16
CN108305836A (zh) 2018-07-20

Similar Documents

Publication Publication Date Title
TWI389220B (zh) 半導體封裝件及其製法
CN102217060B (zh) 柔性和可堆叠的半导体管芯封装、使用该封装的系统以及制造封装的方法
TWI474450B (zh) 封裝載板及其製作方法
US20130008705A1 (en) Coreless package substrate and fabrication method thereof
US9269677B2 (en) Fabrication method of packaging substrate
CN105990268B (zh) 电子封装结构及其制法
TWI413210B (zh) 電子裝置封裝及製造方法
EP0396248B1 (en) Electrical pin and method for making same
CN106941102B (zh) 封装衬底、其制造方法和包括该封装衬底的封装器件
US9236364B2 (en) Package carrier and manufacturing method thereof
TWI485815B (zh) 半導體封裝件及其製法
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
JP2011014644A (ja) 配線基板およびその製造方法
TWI390687B (zh) 封裝基板及其製法
KR20080045017A (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
CN108305836B (zh) 封装基板及其制法
US8786108B2 (en) Package structure
CN105244327A (zh) 电子装置模块及其制造方法
TWI405308B (zh) 封裝件及其製造方法
TWI473221B (zh) 封裝基板及其製法
KR102531702B1 (ko) 인쇄회로기판의 제조방법
WO2023090261A1 (ja) 半導体装置
TWI596678B (zh) 半導體封裝結構及其製作方法
TW201601224A (zh) 封裝基板結構及其製法
TWI392068B (zh) 封裝基板及其製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant