TWI390687B - 封裝基板及其製法 - Google Patents

Description

封裝基板及其製法

本發明係一種封裝基板及其製法，尤指一種利於細線路設計之封裝基板及其製法。

為符合半導體封裝件輕薄短小、多功能、高速度及高頻化的開發方向，該封裝基板已朝向細線路及小孔徑發展。現有封裝基板製程從傳統100微米之關鍵尺寸(critical dimension)，包括線路寬度(width)及線路間距(pitch)等，已縮減至22微米，並且持續朝向更小的關鍵尺寸發展。

請參閱第1A至1E圖，係為習知封裝基板之製法。

如第1A圖所示，首先，提供一具有相對第一及第二表面10a,10b之基板10，且該第一及第二表面10a,10b上具有銅箔100，並貫穿該銅箔100、第一及第二表面10a,10b以形成通孔101。

如第1B圖所示，接著，於該銅箔100及通孔101之孔壁上形成導電層11，再於該導電層11上形成金屬層12，令該通孔101中形成導電通孔13。

如第1C圖所示，於該導電通孔13及金屬層12上形成阻層14，且該阻層14中形成複數開口區140，以露出部分之金屬層12。

如第1D圖所示，藉由蝕刻方式，移除該些開口區140中之金屬層12，以於該第一表面10a上形成第一線路層15a，而該第二表面10b上形成第二線路層15b，令該第一 及第二線路層15a,15b電性連接該導電通孔13。

如第1E圖所示，移除該阻層14，以露出該導電通孔13、第一線路層15a及第二線路層15b，且該第一線路層15a具有打線墊150a，而該第二線路層15b具有植球墊150b。

惟，藉由蝕刻方式所形成之第一及第二線路層15a,15b，因側蝕效應之影響，令該第一及第二線路層15a,15b之線寬由底部(接觸該基板10之表面)至頂部(接觸該阻層14之表面)逐漸縮小，如第1D圖所示。

因此，該第一線路層15a之頂部線寬小於預定之線寬，導致該打線墊150a之結合面積縮小，而於後續之打線製程中，用以連接晶片之導線不易有效結合至該打線墊150a上，以致於半導體晶片與各該打線墊150a之電性連接不良，進而影響產品之品質。

再者，若欲使該打線墊150a之結合面積達到預定尺寸，需使該第一線路層15a之底部線寬形成更大尺寸，而不利於細線路間距之設計。

因此，如何提出一種封裝基板及其製法，以避免習知技術的缺失，實已成為目前業界亟待克服之課題。

鑑於上述習知技術之種種缺失，本發明之主要目的在於提供一種利於細線路設計之封裝基板及其製法。

為達上述及其他目的，本發明揭露一種封裝基板，係包括：初始基板，係由第一線路層及線路增層結構組成， 該線路增層結構具有至少一具有第一表面及第二表面之介電層、位於該介電層之第二表面上之第二線路層、及位於該介電層中且電性連接該第二線路層之複數導電盲孔，而該第一線路層係嵌埋於該介電層之第一表面中，並藉該些導電盲孔電性連接該第一及第二線路層；以及防焊層，係設於該初始基板上，且該防焊層具有複數開孔，以露出部分之第一及第二線路層，令該第一線路層外露之部分作為打線墊，而該第二線路層外露之部分作為植球墊，該打線墊具有相對之外表面及內表面，該外表面係外露於該防焊層之開孔中，且該外表面之面積大於該內表面的面積。

前述之封裝基板復可包括表面處理層，係形成於該打線墊及該植球墊上，且形成該表面處理層之材料係可為鎳、鈀、金、錫所組群組之一者所製成。

本發明復提供一種封裝基板之製法，係包括：提供一承載板，其表面上具有初始金屬層；於該初始金屬層上形成阻層，且該阻層中形成複數開口區，以顯露出部分之初始金屬層；蝕刻移除各該開口區中之初始金屬層，以形成第一線路層；移除該阻層，令該第一線路層具有對應該承載板之結合表面及相對之外露表面，該結合表面之面積大於該外露表面之面積；於該承載板及第一線路層上形成線路增層結構，以於該承載板上形成初始基板，該線路增層結構具有至少一具有第一表面及第二表面之介電層、位於該介電層之第二表面上的第二線路層、及位於該介電層中且電性連接該第一及第二線路層之導電盲孔，且令該第一 線路層嵌埋於該介電層之第一表面中；移除該承載板，以露出該介電層之第一表面及第一線路層；以及於該初始基板上形成防焊層，且該防焊層中形成複數開孔，以露出部分之第一及第二線路層，令該第一線路層外露之部分作為打線墊，而該第二線路層外露之部分作為植球墊，且該打線墊具有相對之外表面及內表面，該外表面係外露於該防焊層之開孔中，且該外表面之面積大於該內表面的面積。

前述之封裝基板之製法中，該第二線路層之製法，係包括：於該承載板及第一線路層上形成該具有第一表面及第二表面之介電層；於該介電層之第二表面上形成第一金屬層；貫穿該第一金屬層及介電層形成複數盲孔，並露出部份之第一線路層；於該第一金屬層上、該盲孔之孔壁及該盲孔中之第一線路層上形成導電層；於該導電層上形成第二金屬層，以於該盲孔中形成該導電盲孔，並電性連接至該第一線路層；於該第二金屬層上形成阻層，且該阻層中形成複數開口區，以顯露出部分之第二金屬層；蝕刻移除各該開口區中之第二金屬層及其覆蓋之導電層與第一金屬層，以形成該第二線路層；以及移除該阻層。

前述之封裝基板之製法中，該打線墊及該植球墊上可形成表面處理層，且該表面處理層係可為鎳、鈀、金、錫所組群組之一者所製成。

於另一實施態樣中，該承載板可具有相對之第一表面及第二表面，且該第一及第二表面上均可形成該初始基板，當移除該承載板，可分離兩個初始基板。

由上可知，本發明藉由該打線墊外表面之面積大於該打線墊內表面之面積，相較於習知技術，本發明於進行打線式半導體封裝基板之製程時，因該打線墊外表面之結合面積易達到預定尺寸，而利於細線路之設計；再者，該第一線路層係嵌埋於該介電層中，俾可增加該第一線路層的黏著性，以避免細線路發生常見的剝離現象。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

請參閱第2A至2L圖，係為一種封裝基板之製法。

如第2A圖所示，提供一承載板20，其具有相對之兩表面20a,20b，且該兩表面20a,20b上均具有初始金屬層21；後續製程中，因於該承載板20之表面20a,20b上之製程均相同，僅以該承載板20之單一表面20a為例作說明，特此述明。

所述之承載板20係具有結合該初始金屬層21之離型層(未圖示)，以於後續製程中，便於分離該承載板20與金屬材。

如第2B圖所示，於該初始金屬層21上形成阻層22，且該阻層22中形成複數開口區220，以顯露出部分之初始金屬層21。

如第2C圖所示，蝕刻移除各該開口區220中之初始金屬層21，以形成第一線路層21a，且利用蝕刻之側蝕效 應，令該第一線路層21a對應該承載板20之一側之面積大於該第一線路層21a接觸該阻層22之一側之面積。

如第2D圖所示，移除該阻層22，令該第一線路層21a具有對應該承載板20之結合表面211a及相對之外露表面211b，該結合表面211a之面積大於該外露表面211b之面積。

本發明藉由該第一線路層21a形成於該承載板20上，令該第一線路層21a能有較多之材質選擇性。

請參閱第2E至2J圖，係於該承載板20及第一線路層21a上進行線路增層結構之製程。

如第2E圖所示，首先，於該承載板20及第一線路層21a上形成具有第一表面23a及第二表面23b之介電層23，令該第一線路層21a嵌埋於該介電層23之第一表面23a中，且該介電層23之第二表面23b具有係為銅之第一金屬層24a。

如第2F圖所示，接著，貫穿該第一金屬層24a及介電層23以形成複數盲孔230，以顯露出部分之第一線路層21a。

如第2G圖所示，於該第一金屬層24a、該盲孔230之孔壁及該盲孔230中之第一線路層21a上形成導電層25，再於該導電層25上形成第二金屬層24b，並於各該盲孔230中形成導電盲孔26，以電性連接至該第一線路層21a；所述之導電層25主要係作為電鍍第二金屬層24b所需之電流傳導路徑，其可由金屬、合金、沉積數層金屬層 所構成。

如第2H圖所示，於該第二金屬層24b上形成阻層27，且該阻層27中形成複數開口區270，以顯露出部分之第二金屬層24b。

如第2I圖所示，藉由蝕刻方式，移除各該開口區270中之第二金屬層24b及其所覆蓋之導電層25與第一金屬層24a，以於該介電層23之第二表面23b上形成第二線路層21b，且該第二線路層21b電性連接至該導電盲孔26。

如第2J圖所示，移除該阻層27，以於該承載板20之表面20a,20b上製成初始基板2。因該承載板20之兩表面20a,20b上之製程均相同，故可得到相同之兩個初始基板2。

另外，如第2J’圖所示，於另一實施態樣中，該線路增層結構可再繼續形成介電層23’、第二線路層21b’、及導電盲孔26’，以構成多層線路結構；於後續製程中，以第2J圖所示之結構作說明。

如第2K圖所示，移除該承載板20，以分離各該初始基板2，且各該初始基板2並外露出該介電層23之第一表面23a及第一線路層21a；於本實施例之後續製程中，僅以其中一初始基板2作說明。

本發明之第一線路層21a因原先對應該承載板20之結合表面211a之面積大於外露表面211b(即嵌埋於該初始基板2之介電層23中之部分)之面積，故於移除該承載板20後，該第一線路層21a之外露線寬(原結合表面211a之面積)大於另一側之線寬(原外露表面211b之面積)。

再者，該第一線路層21a係嵌埋於該介電層23之第一表面23a中，令該第一線路層21a與介電層23之間具有較佳之結合性。

如第2L圖所示，於該介電層23、第一及第二線路層21a,21b上形成防焊層28，且該防焊層28中形成複數開孔280，以露出部分之第一及第二線路層21a,21b，令該第一線路層21a外露之部分作為打線墊210a，而該第二線路層21b外露之部分作為植球墊210b，且該打線墊210a具有相對之外表面2100及內表面2101，該外表面2100係外露於該防焊層28之開孔280中。

因本發明之第一線路層21a外露側之線寬大於另一側之線寬，故該打線墊210a之外表面2100之面積大於該內表面2101的面積。

又，本發明於製作線路時，藉由蝕刻法之側蝕特性，令該打線墊210a外表面2100之面積大於該打線墊210a內表面2101之面積，當該第一線路層21a的間距縮小時，該打線墊210a外露之面積仍保有預定面積，以利於後續半導體晶片打線製程中之導線有效結合至該打線墊210a上。

接著，可於該打線墊210a外表面2100及植球墊210b上形成表面處理層29，且形成該表面處理層29之材料係為鎳、鈀、金、錫所組群組之其中一者。

本發明復提供一種封裝基板，係包括：由第一線路層21a與線路增層結構組成之初始基板2、以及防焊層28。

所述之線路增層結構係具有至少一具有第一表面23a 及第二表面23b之介電層23、位於該介電層23之第二表面23b上的第二線路層21b、及位於該介電層23中且電性連接該第二線路層21b之複數導電盲孔26。

所述之第一線路層係21a係嵌埋於該介電層23之第一表面23a中，並藉該導電盲孔26電性連接該第一及第二線路層21a,21b。

所述之防焊層28設於該初始基板2之介電層23、第一及第二線路層21a,21b上，且該防焊層28具有複數開孔280，以露出部分之第一及第二線路層21a,21b，該第一線路層21a外露之部分作為打線墊210a，而該第二線路層21b外露之部分作為植球墊210b，該打線墊210a具有相對之外表面2100及內表面2101，且該外表面2100外露於各該開孔280中，又該外表面2100之面積大於該內表面2101的面積。

前述之封裝基板中，於該打線墊210a及植球墊210b上形成表面處理層29，且該表面處理層29之材料係為鎳、鈀、金、錫所組群組之其中一者。

綜上所述，本發明係於承載板上形成第一線路層，且該第一線路層之結合表面之線寬大於外露表面之線寬，再於該承載板及第一線路層上形成線路增層結構，以於該承載板上形成初始基板，再移除該承載板，以露出該第一線路層，再於該初始基板上形成防焊層，且該防焊層中形成複數開孔，以露出部分之第一線路層作為打線墊，且該打線墊之外表面之面積大於內表面的面積，以令後續半導體 晶片打線製程中之導線易於電性連接該打線墊之外表面。

再者，因該打線墊外表面之結合面積易達到預定尺寸，而利於細線路之設計；此外，該第一線路層係嵌埋於該介電層中，俾可增加該第一線路層的黏著性，以避免細線路發生常見的剝離現象。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

10‧‧‧基板

10a‧‧‧第一表面

10b‧‧‧第二表面

100‧‧‧銅箔

101‧‧‧通孔

11,25‧‧‧導電層

12‧‧‧金屬層

13‧‧‧導電通孔

14,22,27‧‧‧阻層

140,220,270‧‧‧開口區

15a,21a‧‧‧第一線路層

15b,21b‧‧‧第二線路層

150a,210a‧‧‧打線墊

150b,210b‧‧‧植球墊

2‧‧‧初始基板

20‧‧‧承載板

20a,20b‧‧‧表面

21‧‧‧初始金屬層

211a‧‧‧結合表面

211b‧‧‧外露表面

2100‧‧‧外表面

2101‧‧‧內表面

23‧‧‧介電層

23a‧‧‧第一表面

23b‧‧‧第二表面

230‧‧‧盲孔

24a‧‧‧第一金屬層

24b‧‧‧第二金屬層

26‧‧‧導電盲孔

28‧‧‧防焊層

280‧‧‧開孔

29‧‧‧表面處理層

第1A至1E圖係為習知封裝基板之製法之剖視示意圖；以及第2A至2L圖係為本發明封裝基板之製法之剖視示意圖；其中，第2J’圖係為第2J圖之另一實施態樣。

2‧‧‧初始基板

21a‧‧‧第一線路層

21b‧‧‧第二線路層

210a‧‧‧打線墊

2100‧‧‧外表面

2101‧‧‧內表面

210b‧‧‧植球墊

23‧‧‧介電層

23a‧‧‧第一表面

23b‧‧‧第二表面

26‧‧‧導電盲孔

28‧‧‧防焊層

280‧‧‧開孔

29‧‧‧表面處理層

Claims (9)

1. 一種封裝基板，係包括：初始基板，係由第一線路層及線路增層結構組成，該線路增層結構具有至少一具有第一表面及第二表面之介電層、位於該介電層之第二表面上的第二線路層、及位於該介電層中且電性連接該第二線路層之複數導電盲孔，而該第一線路層係嵌埋於該介電層之第一表面中，並藉該些導電盲孔電性連接該第一及第二線路層；以及防焊層，係設於該初始基板上，且該防焊層具有複數開孔，以露出部分之第一及第二線路層，令該第一線路層外露之部分作為打線墊，而該第二線路層外露之部分作為植球墊，該打線墊具有相對之外表面及內表面，該外表面係外露於各該開孔中，且該外表面之面積大於該內表面的面積。
2. 如申請專利範圍第1項所述之封裝基板，復包括表面處理層，係形成於該打線墊及植球墊上。
3. 如申請專利範圍第2項所述之封裝基板，其中，形成該表面處理層之材料係為鎳、鈀、金、錫所組群組之其中一者。
4. 一種封裝基板之製法，係包括：提供一承載板，其表面上具有初始金屬層；於該初始金屬層上形成阻層，且該阻層中形成複數開口區，以顯露出部分之初始金屬層； 蝕刻移除各該開口區中之初始金屬層，以形成第一線路層；移除該阻層，令該第一線路層具有對應該承載板之結合表面及相對之外露表面，該結合表面之面積大於該外露表面之面積；於該承載板及第一線路層上形成線路增層結構，以於該承載板上形成初始基板，該線路增層結構具有至少一具有第一表面及第二表面之介電層、位於該介電層之第二表面上的第二線路層、及位於該介電層中且電性連接該第一及第二線路層之導電盲孔，且令該第一線路層嵌埋於該第一介電層之第一表面中；移除該承載板，以露出該介電層之第一表面及第一線路層；以及於該初始基板上形成防焊層，且該防焊層中形成複數開孔，以露出部分之第一及第二線路層，令該第一線路層外露之部分作為打線墊，而該第二線路層外露之部分作為植球墊，且該打線墊具有相對之外表面及內表面，該外表面係外露於該防焊層之開孔中，且該外表面之面積大於該內表面的面積。
5. 如申請專利範圍第4項所述之封裝基板之製法，其中，該第二線路層之製法，係包括：於該承載板及第一線路層上形成該具有第一表面及第二表面之介電層；於該介電層之第二表面上形成第一金屬層； 貫穿該第一金屬層及介電層以形成複數盲孔，且露出部份之第一線路層；於該第一金屬層上、該盲孔之孔壁及該盲孔中之第一線路層上形成導電層；於該導電層上形成第二金屬層，並於該盲孔中形成該導電盲孔以電性連接至該第一線路層；於該第二金屬層上形成阻層，且該阻層中形成複數開口區，以顯露出部分之第二金屬層；蝕刻移除各該開口區中之第二金屬層及其覆蓋之導電層與第一金屬層，以於該介電層之第二表面上形成該第二線路層；以及移除該阻層。
6. 如申請專利範圍第4項所述之封裝基板之製法，其中，該打線墊及植球墊上形成表面處理層。
7. 如申請專利範圍第6項所述之封裝基板之製法，其中，形成該表面處理層之材料係為鎳、鈀、金、錫所組群組之一者所製成。
8. 如申請專利範圍第4項所述之封裝基板之製法，其中，該承載板具有相對之第一表面及第二表面，且該第一及第二表面上形成該初始基板。
9. 如申請專利範圍第8項所述之封裝基板之製法，復包括移除該承載板，以分離各該初始基板。