JP2004055894A - プリント回路板の構造 - Google Patents
プリント回路板の構造 Download PDFInfo
- Publication number
- JP2004055894A JP2004055894A JP2002212559A JP2002212559A JP2004055894A JP 2004055894 A JP2004055894 A JP 2004055894A JP 2002212559 A JP2002212559 A JP 2002212559A JP 2002212559 A JP2002212559 A JP 2002212559A JP 2004055894 A JP2004055894 A JP 2004055894A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- printed circuit
- circuit board
- masking layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】基板10と、基板10に配設され複数の銅トレース21からなり、電流を流し、電気めっき部213があり電気めっき部213にそれぞれ接続層22が形成されている第1区域および電気めっき部213と電気的に接続可能な第2区域212を含んだ回路パターン20と、基板10上に形成され、回路パターン20を被覆しているが電気めっき部213に対応する位置が開かれ接続層22を露出させるマスキング層とを備える。マスキング層には、回路パターン20の第2区域212に対応した位置に微孔34がある。
【選択図】 図3
Description
【発明の属する技術分野】
本発明はエレクトロニクス産業に関係し、特にプリント回路板(PCB)の電気構造に関する。
【0002】
【従来の技術】
従来公知のプリント回路板80の製造プロセスでは、図1に示したように、まず基板(substrate)81を作製し、その上に回路パターン(conductor pattern)82および複数のめっきスルーホール(PTH)822を備えさせる。回路パターン82は複数の銅トレース821から構成されている。基板81には各銅トレース821を接続するバストレース(bus trace)83が備わっている。所定のステップが完了したら、バストレース83に電気を通し、各銅トレース821の所定位置において接続層84(業界でゴールデンフィンガー(golden finger)と言われるもの)を電気めっきする。接続層84のめっきプロセスが完了すると、バストレース83は除去され、プリント回路板80が図2で示した態様を形成する。
【0003】
【発明が解決しようとする課題】
図から明らかなように、基板81では2つの銅トレース821aと821bとの間に必ず所定の空間821を残して、他の銅トレースの無効区域821c、821d、821fを通過させねばならない。いわゆる無効区域は銅トレース821とバストレース83を接続させる区域であり、これによって接続層84を電気めっきするが、回路パターン82が作動するときには、無効区域には電流が流れない。換言すると、基板81にはいくつもの無効区域があり、しかも無効区域は避けられないものであるため、基板81を有効に縮小させることができなかった。
本発明の目的は、プリント回路板上の無効空間を減少させ、プリント回路板のサイズを縮小させるプリント回路板の構造を提供することにある。
【0004】
【課題を解決するための手段】
前記目的を達成するため、本発明の請求項記載のプリント回路板の構造は、基板と、基板に配設され複数の金属トレースからなり、電流を流し、少なくとも1つの電気めっき部があり各電気めっき部にそれぞれ接続層が形成されている少なくとも1つの第1区域および少なくとも1個の電気めっき部と電気的に接続できる少なくとも1つの第2区域を含んだ回路パターンと、基板上に形成され、回路パターンを被覆しているが電気めっき部に対応する位置が開かれ接続層を露出させるマスキング層とを備える。マスキング層には、回路パターンの第2区域に対応した位置に少なくとも1個の微孔がある。
【0005】
【発明の実施の形態】
次に図を参照しながら本発明をさらに説明する。
図3と図4は、本発明の第1実施例が提供するプリント回路板の構造を示し、それには、多機能エポキシ樹脂(multi−function epoxy resin)からなり、第1の側101および第2の側102を備え、第1の側101から第2の側102に貫通している所定数のスルーホール11が設けられた基板10と、複数の銅トレース21からなり、基板10の第1の側101と第2の側102に設置された回路パターン20とが備わっている。スルーホール11のなかにも銅トレースが第1の側101と第2の側102を連接している回路パターン20があって、めっきスルーホール11を形成している。各銅トレース21はできるだけ相互に接近させ、基板10のサイズを縮小させている。
【0006】
図5に示したように、回路パターン20は第1区域211と第2区域212を備えている。
第1区域211には回路パターン20において電流が流れる銅トレースが備わっているため、めっきスルーホール11およびはんだボールパッド12などはいずれも回路パターン20の第1区域211に位置している。第1区域には複数の電気めっき部213があって、接続層22がその上に配設されている。接続層22は業界ではゴールデンフィンガー(golden finger)と呼ばれているニッケル−金合金層である。接続層22は実務において、ワイアボンディング(wire bonding)用、はんだボールパッド設置用、或いは他回路との電気接続用として用いられる。
【0007】
第2区域212は第1区域211末端における小域の銅トレースであり、第1区域211を介して電気めっき部213と電気的に連通している。第2区域212は回路パターン20の作動時には電流が流れない。換言すれば、第2区域212は回路パターン20の無効区域となる。第2区域212はめっきスルーホール11の隣りに位置させてもよく(図5参照)、またははんだボールパッド12の隣りか(図6参照)接続層22の隣り、或いは回路パターン20の電流が流れるいずれかの区域に位置させてもよい。
【0008】
図4に示すように、マスキング層30は基板10の第1の側101および第2の側102に形成させるとともに、めっきスルーホール11に充填させる。本実施例では、マスキング層30の構成材料に多機能エポキシ樹脂を使用している。マスキング層30は回路パターン20を被覆しているが、接続層22に対応する位置が開かれ、これにより接続層22が露出され、前記ワイアボンディングやはんだボールパッドの溶接に用いられる。マスキング層30は第2区域212に対応する位置に微孔34を有しており、微孔34底端の第2区域212も除去される。
【0009】
図7に示すように、次にプリント回路板の製造プロセスを開示し、マスキング層30に微孔34を有したプリント回路板構造において、いかにしてその基板10のサイズを縮小させるかを説明する。
図7に示すように、まず基板10を作製し、その上に回路パターン20を備えさせる。
【0010】
次に図7に示すように、基板10にマスキング層30を形成させ、回路パターン20を被覆するとともに、マスキング層30の回路パターン20の電気めっき部213および微孔34に対応する部分を除去して、回路パターン20の第1区域211の電気めっき部213および第2区域212を露出させる。
【0011】
続けて図7に示すように、マスキング層30に導電層50を形成させ、導電層50を、第2区域212を介して第1区域211の電気めっき部213と電気的に接続させる。
さらに図7に示すように、導電層50に第2マスキング層60を形成させるとともに、第2マスキング層60の所定部位を開き、回路パターン20の電気めっき部213を露出させる。
【0012】
続けて図7に示すように、導電層50に電気を通し、回路パターン20の電気めっき部213上に接続層22を電気めっきする。
最後に、図7に示すように、残った第2マスキング層60および導電層50をエッチングする。本ステップの実施と同時に、回路パターン20の第2区域212も微孔34の露出部分を介して一緒に除去される。
【0013】
前記製造方法からわかるように、基板上にバストレースを配設しなくても、回路パターンの所定位置において接続層の電気めっきができる。このように、前記方法によって作製したプリント回路板では、回路パターンの無効区域に空間を残す必要がなく、換言すれば、本方法で作製したプリント回路板は、図2と図4の比較からわかるように、サイズを縮小可能である。前記方法で作製したプリント回路板には、マスキング層30において回路パターン20の第2区域212に対応する位置に微孔34が備わっているという顕著な特徴がある。
【0014】
図8は本発明の第2実施例によるプリント回路板の外観図であり、前記との相違は回路パターン20に複数の電気めっき部213を電気的に接続する複数の伝導部214が備わっていることである。これにより、伝導部214を介して接続した銅トレース上に、1個ないし2個の第2区域212があれば、電気めっき部213において接続層22を電気めっきするという目的を達成する。伝導部214は接続層の電気めっきが完了すると除去される。従って、図3と図8の比較からわかるように、本発明の第2実施例によるプリント回路板では、マスキング層30は銅トレース21の各々に微孔34を備えているわけではない。
【図面の簡単な説明】
【図1】従来のプリント回路板上にバストレースを配設したところを示す外観図である。
【図2】図1におけるバストレースが除去されたところを示す外観図である。
【図3】本発明の第1実施例によるプリント回路板の外観図である。
【図4】本発明の第1実施例によるプリント回路板の断面図である。
【図5】本発明の第1実施例による銅トレースであり、微孔がめっきスルーホールの隣りにあることを示す模式図である。
【図6】本発明の第1実施例による銅トレースであり、微孔がはんだボールパッドの隣りにあることを示す模式図である。
【図7】本発明の第1実施例によるプリント回路板の製造プロセスを示す断面図である。
【図8】本発明の第2実施例によるプリント回路板の外観図である。
【符号の説明】
10 基板
20 回路パターン
21 銅トレース
22 接続層
30 マスキング層
34 微孔
211 第1区域
212 第2区域
213 電気めっき部
Claims (6)
- 基板と、
基板に配設され複数の金属トレースからなり、電流を流すことが可能であり、少なくとも1つの電気めっき部があり各電気めっき部にそれぞれ接続層が形成されている少なくとも1つの第1区域および少なくとも1個の該電気めっき部と電気的に接続可能な少なくとも1つの第2区域を含んだ回路パターンと、
基板上に形成され、回路パターンを被覆するとともに、電気めっき部に対応する位置が開かれ接続層を露出させるマスキング層とを備え、
マスキング層は回路パターンの第2区域に対応する位置に、少なくとも1個の微孔を有することを特徴とするプリント回路板の構造。 - 基板には少なくとも1個のめっきスルーホールがあり、マスキング層の微孔が該めっきスルーホールの隣りに位置していることを特徴とする請求項1記載のプリント回路板の構造。
- 接続層は、はんだボールパッドを備え、マスキング層の微孔が該はんだボールパッドの隣りに位置していることを特徴とする請求項1記載のプリント回路板の構造。
- マスキング層の微孔が回路パターンの金属トレースに近接する末端部に位置していることを特徴とする請求項1記載のプリント回路板の構造。
- マスキング層の微孔が接続層の隣りに位置していることを特徴とする請求項1記載のプリント回路板の構造。
- 第2区域が微孔の下方の部分で除去されることを特徴とする請求項1記載のプリント回路板の構造。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02254875A EP1381259A1 (en) | 2002-07-11 | 2002-07-11 | Structure of printed circuit board (PCB) |
US10/192,686 US20040007386A1 (en) | 2002-07-11 | 2002-07-11 | Structure of printed circuit board (PCB) |
JP2002212559A JP2004055894A (ja) | 2002-07-11 | 2002-07-22 | プリント回路板の構造 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02254875A EP1381259A1 (en) | 2002-07-11 | 2002-07-11 | Structure of printed circuit board (PCB) |
US10/192,686 US20040007386A1 (en) | 2002-07-11 | 2002-07-11 | Structure of printed circuit board (PCB) |
JP2002212559A JP2004055894A (ja) | 2002-07-11 | 2002-07-22 | プリント回路板の構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004055894A true JP2004055894A (ja) | 2004-02-19 |
Family
ID=32314725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002212559A Pending JP2004055894A (ja) | 2002-07-11 | 2002-07-22 | プリント回路板の構造 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20040007386A1 (ja) |
EP (1) | EP1381259A1 (ja) |
JP (1) | JP2004055894A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010171351A (ja) * | 2008-12-25 | 2010-08-05 | Kyocera Corp | 配線基板及び配線基板の製造方法並びにプローブカード |
WO2013036862A2 (en) * | 2011-09-07 | 2013-03-14 | Samtec, Inc. | Via structure for transmitting differential signals |
JP2023528696A (ja) * | 2020-03-27 | 2023-07-06 | 京東方科技集團股▲ふん▼有限公司 | 表示パネル及び表示装置 |
JP7548942B2 (ja) | 2020-03-27 | 2024-09-10 | 京東方科技集團股▲ふん▼有限公司 | 表示パネル及び表示装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7944029B2 (en) * | 2009-09-16 | 2011-05-17 | Sandisk Corporation | Non-volatile memory with reduced mobile ion diffusion |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3240387C1 (de) * | 1982-11-02 | 1983-11-17 | Klaus 5650 Solingen Grah | Abdeckband fuer galvanische Prozesse |
TW368745B (en) * | 1994-08-15 | 1999-09-01 | Citizen Watch Co Ltd | Semiconductor device with IC chip highly secured |
CN1104832C (zh) * | 1996-08-09 | 2003-04-02 | 松下电工株式会社 | 独立导体电路电镀的方法 |
JP3437107B2 (ja) * | 1999-01-27 | 2003-08-18 | シャープ株式会社 | 樹脂封止型半導体装置 |
JP2000353760A (ja) * | 1999-06-10 | 2000-12-19 | Sony Chem Corp | 半導体素子搭載用中継基板の製造方法 |
US6593658B2 (en) * | 1999-09-09 | 2003-07-15 | Siliconware Precision Industries, Co., Ltd. | Chip package capable of reducing moisture penetration |
JP4155434B2 (ja) * | 1999-10-12 | 2008-09-24 | 日本サーキット工業株式会社 | 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法 |
JP4129665B2 (ja) * | 1999-10-12 | 2008-08-06 | 日本サーキット工業株式会社 | 半導体パッケージ用基板の製造方法 |
IT1320025B1 (it) * | 2000-04-10 | 2003-11-12 | Viasystems S R L | Supporto del tipo a circuito stampato per circuiti elettroniciintegrati, procedimento per la sua fabbricazione, e componente |
JP3488888B2 (ja) * | 2000-06-19 | 2004-01-19 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ用回路基板の製造方法及びそれを用いた半導体パッケージ用回路基板 |
-
2002
- 2002-07-11 EP EP02254875A patent/EP1381259A1/en not_active Withdrawn
- 2002-07-11 US US10/192,686 patent/US20040007386A1/en not_active Abandoned
- 2002-07-22 JP JP2002212559A patent/JP2004055894A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010171351A (ja) * | 2008-12-25 | 2010-08-05 | Kyocera Corp | 配線基板及び配線基板の製造方法並びにプローブカード |
WO2013036862A2 (en) * | 2011-09-07 | 2013-03-14 | Samtec, Inc. | Via structure for transmitting differential signals |
WO2013036862A3 (en) * | 2011-09-07 | 2013-05-10 | Samtec, Inc. | Via structure for transmitting differential signals |
US9137887B2 (en) | 2011-09-07 | 2015-09-15 | Samtec, Inc. | Via structure for transmitting differential signals |
US9198280B2 (en) | 2011-09-07 | 2015-11-24 | Samtec, Inc. | Via structure for transmitting differential signals |
US9215795B2 (en) | 2011-09-07 | 2015-12-15 | Samtec, Inc. | Via structure for transmitting differential signals |
JP2023528696A (ja) * | 2020-03-27 | 2023-07-06 | 京東方科技集團股▲ふん▼有限公司 | 表示パネル及び表示装置 |
JP7548942B2 (ja) | 2020-03-27 | 2024-09-10 | 京東方科技集團股▲ふん▼有限公司 | 表示パネル及び表示装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1381259A1 (en) | 2004-01-14 |
US20040007386A1 (en) | 2004-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100536637C (zh) | 导电连接方法 | |
US7226807B2 (en) | Method of production of circuit board utilizing electroplating | |
US8110752B2 (en) | Wiring substrate and method for manufacturing the same | |
EP1942711B1 (en) | Method of manufacturing a wiring board including electroplating | |
TW201703592A (zh) | 印刷電路板及製造印刷電路板之方法 | |
JPH08204333A (ja) | 印刷配線板の製造方法 | |
JPH02306690A (ja) | 表面実装用配線基板の製造方法 | |
JP4266717B2 (ja) | 半導体装置の製造方法 | |
JP2004055894A (ja) | プリント回路板の構造 | |
JP2003188509A (ja) | プリント配線基板 | |
JP2007053146A (ja) | 封止型プリント基板及びその製造方法 | |
JP2548584B2 (ja) | ハンダバンプ付き回路基板の製造方法 | |
KR101313155B1 (ko) | 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법 | |
US5981311A (en) | Process for using a removeable plating bus layer for high density substrates | |
JPH1079568A (ja) | プリント配線板の製造方法 | |
JPH10233563A (ja) | プリント配線基板及びその製造方法 | |
CN1468045A (zh) | 印刷电路板的结构 | |
JPH06112395A (ja) | 混成集積回路装置 | |
JP2004172422A (ja) | 立体構造基板及びその製造方法 | |
KR101776298B1 (ko) | 매립형 인쇄회로기판 및 그 제조방법 | |
JPH0739258Y2 (ja) | 基板のエッジにおける端子構造 | |
JP2009016699A (ja) | 配線回路基板およびその製造方法 | |
CN114642085A (zh) | 布线电路基板 | |
JPH10233568A (ja) | プリント配線基板の製造方法及びこれに用いるメッキ用治具 | |
JP4306155B2 (ja) | 電子部品構成体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070725 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071025 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071030 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080303 |