KR20090066252A - 배선 기판의 제조 방법, 배선 기판, 및 반도체 디바이스 - Google Patents

배선 기판의 제조 방법, 배선 기판, 및 반도체 디바이스 Download PDF

Info

Publication number
KR20090066252A
KR20090066252A KR1020080129550A KR20080129550A KR20090066252A KR 20090066252 A KR20090066252 A KR 20090066252A KR 1020080129550 A KR1020080129550 A KR 1020080129550A KR 20080129550 A KR20080129550 A KR 20080129550A KR 20090066252 A KR20090066252 A KR 20090066252A
Authority
KR
South Korea
Prior art keywords
plating
mounting terminals
mounting
insulating base
interconnects
Prior art date
Application number
KR1020080129550A
Other languages
English (en)
Other versions
KR101057607B1 (ko
Inventor
신지 미츠조노
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20090066252A publication Critical patent/KR20090066252A/ko
Application granted granted Critical
Publication of KR101057607B1 publication Critical patent/KR101057607B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

복수의 탑재 단자, 그 복수의 탑재 단자 주위에 형성된 평면 전극, 및 각각이, 서로 다른 복수의 탑재 단자 및 평면 전극에 각각 접속되는 복수의 도금용의 상호접속부가 배선 기판의 일 표면에 형성된다. 배선 기판을 제조하는 방법은, 절연 베이스상에 도금용의 마스크 막을 형성하고, 탑재 단자상에 도금된 막 및 마스크 막으로부터 노출된 도금용의 상호접속부를 형성하는 단계; 도금용의 마스크 막상에서, 그 안에 형성된 도금된 막을 갖는 영역 외부의 복수의 탑재 단자용의 개구를 커버하도록 상호접속부 제거용 마스크 막을 배치하는 단계; 및 상호 접속부 제거용 마스크 막을 통해, 그 상호접속부 제거용 마스크 막으로부터 노출된 도금용의 상호접속부 및 도금된 막을 제거하는 단계를 포함한다.
배선 기판

Description

배선 기판의 제조 방법, 배선 기판, 및 반도체 디바이스{METHOD OF MANUFACTURING WIRING BOARD, WIRING BOARD, AND SEMICONDUCTOR DEVICE}
본 출원은, 그 내용이 참조로 여기에 통합되는 일본 특허 출원 2007-325816 호에 기초한다.
본 발명은 배선 기판의 제조 방법, 배선 기판, 및 반도체 디바이스에 관한 것이다.
배선 기판의 탑재 단자부상에 전해 도금에 의해 Ni, Au 등을 증착하기 위해서는, 통상적으로 구리로 이루어진 피더 상호접속부를 타겟 탑재 단자로부터 인출하며, 그 상호접속부를 배선 기판 외부의 패널부상의 피더 컨덕터에 접속함으로써 탑재 단자에 전류를 공급하는 것이 필요하였다.
일본 특허 공개 공보 2001-68588 호는, 복수의 탑재 단자에 각각 접속된 복수의 피더 컨덕터를 집중화 영역으로 집중화하고, 이들을 공통 평면 접지 컨덕터에 접속하며, 평면 접지 컨덕터를 통해 전류를 공급함으로써, 탑재 단자상에 전해 도금하는 기술을 기재한다. 전해 도금의 완료 이후에, 다이를 사용하여 패키지 베이스 (package base) 를 천공함으로써, 복수의 피더 컨덕터가 집중화 영역에서 절단된다. 복수의 피더 컨덕터의 이러한 집중화된 배열 및 집중화 영역에서의 절단은 절단측의 수를 감소시키는데 기여한다. 또한, 평면 접지 컨덕터를 통한 전류 공급은 패키지 영역의 외부로 피더 컨덕터를 인출하는 것을 더 이상 필요하지 않게 하여, 피더 컨덕터로 인해 패키지 영역이 분할되는 것을 방지한다. 분할된 피더 컨덕터가 스터브 또는 차폐선으로서 기능하게 할 수도 있다는 것이 또한 기재되어 있다.
반도체 칩의 더 높은 집적도 및 더 빠른 동작 속도를 향한 최근의 진보는, 반도체 칩의 상호접속부 패턴 및 탑재 단자의 더 높은 정도의 치수적 감축에 대한 필요성을 상승시켰고, 여기서, 패턴 레이아웃에 대한 더 작은 제한이 더욱 바람직할 것이다. 그러나, 일본 특허 공개 공보 2001-68588 호에 기재되어 있는 바와 같이 복수의 피더 컨덕터의 절단측의 임의의 집중화 시도는 패턴 레이아웃에 대한 제한을 상승시킬 수도 있으며, 치수적 감축의 어려움을 상승시킬 수도 있다. 또한, 동작 속도가 개선된 최근의 반도체 칩에서, 절단 이후에 그 주위에 제거되지 않고 남아 있는 임의의 잔류 상호접속부가 큰 잡음을 초래할 수도 있으며, 이 잡음은 탑재 단자로 및 탑재 단자로부터 입력 및 출력된 신호에 악영향을 미칠 수도 있다.
본 발명에 따르면,
일 표면에서 소정의 탑재 영역을 포함하는 절연 베이스;
그 절연 베이스의 일 표면에서의 탑재 영역에 배열된 복수의 탑재 단자;
그 절연 베이스의 일 표면상의 탑재 영역에서 복수의 탑재 단자 주위에 형성된 평면 전극;
각각이, 서로 상이한 복수의 탑재 단자 및 평면 전극에 각각 접속되는 복수의 도금용의 상호접속부; 및
절연 베이스를 커버하도록 절연 베이스의 일 표면상에 형성되고, 탑재 단자가 노출되는 것을 허용하면서 복수의 탑재 단자에 대응하는 위치에 각각 제공된 복수의 탑재 단자용의 개구를 가지며, 도금용의 상호접속부가 노출되는 것을 허용하면서 각각의 도금용의 상호접속부에 접속된 탑재 단자 각각과 평면 전극 사이의 절단이 허용되는 위치에서 복수의 도금용의 상호접속부 각각상에 제공된 절단용 개구를 갖는 도금용의 마스크 막을 포함하는 배선 기판을 제조하는 방법이 제공되며,
이 방법은,
배선 기판상의 도금용의 마스크 막으로부터 노출된 탑재 단자 및 도금용의 상호접속부의 표면상에 도금된 막을 형성하는 단계;
도금용의 마스크 막상에, 복수의 탑재 단자용의 개구를 커버하며, 복수의 도금용의 상호접속부 각각상의 절단용 개구 중 적어도 하나에 대응하는 위치에서 개구를 갖는 상호접속부 제거용 마스크를 배치하는 단계; 및
상호접속부 제거용 마스크를 통해, 상호접속부 제거용 마스크로부터 노출된 도금용의 상호접속부 및 도금된 막을 제거하는 단계를 포함한다.
본 발명에 따르면,
일 표면상에서 소정의 탑재 영역을 포함하는 절연 베이스;
그 절연 베이스의 일 표면에서의 탑재 영역에 배열된 복수의 탑재 단자;
그 절연 베이스의 일 표면상의 탑재 영역에서의 복수의 탑재 단자 주위에 형성된 평면 전극; 및
각각이, 서로 상이한 복수의 탑재 단자 및 평면 전극에 각각 접속되는 복수 의 도금용의 상호접속부를 포함하는 배선 기판이 또한 제공된다.
본 발명에 따르면,
일 표면상에서 소정의 탑재 영역을 포함하는 절연 베이스;
그 절연 베이스의 일 표면에서의 탑재 영역에 배열된 복수의 탑재 단자;
그 절연 베이스의 일 표면상의 탑재 영역에서의 복수의 탑재 단자 주위에 형성된 평면 전극;
각각이, 서로 상이한 복수의 탑재 단자에 접속된 복수의 경로를 따라 형성되며 평면 전극에 각각 접속되는 복수의 도금용의 상호접속부; 및
절연 베이스를 커버하도록 절연 베이스의 일 표면상에 형성되고, 탑재 단자가 노출되는 것을 허용하면서 복수의 탑재 단자에 대응하는 위치에 각각 제공된 복수의 탑재 단자용의 개구를 가지며, 도금용의 상호접속부가 노출되는 것을 허용하면서 각각의 경로에 접속된 탑재 단자 각각과 평면 전극 사이의 절단이 허용되는 위치에서 복수의 경로 각각상에 제공된 절단용 개구를 갖는 도금용의 마스크 막을 포함하는 배선 기판이 또한 제공되며,
도금용의 상호접속부는 복수의 경로 각각상의 절단용 개구를 배제한 경로에 대응하는 위치에 형성된다.
본 발명에 따르면,
일 표면상에서 소정의 탑재 영역을 포함하는 절연 베이스;
그 절연 베이스의 일 표면에서의 탑재 영역에 배열된 복수의 탑재 단자;
그 절연 베이스의 일 표면상의 탑재 영역에서의 복수의 탑재 단자 주위에 형 성된 평면 전극;
각각이, 서로 상이한 복수의 탑재 단자에 접속된 복수의 경로를 따라 형성되며 평면 전극에 각각 접속되는 복수의 도금용의 상호접속부;
절연 베이스를 커버하도록 절연 베이스의 일 표면상에 형성되고, 탑재 단자가 노출되는 것을 허용하면서 복수의 탑재 단자에 대응하는 위치에 각각 제공된 복수의 탑재 단자용의 개구를 가지며, 도금용의 상호접속부가 노출되는 것을 허용하면서 각각의 경로에 접속된 탑재 단자 각각과 평면 전극 사이의 절단이 허용되는 위치에서 복수의 경로 각각상에 제공된 절단용 개구를 갖는 도금용의 마스크 막; 및
배선 기판상에 배치되며, 탑재 단자 중 적어도 하나에 전기적으로 접속된 반도체 칩을 포함하는 배선 기판을 포함하는 반도체 디바이스가 또한 제공되며,
도금용의 상호접속부는 복수의 경로 각각상의 절단용 개구를 배제한 경로에 대응하는 위치에 형성된다.
상술한 구성에 따르면, 각각이 거기에 접속된 복수의 탑재 단자를 갖는 복수의 상호접속부가 탑재 단자 주위에 형성된 평면 전극에 접속된다. 이러한 구성으로, 다수의 탑재 단자를 밀집하게 배열할 필요가 있더라도, 전류가 평면 전극으로부터 임의의 도금용의 탑재 단자를 통해 공급될 수 있으면서, 패턴 레이아웃에서의 큰 자유도를 보장한다. 예를 들어, 종래의 밀집 상호접속 패턴에서, 탑재 영역 내부 깊이 배열된 탑재 단자에 도금용의 상호접속부를 접속하는 것이 어려웠다. 그러나, 상술한 구성에 따르면, 도금용의 상호접속부를 분기하거나, 다른 탑재 단자를 그 사이에 배치함으로써, 이러한 탑재 단자가 평면 전극에 접속될 수도 있다. 따라서, 도금용의 상호접속부를 길게 연장하는 것이 더이상 필요하지 않아서, 나중에 더이상 필요하지 않을 도금용의 상호접속부가 불필요하게 연장되는 것이 방지될 수도 있다. 이러한 구성으로, 탑재 단자는, 본질적으로 도금용의 상호접속부를 필요로 하지 않는 무전해 도금에서와 거의 등가인 설계의 자유도에 따라 배열될 수도 있다.
도금 이후에, 탑재 단자는 도금용의 상호접속부를 절단함으로써, 평면 전극으로부터 및 다른 탑재 단자로부터 절단될 수도 있다. 그 결과, 탑재 단자로 및 탑재 단자로부터 입력 및 출력된 신호를 손상시킬 수도 있는 잡음이 감소될 수도 있으며, 신호 또는 전원의 전기적 특성이 개선될 수도 있다. 여기에서의 배선 기판의 일 표면은, 그 상부에 반도체 칩의 탑재를 허용하는 표면, 또는 탑재된 상태에서 마더 보드에 대면하는 표면을 의미한다.
상술한 구성요소의 임의의 조합, 및 방법, 디바이스 등 중에서 교환되는 본 발명의 임의의 표현이 본 발명의 실시형태들로서 실시될 수도 있다.
본 발명에 따르면, 패턴 레이아웃의 자유도가 개선될 수도 있으며, 탑재 단자로 및 탑재 단자로부터의 입력 및 출력에 손상을 주는 잡음이 감소될 수도 있다.
본 발명의 상기 및 다른 목적들, 이점들 및 특징들은 첨부한 도면과 관련하여 취해진 특정한 바람직한 실시형태들의 아래의 설명으로부터 더욱 명백해질 것이 다.
이제, 예시적인 실시형태들을 참조하여 본 발명을 설명한다. 당업자는, 다수의 대안의 실시형태들이 본 발명의 교시를 사용하여 달성될 수 있으며 본 발명이 설명을 위해 예시된 실시형태에 제한되지 않는다는 것을 인식할 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시형태들을 설명할 것이다. 모든 도면에서, 임의의 유사한 구성요소에는 유사한 참조 부호가 제공되어, 반복적인 설명을 회피할 것이다.
도 1 은, 본 실시형태에서 배선 기판을 제조하는 절차를 나타내는 흐름도이다.
아래의 실시형태에서, 그 위에 복수의 탑재 단자가 형성되어 있는 배선 기판이 후술하는 절차에 따라 제조된다. 아래의 설명은 배선 기판의 상부 표면에 제공된 프로세스를 다루며, 이 프로세스는 또한 배선 기판의 배면에 유사하게 제공될 수도 있다. 여기에서의 배선 기판은 다층 구조를 가질 수도 있다. 아래의 설명은, 반도체 칩이 배선 기판의 상부 표면상에 탑재되며, 배선 기판이 마더 보드상에서 배면측상에 탑재되는 경우를 다룬다.
여기에서의 배선 기판은 소정의 탑재 영역을 포함하는 절연 베이스를 포함할 수도 있으며, 절연 베이스의 표면이 배선 기판의 상부 표면 및 배면에 노출되게 할 수도 있다. 절연 베이스의 상부 표면상의 탑재 영역은, 그 위에 상호접속부 패턴이 형성되어 있는 것으로서 구성될 수도 있으며, 여기서, 상호접속부 패턴은 복수의 탑재 단자, 그 복수의 탑재 단자 주위에 형성된 평면 전극, 및 평면 전극에 각각 접속되며 서로 상이한 복수의 평면 전극 탑재 단자에 접속된 복수의 도금용의 상호접속부를 포함한다. 이것은, 도금용의 상호접속부 각각이 다른 도금용의 상호접속부에 접속되지 않은 복수의 평면 전극 탑재 단자 및 평면 전극에 접속된다는 것을 의미한다.
이러게 구성된 배선 기판의 절연 베이스상에서, 절연 베이스의 전체 표면을 커버하기 위해 솔더 레지스트 막 (도금용 마스크 막) 이 형성되며, 그 후, 개구가 솔더 레지스터 막에 형성된다 (S102). 여기에서의 개구는, 탑재 단자가 노출되는 것을 허용하면서 복수의 탑재 단자에 대응하는 위치에 각각 제공된 복수의 탑재 단자용의 개구를 포함할 수도 있으며, 도금용의 상호접속부가 노출되는 것을 허용하면서 도금용의 상호접속부 각각에 접속된 탑재 단자 각각과 평면 전극 사이의 절단이 허용되는 위치에서 도금용의 상호접속부 각각상에 제공된 절단용 개구를 갖는다.
다음으로, 도금된 막이 도금용의 마스크 막으로부터 노출된 탑재 단자 및 도금용의 상호접속부의 표면상에 형성된다 (S104).
다음으로, 복수의 탑재 단자용의 개구를 커버하며, 도금용의 상호접속부 각각상의 절단용 개구 중 적어도 하나에 대응하는 위치에서 개구를 갖는 상호접속부 제거용 마스크가 솔더 레지스터 막상에 배치된다 (S106).
그 후, 상호접속부 제거용 마스크를 통해, 상호접속부 제거용 마스크로부터 노출된 도금용의 상호접속부 및 도금된 막이 제거됨으로써, 도금용의 상호접속부를 절단한다 (S108).
다음으로, 상호접속부 제거용 마스크가 제거된다 (S110).
도 2a 및 2b 는 본 실시형태의 배선 기판의 상부 표면의 예시적인 구성을 도시하는 개략 평면도이다. 도 2a 는 도금용의 상호접속부 (120) 의 절단 이전의 상태를 도시하는 도면이다.
도 2a 에 도시되어 있는 바와 같이, 복수의 소정의 탑재 영역 (138) 이 절연 베이스 (110) 의 상부 표면에 제공된다. 각 탑재 영역 (138) 에는, 복수의 탑재 단자 (112), 복수의 탑재 단자 (112) 주위에 형성된 평면 전극 (140), 및 그 평면 전극 (140) 에 각각 접속되며 서로 상이한 복수의 탑재 단자 (112) 에 접속된 복수의 도금용의 상호접속부 (120) 가 제공된다. 각 평면 전극 (140) 은 각 탑재 영역 (138) 의 외주부까지 연장된다. 각 평면 전극 (140) 은 연장 상호접속부 (142) 를 통해, 배선 기판 (100) 의 외부에 제공된 피더 컨덕터 (500) 에 접속된다.
탑재 단자 각각상의 도금이 이러한 구성에서 발생할 때, 전류는 피더 컨덕터 (500) 및 연장 상호접속부 (142) 로부터 평면 전극 (140) 을 통해 도금용의 상호접속부 (120) 로 흐르며, 탑재 단자 (112) 각각을 또한 통한다. 도 2a 는 평면 전극 (140) 각각에 대해 제공된 복수의 연장 상호접속부 (142) 를 갖는 예시적인 구성을 도시하지만, 단일 연장 상호접속부 (142) 만이 평면 전극 (140) 각각에 제공될 수도 있다. 복수의 연장 상호접속부 (142) 의 제공은 저항을 감소시킬 수도 있거나 고전력 전류를 공급할 수도 있지만, 제공 모드는 이에 제한되지 않는다.
도 2b 는 도금용의 상호접속부 (120) 의 절단 이후의 상태를 도시하는 도면 이다. 이 예에서, 각각의 평면 전극 (140) 으로부터 탑재 단자 (112) 각각을 각각 절단하기 위해 복수의 절단부가 도금용의 상호접속부 (120) 각각상에 제공된다.
도 3 및 도 4 는 본 실시형태에서의 배선 기판 (100) 의 특정 구성의 예를 도시하는 평면도이다. 이 도면은 도 2a 에 도시한 탑재 영역 (138) 의 부분을 도시한다.
도 3 은 도금용의 상호접속부의 절단 이전의 절연 베이스 (110) 의 상부 표면의 구성을 도시한다. 이하, 도금용의 복수의 상호접속부 및 탑재 단자를 설명의 편의를 위해 다른 참조 부호로 제공한다.
도금용의 상호접속부 (120), 도금용의 상호접속부 (122) 등과 같은 도금용의 상호접속부는 평면 전극 (140) 에 전기적으로 접속된다. 탑재 단자와 평면 전극 (140) 사이에 위치된 도금용의 상호접속부 (120) 는 분기점 (branching point) 을 가지며, 거기로부터 상호접속부 (120a, 120b, 및 120c) 로 분기되는 것으로 구성된다. 탑재 단자 (112), 탑재 단자 (114), 및 탑재 단자 (116) 는 상호접속부 (120a, 120b, 및 120c) 를 통해 내부 홀 단자 (미도시) 등에 각각 접속되는 것으로 구성될 수도 있다. 탑재 단자 (112), 탑재 단자 (114), 및 탑재 단자 (116) 는 도금용의 상호접속부 (120) 를 통해 평면 전극 (140) 에 접속된다. 이들 탑재 단자 (112, 114, 및 116) 중, 탑재 단자 (112 및 114) 가 도금용의 상호접속부 (120) 의 분기점으로부터 발생하는 분기의 목적지에서 도금용의 상호접속부 (120) 에 각각 접속된다. 도금용의 상호접속부 (120) 는, 평면 전극 (140) 으 로부터 인출되고, 탑재 단자 (116) 에 접속되고, 탑재 단자 (116) 로부터 또한 인출되어, 탑재 단자 (112) 및 탑재 단자 (114) 에 각각 접속된다. 상술한 바와 같이, 이러한 실시형태는, 평면 전극 (140) 으로부터 탑재 단자 (116) 로 인출된 제 1 상호접속의 제공, 및 중간물로서 탑재 단자 (116) 를 사용하면서 평면 전극 (140) 으로의 제 2 상호접속의 제공과 같은 접속의 계층 (제 1 내지 제 n 계층) 의 제공을 허용한다. 이러한 구성으로, 탑재 단자는, 큰 밀도의 상호접속부를 갖는 절연 베이스 (110) 상에서도 최소 공간을 충분히 사용하여 평면 전극 (140) 에 접속될 수도 있으며, 따라서 도금용의 상호접속부를 평면 전극 (140) 으로부터 각각 인출하는데 있어서의 어려움을 상승시킨다.
절연 베이스 (110) 의 상부 표면상에, 도금용의 상호접속부 (120) 와 유사한 복수의 상호접속부가 또한 제공된다. 여기에서 도금용의 상호접속부 (122) 는 단일 탑재 단자 (118) 에만 접속된다. 상술한 바와 같이, 이러한 실시형태는 절연 베이스 (110) 상에서 도금용의 상호접속부와 탑재 단자의 조합의 다양한 패턴의 제공을 허용한다. 이들 상호접속부 패턴은 통상적으로, 에칭 또는 도금에 의해 절연 베이스 (110) 의 상부 표면상에 형성된 구리 박을 패터닝함으로써 형성될 수도 있다. 평면 전극 (140) 은 연장 상호접속부 (142) 를 통해 피더 컨덕터 (500) 에 접속된다 (도 2a 및 2b 참조).
절단부 (130) 및 절단부 (132) 는, 도금용의 상호접속부가 도금 이후에 선택적 에칭에 의해 제거되는 부분이다. 도금용의 상호접속부 (120) 의 이러한 구성으로, 탑재 단자상의 도금 프로세스에서, 전류가 단일의 도금용의 상호접속부 (120) 를 통해 다수의 탑재 단자 (112, 114 및 116) 에 공급될 수도 있다. 또한, 도금 이후에 이들 탑재 단자를 절단함으로써, 전자기 악영향을 야기할 수도 잇는 안테나 패턴 (비종단 상호접속부), 스터브 상호접속부, 및 임의의 단자에 접속되지 않고 부동 (float) 하는 도금용의 상호접속부가 임의의 사이트에서 및 임의의 길이로 절단될 수도 있다. 또한, 탑재 단자 각각 사이, 및 평면 전극과 탑재 단자 사이의 도금용의 상호접속부가 도금 이후에 절단되어, 도금된 컨덕터의 밀도 (면적, 라인의 수) 가 전체적으로는 또한 최소화될 수도 있다.
도 4 는 도금용의 상호접속부의 절단 이전의 솔더 레지스트 막 (200) 의 표면의 구성을 도시한다.
솔더 레지스터 막 (200) 은, 절연 베이스 (110) 를 커버하도록 절연 베이스 (110) 상에 형성된다. 솔더 레지스터 막 (200) 은 도 3 에 도시된 절단부 (130) 각각에 대응하는 위치에서 복수의 절단용 개구 (202), 절단부 (132) 에 대응하는 위치에 제공된 절단용 개구 (204), 및 탑재 단자 각각에 대응하는 위치에 제공된 복수의 탑재 단자용의 개구 (206) 를 갖는다. 탑재 단자용의 개구 (206) 의 저부에서, 탑재 단자 (112), 탑재 단자 (114), 탑재 단자 (116), 및 탑재 단자 (118) 를 포함하는 탑재 단자들이 노출된다. 절단용 개구 (202) 의 저부에서, 도금용의 상호접속부 (120) 를 포함하는 도금용의 상호접속부가 노출된다. 절단용 개구 (204) 의 저부에서, 도금용의 상호접속부 (120) 및 도금용의 상호접속부 (122) 를 포함하는 도금용의 상호접속부, 및 평면 전극 (140) 의 부분이 노출된다. 도금용의 상호접속부 (120) 및 도금용의 상호접속부 (122) 를 포함하는 도금용 의 상호접속부는 이해의 단순화를 위해 점선으로 표시되고, 여기서, 이들 상호접속부는 실제로는 솔더 레지스터 막 (200) 으로 커버되는 것으로 구성된다.
도 5 는, 절연 베이스 (110) 의 상부 표면상에 형성된 도금용의 상호접속부의 절단부 (130) 및 절단부 (132) 를 제거하기 위해 사용된 상호접속부 제거용 마스크의 구성을 도시하는 평면도이다.
상호접속부 제거용 마스크 (300) 는 복수의 탑재 단자용의 개구 (206) 를 커버하도록 제공되며, 도금용의 상호접속부 각각상에 제공된 절단용 개구 중 적어도 하나에 대응하는 위치에서 절단용 개구 (302) 및 절단용 개구 (304) 를 갖는다.
이러한 실시형태에서, 도금된 막이 도 4 에 도시된 솔더 레지스터 막 (200) 을 사용하여 절연 베이스 (110) 상에 형성되며, 그 후 도 5 에 도시된 상호접속부 제거용 마스크 (300) 가 솔더 레지스터 막 (200) 상에 배치되며, 이들 컴포넌트를 마스크로서 사용하여, 절연 베이스 (110) 상의 도금용의 상호접속부 (120) 부분과 같은 도금용의 상호접속부의 불필요한 부분이 제거된다. 이러한 프로세스에 의해, 도 3 에 도시된 절단부 (130) 및 절단부 (132) 가 절단된다.
도 6 및 도 7 은, 도 3 및 도 4 에 도시된 절연 베이스 (110) 의 상부 표면상에서의 도금용의 상호접속부가 상호접속부 제거용 마스크 (300) 를 사용하여 제거된 이후에 획득된 구성을 도시하는 평면도이다.
도 6 은, 도금용의 상호접속부의 절단 이후의 절연 베이스 (110) 의 상부 표면의 구성을 도시한다. 도 7 은 도금용의 상호접속부의 절단 이후의 솔더 레지스트 막 (200) 의 표면의 구성을 도시한다. 도금용의 상호접속부 (120) 및 도 금용의 상호접속부 (122) 를 포함하는 도금용의 상호접속부는 도 4 에서와 유사하게 이해의 단순화를 위해 점선으로 표시되며, 여기서 이들 상호접속부는 실제로는 솔더 레지스트 막 (200) 으로 커버되는 것으로 구성된다. 이 도면들에 도시되어 있는 바와 같이, 도금용의 상호접속부 및 평면 전극 (140) 은, 절단부 (130) 및 절단부 (132) 에 대응하는 부분에서 선택적으로 제거된다. 이러한 예에서, 탑재 단자 (112), 탑재 단자 (114), 및 탑재 단자 (116) 는, 절단부 (130) 에 의해 절단된 이후에도, 상호접속부 (120a, 120b 및 120c) 를 통해 내부 홀 단자 (미도시) 에 각각 접속되는 것으로 구성될 수도 있다. 이러한 구성으로, 탑재 단자에는, 평면 전극 (140) 으로부터 도금 프로세스에서 도금용의 상호접속부 (120) 를 통해 전류가 공급될 수도 있으며, 도금 이후에도 내부 홀 단자로 및 내부 홀 단자로부터 신호를 송신하는 것이 허용될 수도 있다.
다음으로, 상호접속부 패턴의 다른 예를 설명할 것이다.
도 8 및 도 9 는, 이러한 실시형태의 배선 기판 (100) 의 배면의 특정 구성의 예를 도시하는 평면도이다. 도면에는 도시하지 않았지만, 상부 표면측상의 탑재 영역 (138) 에 대응하는 탑재 영역이 도 2a 에 도시된 바와 같이 배선 기판 (100) 의 배면상에도 또한 제공된다. 탑재 영역중 하나의 부분이 여기에 도시된다.
도 8 은, 도금용의 상호접속부의 절단 이전의 절연 베이스 (150) 의 배면의 구성을 도시한다.
각 탑재 영역에 대해, 탑재 단자 (152), 탑재 단자 (154) 및 탑재 단자 (156) 를 포함하는 복수의 탑재 단자, 복수의 탑재 단자 주위에 형성된 평면 전극 (180), 및 평면 전극 (180) 에 각각 접속되며, 서로 다른 복수의 탑재 단자에 접속된 복수의 도금용의 상호접속부 (180) 가 제공된다. 평면 전극 (180) 은 각 탑재 영역의 외주부까지 연장된다. 평면 전극 (180) 은 연장 상호접속부 (182) 를 통해 배선 기판 (100) 의 외부에 제공된 피더 컨덕터 (미도시) 에 접속된다.
탑재 단자 각각상의 도금이 이러한 구성으로 발생할 때, 전류는 평면 전극 (180) 을 통해 피더 컨덕터 및 연장 상호접속부 (182) 로부터 도금용의 상호접속부 (158) 로 흐르며, 탑재 단자 각각을 또한 통한다. 도 8 은, 평면 전극 (180) 각각에 대해 제공된 복수의 연장 상호접속부 (182) 를 갖는 예시적인 구성을 도시하지만, 단일의 연장 상호접속부 (182) 만이 평면 전극 (180) 각각에 제공될 수도 있다. 복수의 연장 상호접속부 (182) 의 제공은 저항을 감소시킬 수도 있거나 고전력 전류의 공급을 허용할 수도 있지만, 제공의 모드는 이에 제한되지 않는다.
도금용의 상호접속부 (158) 각각은 분기점을 갖고, 거기로부터 분기되는 것으로 구성된다. 이러한 예에서, 각 도금용의 상호접속부 (158) 는 거기에 제공된 복수의 분기점을 갖는다. 탑재 단자 (152) 및 탑재 단자 (154) 는, 평면 전극 (180) 에 가장 근접한 분기점으로부터 발생한 분기의 목적지에서, 도금용의 상호접속부 (158) 에 접속된다. 탑재 단자 (156) 는, 평면 전극 (180) 에 두번째로 가장 근접한 분기점으로부터 발생한 분기의 목적지에서, 도금용의 상호접속부 (158) 에 접속된다. 절연 베이스 (150) 의 배면상에는, 도금용의 상호접속부 (158) 와 유사한 복수의 상호접속부가 또한 제공된다. 단지 유사한 패턴만을 여기에 도시하지만, 절연 베이스 (150) 에는 도금용의 상호접속부와 탑재 단자의 조합의 다양한 패턴이 제공될 수도 있다. 이들 상호접속부 패턴은 통상적으로, 에칭 또는 도금에 의해 절연 베이스 (150) 의 배면상에 형성된 구리박을 패터닝함으로써 형성될 수도 있다.
절단부 (170) 는 도금 이후에 선택적 에칭에 의해 도금용의 상호접속부가 제거되는 부분이다. 이러한 예에서, 절단부 (170) 는 도금용의 상호접속부 (158) 상의 분기점상에 형성된다. 따라서, 복수의 탑재 단자가 서로로부터, 및 단일 절단부에서 평면 전극으로부터 절단될 수도 있다. 도금용의 상호접속부 (158) 의 이러한 구성으로, 탑재 단자상의 도금 프로세스에서, 전류가 단일의 도금용의 상호접속부 (158) 를 통해 다수의 탑재 단자 (152, 154 및 156) 에 공급될 수도 있는 반면에, 탑재 단자로 및 그 탑재 단자로부터 입력 및 출력된 신호를 손상시키는 잡음이 감소될 수도 있으며, 전원의 전기적 특성 또는 신호가 도금 이후에 탑재 단자를 서로로부터 절단함으로써 개선될 수도 있다.
도 9 는 도금용의 상호접속부의 절단 이전의 솔더 레지스트 막 (210) 의 표면의 구성을 도시한다.
솔더 레지스트 막 (210) 은 절연 베이스 (150) 를 커버하도록 절연 베이스 (150) 상에 형성된다. 솔더 레지스터 막 (210) 은 도 8 에 도시된 절단부 (170) 각각에 대응하는 위치에서 복수의 절단용 개구 (212), 및 탑재 단자 각각에 대응하는 위치에 제공된 복수의 탑재 단자용의 개구 (214) 를 갖는다. 탑재 단자용의 개구 (214) 의 저부에서, 탑재 단자 (152), 탑재 단자 (154), 및 탑재 단자 (156) 를 포함하는 탑재 단자가 노출된다. 절단용 개구 (212) 의 저부에서, 도금용의 상호접속부 (158) 를 포함하는 도금용의 상호접속부가 노출된다. 도금용의 상호접속부 (158) 를 포함하는 도금용의 상호접속부가 이해의 단순화를 위해 점선으로 표시되며, 여기서 이들 상호접속부는 실제로는 솔더 레지스트 막 (210) 으로 커버되는 것으로 구성된다.
도 10 은, 절연 베이스 (150) 상에 형성된 도금용의 상호접속부의 절단부 (170) 를 제거하기 위해 사용된 상호접속부 제거용 마스크의 구성을 도시하는 평면도이다.
상호접속부 제거용 마스크 (310) 는 복수의 탑재 단자용의 개구 (214) 를 커버하도록 제공되며, 각 도금용의 상호접속부상에 제공된 절단용 개구 (212) 중 적어도 하나에 대응하는 위치에서 절단용 개구 (312) 를 갖는다.
이러한 실시형태에서, 도금된 막이 도 9 에 도시된 솔더 레지스트 막 (210) 을 사용하여 절연 베이스 (150) 상에 형성되고, 그 후, 도 10 에 도시된 상호접속부 제거용 마스크 (310) 가 솔더 레지스트 막 (210) 상에 배치되며, 이들 컴포넌트를 마스크로서 사용하여, 절연 베이스 (150) 상의 도금용의 상호접속부 (158) 의 부분과 같은 도금용의 상호접속부의 불필요한 부분이 제거된다. 이들 프로세스에 의해, 도 8 에 도시된 절단부 (170) 가 절단된다.
도 11 및 도 12 는, 도 8 및 도 9 에 도시된 절연 베이스 (150) 의 배면상의 도금용의 상호접속부가 상호접속부 제거용 마스크 (310) 를 사용하여 제거된 이후에 획득된 구성을 도시하는 평면도이다.
도 11 은 도금용의 상호접속부 (158) 의 절단 이후의 절연 베이스 (150) 의 배면의 구성을 도시한다. 도 12 는 도금용의 상호접속부 (158) 의 절단 이후의 솔더 레지스트 막 (220) 의 배면의 구성을 도시한다. 도금용의 상호접속부 (158) 는 도 9 에서와 유사하게 이해의 단순함을 위해 점선으로 표시되고, 여기서 이들 상호접속부는 실제로는 솔더 레지스트 막 (210) 으로 커버되는 것으로 구성된다. 도면에 도시한 바와 같이, 도금용의 상호접속부 (158) 는 절단부 (170) 에 대응하는 부분에서 선택적으로 제거된다.
다음으로, 프로세스 관련 단면도를 참조하여 상술한 프로세스를 설명한다.
도 13a, 도 13b, 도 14a, 도 14b 및 도 15 는, 도금용의 상호접속부를 사용하여 절연 베이스 (100 (150)) 의 표면상의 탑재 단자상에서 전해 도금하며, 전해 도금 이후에 도금용의 상호접속부의 절단을 위해 선택적 에칭하는 절차를 도시하는 프로세스 관련 단면도이다.
여기에서의 도면들은 단순화를 위해 절연 베이스 (110) 의 단일층만을 도시하지만, 배선 기판 (100) 은 다수의 절연 베이스를 갖는 것으로 구성될 수도 있다. 아래의 설명은, 도 3 내지 도 7 을 참조하여 설명한 절연 베이스 (110) 의 상부 표면상에 제공된 프로세스가 절연 베이스 (110) 의 상부 표면측상에서 각각 진행되며, 도 8 내지 도 12 를 참조하여 설명한 절연 베이스 (150) 의 배면상에 제공된 프로세스가 절연 베이스 (110) 의 배면상에서 각각 진행된다는 것을 가정하여 행해진다. 아래의 설명은 도 1 을 포함하는 임의의 다른 상술한 도면을 적절하게 참조하여 행해진다.
도 13a 는 도 1 에서의 단계 S102 에 대응하는 상태를 나타내는 도면이다. 절연 베이스 (110) 의 상부 표면상에서, 도금용의 상호접속부 (120), 탑재 단자 (112), 탑재 단자 (114) 등을 포함하는 상호접속부 패턴 (121) 이 형성된다. 절연 베이스 (110) 상에는, 솔더 레지스트 막 (200) 이 형성된다. 솔더 레지스트 막 (200) 은 탑재 단자 (112) 및 탑재 단자 (114) 에 대응하는 위치에 형성된 탑재 단자용 개구 (206) 를 갖는다. 솔더 레지스트 막 (200) 은 또한, 도금용의 상호접속부 (120) 의 절단부에 대응하는 위치에 형성된 절단용 개구 (202) 를 갖는다. 또한, 절연 베이스 (110) (절연 베이스 (150)) 의 배면상에는, 탑재 단자 (152) 및 도금용의 상호접속부 (미도시) 를 포함하는 상호접속부 패턴이 형성되며, 그 위에는 또한, 솔더 레지스트 막 (210) 이 형성된다. 솔더 레지스트 막 (210) 은 그 안에 형성된 탑재 단자용 개구 (214) 및 절단용 개구 (미도시) 를 갖는다.
이러한 상태에서, 탑재 단자는 도금의 대상이 된다. 이러한 프로세스에서, 피더 컨덕터 (500), 연장 상호접속부 (142), 평면 전극 (140), 도금용의 상호접속부 (120) 및 도금용의 상호접속부 (122) 를 통해 탑재 단자 각각으로 전류가 흐르게 함으로써 전해 도금이 진행된다. 이들 프로세스에 의해, 솔더 레지스트 막 (200) 에 형성된 탑재 단자용 개구 (206) 및 절단용 개구 (202) 의 저부에서 노출된 탑재 단자 및 도금용의 상호접속부 (120) 의 표면상에, 도금된 막 (124) 이 형성된다. 도금된 막 (124) 은 Ni, Au 등을 사용하여 구성될 수도 있다 (도 13b). 또한, 피더 컨덕터, 연장 상호접속부 182), 평면 전극 (180) 및 도금용 의 상호접속부 (158) 를 통해 탑재 단자 각각에 전류를 공급함으로써, 절연 베이스 (110) 의 배면상의 탑재 단자 (152) 상에 전해 도금이 유사하게 제공될 수도 있다. 여기에서의 도면은 또한, 탑재 단자 (152) 상에서 도금된 막 (124) 의 형성의 상태를 도시한다.
그 후, 상호접속부 제거용 마스크 (300) 가 솔더 레지스트 막 (200) 상에 배치된다. 절연 베이스 (110) 의 배면측상의 솔더 레지스트 막 (210) 상에, 상호접속부 제거용 마스크 (310) 가 배치된다 (도 14a).
이러한 상태에서, 상호접속부 제거용 마스크 (300) 및 상호접속부 제거용 마스크 (310) 로부터 노출된 도금용의 상호접속부 (120) 및 도금된 막 (124) 의 부분이 에칭 용액을 사용함으로써 제거된다. 그 결과, 도금용의 상호접속부가 절단된다. 그 후, 상호접속부 제거용 마스크 (300) 및 상호접속부 제거용 마스크 (310) 가 제거된다. 이들 프로세스에 의해, 도 14b 에 도시한 구성이 획득될 수도 있다.
그 후, 반도체 칩 (402) 이 배선 기판 (100) 상에 탑재되며, 배선 기판 (100) 상의 패드 (404) 및 탑재 단자 (114) 등이 본딩 와이어 (406) 를 통해 접속된다. 따라서, 반도체 디바이스 (400) 가 형성될 수도 있다 (도 15).
도 16 은 도금용의 상호접속부의 절단 이전의 절연 베이스 (110) 의 상부 표면의 구성의 다른 예를 도시한다.
이러한 예는, 복수의 절단부 (130) 가 평면 전극 (140) 과 탑재 단자 각각 사이에 제공된다는 점을 제외하고는 도 3 에 도시된 바와 유사하다. 다수의 절 단부에서, 도금 이후에 나중에는 더이상 필요하지 않을 도금용의 상호접속부 (120) 를 포함하는 도금용의 상호접속부의 절단은, 탑재 단자로 및 탑재 단자로부터 입력 및 출력된 신호를 손상시킬 수 있는 잡음을 감소시키며, 신호 및 전원의 전기적 특성을 개선시키는 효과를 강화시킬 수도 있다.
도 17 은, 도금용의 상호접속부의 절단 이후의 절연 베이스 (110) 의 상부 표면의 구성의 다른 예를 도시한다.
이러한 예는, 도금 이후에 나중에는 더이상 필요하지 않을, 각 평면 전극 (140) 과 탑재 단자 각각 사이의 도금용의 상호접속부가 전체 부분에 걸쳐 제거된다는 점을 제외하고는 도 6 에 도시된 바와 유사하다. 이렇게 컬 (cull) 된 상호접속부는 도면에서 이해의 단순화를 위해 점선으로 표시되고, 여기서 이들 상호접속부는 실제적으로 제거된다.
도 18 은 배선 기판의 상부 표면의 구성의 또 다른 예를 도시하는 평면도이다. 이러한 예에서, 평면 전극 (140) 은, 도금용의 상호접속부 (120) 및 탑재 단자 (112) 로 이루어진 개별 네트워크와 관련되면서 형성된다. 도면에서, 참조 부호 144 는 비어 랜드 (via land) 를 나타낸다. 이 구성은 설계의 자유도를 더욱 개선시킬 수도 있다.
상술한 바와 같이, 이러한 실시형태의 구성에 따르면, 외부 피더 컨덕터 및 평면 전극은 전기적으로 접속되며, 복수의 도금용의 상호접속부가 평면 전극에 접속된다. 이러한 구성으로, 피더 컨덕터에 접속된 연장 상호접속부의 수가 감소될 수도 있으며, 그에 의해, 도금용의 상호접속부의 레이아웃 자유도가 강화될 수 도 있다.
또한, 솔더 레지스트 막 및 상호접속부 제거용 마스크를 사용하여 도금용의 상호접속부의 소망하는 위치에서, 도금용의 상호접속부가 제거되어 절단된다. 다시 말해, 본 발명의 실시형태에 따르면, 도금 이후에 나중에는 더이상 필요하지 않을 도금용의 상호접속부의 절단 부분은, 그것의 양 및 위치를 제한하지 않고 단일의 도금용의 상호접속부상에서 임의적으로 결정될 수도 있다. 이러한 구성으로, 불필요한 상호접속부가 절단 및 제거될 수도 있어서, 탑재 단자로 및 탑재 단자로부터 입력 및 출력된 신호를 손상시킬 수도 있는 임의의 잡음이 감소될 수도 있으며, 신호 및 전원의 전기적 특성이 개선될 수도 있다. 불필요한 상호접속부를 제거함으로써, 도금용의 상호접속부 사이의 단락 회로가 또한 회피될 수도 있다.
첨부한 도면을 참조하여 본 발명의 실시형태들을 본 발명의 예들로서만 상술하였고, 여기서, 상술한 것 이외의 임의의 다른 구성이 채용가능하다.
본 발명의 상기 실시형태에 한정되지 않는다는 것이 당업자에게는 명백하며, 상기 실시형태는 본 발명의 범위 및 사상으로부터 벗어나지 않고 변형 및 변경될 수도 있다.
도 1 은 본 발명의 일 실시형태에서의 프로세스의 절차를 나타내는 흐름도.
도 2a 및 2b 는 본 발명의 일 실시형태에 따른 배선 기판의 상부 표면의 예시적인 구성을 도시하는 개략적인 평면도.
도 3 및 도 4 는 본 발명의 일 실시형태에 따른 배선 기판의 표면의 특정 구성의 예를 도시하는 평면도.
도 5 는 본 발명의 일 실시형태에 따른 상호접속부 제거용 마스크의 구성을 도시하는 평면도.
도 6 및 도 7 은 본 발명의 일 실시형태에서의 배선 기판의 상부 표면의 예시적인 구성을 도시하는 평면도.
도 8 및 도 9 는 본 발명의 다른 실시형태에서의 배선 기판의 배면의 예시적인 구성을 도시하는 평면도.
도 10 은 본 발명의 다른 실시형태에 따른 상호접속부 제거용 마스크의 구성을 도시하는 평면도.
도 11 및 도 12 는 본 발명의 다른 실시형태에서의 배선 기판의 배면의 특정 구성의 예를 도시하는 평면도.
도 13a, 도 13b, 도 14a, 도 14b 및 도 15 는 본 발명의 일 실시형태에서의 프로세싱의 절차를 도시하는 단면도.
도 16 내지 도 18 은 본 발명의 배선 기판의 다른 실시형태에서의 배선 기판의 상부 표면의 특정 구성의 다른 예를 도시하는 평면도.
*도면의 주요 부분에 대한 부호의 설명*
100 : 배선 기판 110, 150 : 절연 베이스
112 : 복수의 탑재 단자 120 : 복수의 도금용의 상호접속부
200 : 솔더 레지스트 막 202 : 절단용 개구
206 : 탑재 단자용 개구

Claims (15)

  1. 일 표면에서 소정의 탑재 영역을 포함하는 절연 베이스;
    상기 절연 베이스의 상기 일 표면에서의 상기 탑재 영역에 배열된 복수의 탑재 단자;
    상기 절연 베이스의 상기 일 표면상의 상기 탑재 영역에서 상기 복수의 탑재 단자 주위에 형성된 평면 전극;
    각각이, 서로 다른 상기 복수의 탑재 단자와 상기 평면 전극에 각각 접속되는 복수의 도금용의 상호접속부; 및
    상기 절연 베이스를 커버하도록 상기 절연 베이스의 상기 일 표면상에 형성되고, 상기 복수의 탑재 단자가 노출되는 것을 허용하면서 상기 복수의 탑재 단자에 대응하는 위치들에 각각 제공된 복수의 탑재 단자용의 개구를 가지며, 상기 복수의 도금용의 상호접속부가 노출되는 것을 허용하면서 상기 복수의 도금용의 상호접속부 각각에 접속된 상기 복수의 탑재 단자 각각과 상기 평면 전극 사이의 절단이 허용되는 위치들에서 상기 복수의 도금용의 상호접속부 각각상에 제공된 절단용 개구들을 가지는 도금용의 마스크 막을 포함하는 배선 기판을 제조하는 방법으로서,
    상기 배선 기판상의 상기 도금용의 마스크 막으로부터 노출된 상기 복수의 탑재 단자 및 상기 복수의 도금용의 상호접속부의 표면상에 도금된 막을 형성하는 단계;
    상기 도금용의 마스크 막상에서, 상기 복수의 탑재 단자용의 개구를 커버하며, 상기 복수의 도금용의 상호접속부 각각상의 상기 절단용 개구들 중 적어도 하나에 대응하는 위치들에서 개구들을 가지는 상호접속부 제거용 마스크를 배치하는 단계; 및
    상기 상호접속부 제거용 마스크를 통해, 상기 상호접속부 제거용 마스크로부터 노출된 상기 복수의 도금용의 상호접속부 및 상기 도금된 막을 제거하는 단계를 포함하는, 배선 기판 제조 방법.
  2. 제 1 항에 있어서,
    상기 상호접속부 제거용 마스크를 배치하는 단계에서, 상기 복수의 도금용의 상호접속부 각각상에서 상기 복수의 개구를 적어도 갖는 상기 상호접속부 제거용 마스크가 배치되며,
    상기 복수의 도금용의 상호접속부를 제거하는 단계에서, 상기 복수의 도금용의 상호접속부 각각은 복수의 위치에서 절단되는, 배선 기판 제조 방법.
  3. 일 표면에서 소정의 탑재 영역을 포함하는 절연 베이스;
    상기 절연 베이스의 상기 일 표면에서의 상기 탑재 영역에 배열된 복수의 탑재 단자;
    상기 절연 베이스의 상기 일 표면상의 상기 탑재 영역에서 상기 복수의 탑재 단자 주위에 형성된 평면 전극; 및
    각각이, 서로 다른 상기 복수의 탑재 단자와 상기 평면 전극에 각각 접속되는 복수의 도금용의 상호접속부를 포함하는, 배선 기판.
  4. 제 3 항에 있어서,
    상기 절연 베이스를 커버하도록 상기 절연 베이스의 상기 일 표면상에 형성되고, 상기 복수의 탑재 단자가 노출되는 것을 허용하면서 상기 복수의 탑재 단자에 대응하는 위치들에 각각 제공된 복수의 탑재 단자용의 개구를 가지며, 상기 복수의 도금용의 상호접속부가 노출되는 것을 허용하면서 상기 복수의 도금용의 상호접속부 각각에 접속된 상기 복수의 탑재 단자 각각과 상기 평면 전극 사이의 절단이 허용되는 위치들에서 상기 복수의 도금용의 상호접속부 각각상에 제공된 절단용 개구들을 가지는 도금용의 마스크 막을 더 포함하는, 배선 기판.
  5. 제 4 항에 있어서,
    상기 도금용의 마스크 막은, 상기 복수의 도금용의 상호접속부 각각상에서 상기 절단용 개구들을 복수개 갖는, 배선 기판.
  6. 제 3 항에 있어서,
    상기 복수의 도금용의 상호접속부 각각은 분기점 (branching point) 을 가지며, 상기 분기점으로부터 분기된 각 상호접속부는 분기 목적지에서 상기 복수의 탑재 단자 중 적어도 하나에 접속되는, 배선 기판.
  7. 제 4 항에 있어서,
    상기 복수의 도금용의 상호접속부 각각은 분기점을 가지며, 상기 분기점으로부터 분기된 각 상호접속부는 분기 목적지에서 상기 복수의 탑재 단자 중 적어도 하나에 접속되며,
    상기 복수의 도금용의 마스크 막은, 상기 복수의 도금용의 상호접속부 각각상에서, 상기 분기점상의 상기 절단용 개구들 중 적어도 하나를 갖는, 배선 기판.
  8. 제 3 항에 있어서,
    상기 도금용의 상호접속부 각각은 상기 복수의 탑재 단자 중 하나에 접속되며, 상기 복수의 탑재 단자 중 하나로부터 상기 복수의 탑재 단자 중 다른 하나에 더 접속되는, 배선 기판.
  9. 일 표면에서 소정의 탑재 영역을 포함하는 절연 베이스;
    상기 절연 베이스의 상기 일 표면에서의 상기 탑재 영역에 배열된 복수의 탑재 단자;
    상기 절연 베이스의 상기 일 표면상의 상기 탑재 영역에서 상기 복수의 탑재 단자 주위에 형성된 평면 전극;
    각각이, 서로 다른 상기 복수의 탑재 단자에 접속된 복수의 경로를 따라 형성되며 상기 평면 전극에 각각 접속되는 복수의 도금용의 상호접속부; 및
    상기 절연 베이스를 커버하도록 상기 절연 베이스의 상기 일 표면상에 형성되고, 상기 복수의 탑재 단자가 노출되는 것을 허용하면서 상기 복수의 탑재 단자에 대응하는 위치들에 각각 제공된 복수의 탑재 단자용의 개구를 가지며, 상기 복수의 도금용의 상호접속부가 노출되는 것을 허용하면서 상기 복수의 경로 각각에 접속된 상기 복수의 탑재 단자 각각과 상기 평면 전극 사이의 절단이 허용되는 위치들에서 상기 복수의 경로 각각상에 제공된 절단용 개구들을 가지는 도금용의 마스크 막을 포함하며,
    상기 복수의 도금용의 상호접속부는 상기 복수의 경로 각각상의 상기 절단용 개구들을 배제한 경로들에 대응하는 위치들에 형성되는, 배선 기판.
  10. 제 9 항에 있어서,
    상기 도금용의 마스크 막은, 상기 복수의 경로 각각상에서 상기 절단용 개구들을 복수개 갖는, 배선 기판.
  11. 제 9 항에 있어서,
    상기 복수의 경로 각각은 분기점을 가지며, 상기 분기점으로부터 분기된 각 경로는 분기 목적지에서 상기 복수의 탑재 단자 중 적어도 하나에 접속되는, 배선 기판.
  12. 제 11 항에 있어서,
    상기 도금용의 마스크 막은, 상기 복수의 경로 각각상에서, 상기 분기점상의 상기 절단용 개구들 중 적어도 하나를 갖는, 배선 기판.
  13. 제 9 항에 있어서,
    상기 복수의 경로 각각은 상기 복수의 탑재 단자 중 하나에 접속되며, 상기 복수의 탑재 단자 중 하나로부터 상기 복수의 탑재 단자 중 다른 하나에 더 접속되는, 배선 기판.
  14. 제 9 항에 있어서,
    상기 도금용의 마스크 막은 솔더 레지스트 막인, 배선 기판.
  15. 일 표면에서 소정의 탑재 영역을 포함하는 절연 베이스;
    상기 절연 베이스의 상기 일 표면에서의 상기 탑재 영역에 배열된 복수의 탑재 단자;
    상기 절연 베이스의 상기 일 표면상의 상기 탑재 영역에서 상기 복수의 탑재 단자 주위에 형성된 평면 전극;
    각각이, 서로 다른 상기 복수의 탑재 단자에 접속된 복수의 경로를 따라 형성되며 상기 평면 전극에 각각 접속되는 복수의 도금용의 상호접속부; 및
    상기 절연 베이스를 커버하도록 상기 절연 베이스의 상기 일 표면상에 형성되고, 상기 복수의 탑재 단자가 노출되는 것을 허용하면서 상기 복수의 탑재 단자 에 대응하는 위치들에 각각 제공된 복수의 탑재 단자용의 개구를 가지며, 상기 복수의 도금용의 상호접속부가 노출되는 것을 허용하면서 상기 복수의 경로 각각에 접속된 상기 복수의 탑재 단자 각각과 상기 평면 전극 사이의 절단이 허용되는 위치들에서 상기 복수의 경로 각각상에 제공된 절단용 개구들을 가지는 도금용의 마스크 막을 포함하는 배선 기판, 및
    상기 배선 기판상에 배치되며, 상기 복수의 탑재 단자 중 적어도 하나에 전기적으로 접속된 반도체 칩을 포함하며,
    상기 복수의 도금용의 상호접속부는 상기 복수의 경로 각각상의 상기 절단용 개구들을 배제한 경로들에 대응하는 위치에 형성되는, 반도체 디바이스.
KR1020080129550A 2007-12-18 2008-12-18 배선 기판의 제조 방법, 배선 기판, 및 반도체 디바이스 KR101057607B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007325816A JP2009147270A (ja) 2007-12-18 2007-12-18 配線基板の製造方法、配線基板、および半導体装置
JPJP-P-2007-325816 2007-12-18

Publications (2)

Publication Number Publication Date
KR20090066252A true KR20090066252A (ko) 2009-06-23
KR101057607B1 KR101057607B1 (ko) 2011-08-18

Family

ID=40751725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080129550A KR101057607B1 (ko) 2007-12-18 2008-12-18 배선 기판의 제조 방법, 배선 기판, 및 반도체 디바이스

Country Status (5)

Country Link
US (1) US20090151986A1 (ko)
JP (1) JP2009147270A (ko)
KR (1) KR101057607B1 (ko)
CN (1) CN101465297A (ko)
TW (1) TW200938027A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030712A (ja) 2011-07-29 2013-02-07 Toshiba Corp 半導体モジュールおよび半導体モジュールの製造方法
JP2016122802A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置
JP6816046B2 (ja) 2018-02-06 2021-01-20 アオイ電子株式会社 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01260886A (ja) * 1988-04-11 1989-10-18 Minolta Camera Co Ltd プリント基板の製造方法
JPH10233563A (ja) * 1997-02-20 1998-09-02 Sony Corp プリント配線基板及びその製造方法
JP2000353760A (ja) * 1999-06-10 2000-12-19 Sony Chem Corp 半導体素子搭載用中継基板の製造方法
JP3339473B2 (ja) * 1999-08-26 2002-10-28 日本電気株式会社 パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法
JP3721299B2 (ja) * 2000-08-03 2005-11-30 新光電気工業株式会社 半導体パッケージの製造方法
US6632343B1 (en) * 2000-08-30 2003-10-14 Micron Technology, Inc. Method and apparatus for electrolytic plating of surface metals
TW479334B (en) * 2001-03-06 2002-03-11 Siliconware Precision Industries Co Ltd Electroplated circuit process in the ball grid array chip package structure
US6660559B1 (en) * 2001-06-25 2003-12-09 Amkor Technology, Inc. Method of making a chip carrier package using laser ablation
TWI237534B (en) * 2004-05-07 2005-08-01 Advanced Semiconductor Eng Fabrication method of a printed circuit board
JP2006100300A (ja) 2004-09-28 2006-04-13 Shindo Denshi Kogyo Kk プリント配線板の製造方法、およびプリント配線板
JP2006253574A (ja) * 2005-03-14 2006-09-21 Matsushita Electric Ind Co Ltd 配線基板の製造方法
US20070235848A1 (en) * 2006-03-29 2007-10-11 Chih-Chin Liao Substrate having conductive traces isolated by laser to allow electrical inspection
KR100891334B1 (ko) * 2007-05-25 2009-03-31 삼성전자주식회사 회로기판, 이를 구비하는 반도체 패키지, 회로기판의제조방법 및 반도체 패키지 제조방법

Also Published As

Publication number Publication date
KR101057607B1 (ko) 2011-08-18
JP2009147270A (ja) 2009-07-02
US20090151986A1 (en) 2009-06-18
CN101465297A (zh) 2009-06-24
TW200938027A (en) 2009-09-01

Similar Documents

Publication Publication Date Title
US6992376B2 (en) Electronic package having a folded package substrate
US9202783B1 (en) Selective antipad backdrilling for printed circuit boards
CN101305453B (zh) 细间距互连及制造方法
JPH06181283A (ja) 多チップモジュールのための架橋式プログラミングの方法
WO1997023123A1 (en) A ball grid array integrated circuit package that has vias located within the solder pads
US7384566B2 (en) Fabrication method for printed circuit board
JP2001274288A (ja) 集積回路チップ・キャリア構造体
JP3899059B2 (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
KR101057607B1 (ko) 배선 기판의 제조 방법, 배선 기판, 및 반도체 디바이스
JP2009170561A (ja) 配線基板およびその製造方法
US6563210B2 (en) Parallel plane substrate
JPH11274366A (ja) 微細ピッチボールグリッドアレイ用ラップアラウンド相互接続体
JP5188289B2 (ja) プリント基板の製造方法
US20210392742A1 (en) Embedded microstrip with open slot for high speed signal traces
US6896173B2 (en) Method of fabricating circuit substrate
EP1313356A1 (en) Low impedance/high density connectivity of surface mount components on a printed wiring board
US20120279774A1 (en) Circuit board
US20120234580A1 (en) Circuit board
JP2007042957A (ja) 半導体装置用多層基板の部分めっき方法
KR20040024381A (ko) 인쇄회로기판의 도금방법
CN100505189C (zh) Ic封装基板的电镀引线布设处理方法及电镀引线结构
US11678439B2 (en) Circuit board
JP2018078172A (ja) 中間製品回路基板、製品回路基板、中間製品回路基板の製造方法、及び製品回路基板の製造方法
JP2006114623A (ja) 基板モジュール及び印刷配線板並びにこれを用いた電子装置
CN113891576A (zh) 一种包括多层pcb板的换层通孔电路、制作方法及设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee