JPH11274366A - 微細ピッチボールグリッドアレイ用ラップアラウンド相互接続体 - Google Patents
微細ピッチボールグリッドアレイ用ラップアラウンド相互接続体Info
- Publication number
- JPH11274366A JPH11274366A JP10360611A JP36061198A JPH11274366A JP H11274366 A JPH11274366 A JP H11274366A JP 10360611 A JP10360611 A JP 10360611A JP 36061198 A JP36061198 A JP 36061198A JP H11274366 A JPH11274366 A JP H11274366A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- substrate
- vias
- high temperature
- semicircular
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 微細ピッチボールグリッドアレイ（ＢＧＡ）
を使用して中程度乃至は高性能の半導体を基板へ相互接
続させる効果的な装置及び方法を提供する。 【解決手段】 本発明は、分離する前に集積回路基板ス
トリップ（４０）の一部を形成した切断線（４６ａ，４
６ｂ）に沿って位置されていた円筒状のビア（６２）を
分離させることによって形成した開口（６４）を具備す
る半円形状のビア（６２）を有する基板（４２）を有す
るラップアラウンド相互接続基板（６０）を製造する装
置及び方法を提供している。
を使用して中程度乃至は高性能の半導体を基板へ相互接
続させる効果的な装置及び方法を提供する。 【解決手段】 本発明は、分離する前に集積回路基板ス
トリップ（４０）の一部を形成した切断線（４６ａ，４
６ｂ）に沿って位置されていた円筒状のビア（６２）を
分離させることによって形成した開口（６４）を具備す
る半円形状のビア（６２）を有する基板（４２）を有す
るラップアラウンド相互接続基板（６０）を製造する装
置及び方法を提供している。
Description
【０００１】
【発明の属する技術分野】本発明は、大略、集積回路パ
ッケージの分野に関するものであって、更に詳細には、
従来のボールグリッドアレイをベースとした集積回路の
製造のためのラップアラウンド相互接続技術に関するも
のである。
ッケージの分野に関するものであって、更に詳細には、
従来のボールグリッドアレイをベースとした集積回路の
製造のためのラップアラウンド相互接続技術に関するも
のである。
【０００２】
【従来の技術】集積回路の製造及び組立て期間中におい
て、パッケージングプロセスは最も重要なステップのう
ちの一つである。実際に、集積回路をパッケージングす
るコストは、集積回路チップを製造するコストを容易に
超える場合がある。コスト増加は、装置の故障のほとん
どが通常パッケージングに関連したものであるという事
実に起因している。従って、製造コストを減少させ且つ
装置の信頼性を増加させる集積回路をパッケージングす
る改良した方法に対する必要性が存在している。集積回
路製造における重要なステップはシリコンチップを爾後
の製造ステップから保護し且つその意図された適用場面
における環境から保護するような態様でシリコンチップ
をパッケージングすることである。パッケージングプロ
セスにおける重要なステップは、集積回路シリコンチッ
プとそれが接続されるボード又は基板との間の相互接続
が関与する。
て、パッケージングプロセスは最も重要なステップのう
ちの一つである。実際に、集積回路をパッケージングす
るコストは、集積回路チップを製造するコストを容易に
超える場合がある。コスト増加は、装置の故障のほとん
どが通常パッケージングに関連したものであるという事
実に起因している。従って、製造コストを減少させ且つ
装置の信頼性を増加させる集積回路をパッケージングす
る改良した方法に対する必要性が存在している。集積回
路製造における重要なステップはシリコンチップを爾後
の製造ステップから保護し且つその意図された適用場面
における環境から保護するような態様でシリコンチップ
をパッケージングすることである。パッケージングプロ
セスにおける重要なステップは、集積回路シリコンチッ
プとそれが接続されるボード又は基板との間の相互接続
が関与する。
【０００３】集積回路のパッケージングは、通常、個別
的なチップをリードフレームへ取付けることを包含して
おり、その場合に、ワイヤーボンディング及び封止に続
いて、リードフレームの指定した部分がパッケージの端
子となる。更に、集積回路が益々小型化されるために、
シリコンチップと基板との間の相互接続及び基板上の経
路付け配線の寸法を両方共減少させる必要性が存在して
いた。経路付け配線に付随して、基板内にビアを形成す
ることはさらなる小型化を必要とする。
的なチップをリードフレームへ取付けることを包含して
おり、その場合に、ワイヤーボンディング及び封止に続
いて、リードフレームの指定した部分がパッケージの端
子となる。更に、集積回路が益々小型化されるために、
シリコンチップと基板との間の相互接続及び基板上の経
路付け配線の寸法を両方共減少させる必要性が存在して
いた。経路付け配線に付随して、基板内にビアを形成す
ることはさらなる小型化を必要とする。
【０００４】米国特許第５，５６１，５９４号（エスジ
ーエス−トムソンマイクロエレクトロニクス、リミテッ
ド）は、電気的組立体を開示しており、その場合に、電
気的コンポーネントがボード内の穿孔内に位置されてい
る複数個の導電性ピンを具備する多層プリント回路基板
（ボード）上に装着されている。プリント回路基板（ボ
ード）内に位置されている導電性ピンは尖った端部を有
しており、それらはボードの上方に突出し且つ電気的コ
ンポーネント上の半田バンプと電気的な接触を行う。こ
の特許ではフリップチップパッケージング用の装置及び
方法を記載するものであるが、高性能半導体製品の場合
に使用するより小さなビアに対する必要性に対処するも
のではない。更に、それはプリント回路基板（ボード）
を作成するために従来の方法を使用する。従来の製造に
おけるように、プリント回路基板（ボード）は各個別的
な基板に対して穿設されるスタンダードの寸法のビアを
有しており、そのことは処理時間を増加させる。
ーエス−トムソンマイクロエレクトロニクス、リミテッ
ド）は、電気的組立体を開示しており、その場合に、電
気的コンポーネントがボード内の穿孔内に位置されてい
る複数個の導電性ピンを具備する多層プリント回路基板
（ボード）上に装着されている。プリント回路基板（ボ
ード）内に位置されている導電性ピンは尖った端部を有
しており、それらはボードの上方に突出し且つ電気的コ
ンポーネント上の半田バンプと電気的な接触を行う。こ
の特許ではフリップチップパッケージング用の装置及び
方法を記載するものであるが、高性能半導体製品の場合
に使用するより小さなビアに対する必要性に対処するも
のではない。更に、それはプリント回路基板（ボード）
を作成するために従来の方法を使用する。従来の製造に
おけるように、プリント回路基板（ボード）は各個別的
な基板に対して穿設されるスタンダードの寸法のビアを
有しており、そのことは処理時間を増加させる。
【０００５】米国特許第５，６２１，１９３号（Ｎｏｒ
ｔｈｒｏｐ Ｇｒｕｍｍａｎ社）は、基板内におけるス
ルーホール及びスルーホールのメタリゼーションを具備
する交差側の非導体基板を使用することによって表面導
体をエッジ導体へ電気的に接続させる方法を開示してい
る。表面と側部との間の電気的接続は、交差側を切断す
る前に、ビア内に交差用の天井栓を形成することを包含
している。しかしながら、上述したようなラップアラウ
ンドコンジットは半導体のその後の取扱い期間中に損傷
を発生しやすい。更に、該特許は、集積回路パッケージ
ングを改良することの必要性に対処するものではない。
ｔｈｒｏｐ Ｇｒｕｍｍａｎ社）は、基板内におけるス
ルーホール及びスルーホールのメタリゼーションを具備
する交差側の非導体基板を使用することによって表面導
体をエッジ導体へ電気的に接続させる方法を開示してい
る。表面と側部との間の電気的接続は、交差側を切断す
る前に、ビア内に交差用の天井栓を形成することを包含
している。しかしながら、上述したようなラップアラウ
ンドコンジットは半導体のその後の取扱い期間中に損傷
を発生しやすい。更に、該特許は、集積回路パッケージ
ングを改良することの必要性に対処するものではない。
【０００６】従って、ここにおいては、微細ピッチボー
ルグリッドアレイ（ＢＧＡ）技術を使用して集積回路を
相互接続するための基板を提供する簡単で且つ効果的な
装置及び方法に対する必要性が発生したことが認識され
ている。更に、中間から高性能の半導体に対するより多
様性のあるパッケージ及び効率が増加され且つコストが
低下された基板及びその製造方法に対する必要性が発生
している。更に、現在の機器を使用し且つ標準の製造技
術を使用するものであるが、基板におけるビア相互接続
を形成する場合に行われるドリル作業及び切断作業のス
テップ数を減少させる技術を使用して製造することの可
能な基板に対する必要性が発生している。
ルグリッドアレイ（ＢＧＡ）技術を使用して集積回路を
相互接続するための基板を提供する簡単で且つ効果的な
装置及び方法に対する必要性が発生したことが認識され
ている。更に、中間から高性能の半導体に対するより多
様性のあるパッケージ及び効率が増加され且つコストが
低下された基板及びその製造方法に対する必要性が発生
している。更に、現在の機器を使用し且つ標準の製造技
術を使用するものであるが、基板におけるビア相互接続
を形成する場合に行われるドリル作業及び切断作業のス
テップ数を減少させる技術を使用して製造することの可
能な基板に対する必要性が発生している。
【０００７】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、微細ピッチボールグリッドアレイ（ＢＧ
Ａ）を使用して基板に対して中程度乃至高性能の半導体
を相互接続する簡単で且つ効果的な装置及び方法を提供
することを目的とする。
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、微細ピッチボールグリッドアレイ（ＢＧ
Ａ）を使用して基板に対して中程度乃至高性能の半導体
を相互接続する簡単で且つ効果的な装置及び方法を提供
することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、微細ピッチＢ
ＧＡ組立体と共に使用して基板の製造における生産効率
を増加させることが可能である。本発明は、更に、微細
ピッチＢＧＡ組立体に対する基板の製造期間中に必要と
される処理時間及び物質を減少させることが可能であ
る。
ＧＡ組立体と共に使用して基板の製造における生産効率
を増加させることが可能である。本発明は、更に、微細
ピッチＢＧＡ組立体に対する基板の製造期間中に必要と
される処理時間及び物質を減少させることが可能であ
る。
【０００９】より詳細には、本発明は、第一表面と第二
表面とを具備しており且つ基板エッジ（端部）において
１個又はそれ以上の半円形状のビアを有するエッジを具
備する集積回路基板に関するものである。該１個又はそ
れ以上の半円形状のビアは基板の第一表面と第二表面と
の間に延在しており、且つ基板の第一表面及び第二表面
上の経路付け用ストリップ又はコンジットを電気的に接
続させるために使用される。該半円形状のビアは、基板
エッジにおける一つ又はそれ以上のビアを分離させるこ
とによって形成される。
表面とを具備しており且つ基板エッジ（端部）において
１個又はそれ以上の半円形状のビアを有するエッジを具
備する集積回路基板に関するものである。該１個又はそ
れ以上の半円形状のビアは基板の第一表面と第二表面と
の間に延在しており、且つ基板の第一表面及び第二表面
上の経路付け用ストリップ又はコンジットを電気的に接
続させるために使用される。該半円形状のビアは、基板
エッジにおける一つ又はそれ以上のビアを分離させるこ
とによって形成される。
【００１０】本発明の一実施例においては、基板は、更
に、基板の第一及び第二表面上の１個又はそれ以上の半
円形状のビアへ接続されている基板と一体的な経路付け
ストリップを有するものとして画定される。該基板は高
温エポキシとすることが可能であり、それはガラス繊維
と混合させることが可能である。高温エポキシ基板は、
例えば、ビスマレイミドトリアジン即ちＦＲ−４樹脂な
どから構成することが可能である。
に、基板の第一及び第二表面上の１個又はそれ以上の半
円形状のビアへ接続されている基板と一体的な経路付け
ストリップを有するものとして画定される。該基板は高
温エポキシとすることが可能であり、それはガラス繊維
と混合させることが可能である。高温エポキシ基板は、
例えば、ビスマレイミドトリアジン即ちＦＲ−４樹脂な
どから構成することが可能である。
【００１１】本発明と共に使用する集積回路パッケージ
は、更に、基板の第一表面へ取付けたシリコンチップを
有しており、該シリコンチップは１個又はそれ以上のボ
ンディングパッドを有している。ワイヤーボンディング
は、シリコンチップ上のボンディングパッドを基板の第
一表面上の経路付けストリップと電気的に接続させる。
該基板の２番目の側も、ボールグリッドアレイを有して
おり、それは１個又はそれ以上の半円形状のビアへ電気
的に接続されている。
は、更に、基板の第一表面へ取付けたシリコンチップを
有しており、該シリコンチップは１個又はそれ以上のボ
ンディングパッドを有している。ワイヤーボンディング
は、シリコンチップ上のボンディングパッドを基板の第
一表面上の経路付けストリップと電気的に接続させる。
該基板の２番目の側も、ボールグリッドアレイを有して
おり、それは１個又はそれ以上の半円形状のビアへ電気
的に接続されている。
【００１２】本発明の別の実施例は、２個又はそれ以上
の基板ユニットを有する集積回路基板ストリップであっ
て、各ユニットは少なくとも１個のエッジを有してお
り、その場合に該２個又はそれ以上のユニットのエッジ
は、少なくとも、部分的に、該２個又はそれ以上のユニ
ットの共通エッジへ位置している１個又はそれ以上の導
電性ビアによって少なくとも部分的に画定される。該半
円形状のビアは、該ユニットの共通エッジにおいて１個
又はそれ以上のビアを分離即ち切断することによって形
成される。
の基板ユニットを有する集積回路基板ストリップであっ
て、各ユニットは少なくとも１個のエッジを有してお
り、その場合に該２個又はそれ以上のユニットのエッジ
は、少なくとも、部分的に、該２個又はそれ以上のユニ
ットの共通エッジへ位置している１個又はそれ以上の導
電性ビアによって少なくとも部分的に画定される。該半
円形状のビアは、該ユニットの共通エッジにおいて１個
又はそれ以上のビアを分離即ち切断することによって形
成される。
【００１３】本発明は、更に、集積回路基板を製造する
方法を包含しており、それは、少なくとも２個の集積回
路基板ユニット部分を具備するボードを得、該基板ユニ
ット部分の間に少なくとも１個のビア孔を穿設し且つ該
少なくとも１個のビアにおいて該ボードのユニット部分
を分離させて該２個の集積回路基板ユニット部分を分離
させることを包含している。分離した後に、各ユニット
部分は、基板の表面を接続する半円形状のビアを有して
いる。本発明方法の別の実施例においては、ユニット部
分を分離する前にビアを導電性のものとさせる。
方法を包含しており、それは、少なくとも２個の集積回
路基板ユニット部分を具備するボードを得、該基板ユニ
ット部分の間に少なくとも１個のビア孔を穿設し且つ該
少なくとも１個のビアにおいて該ボードのユニット部分
を分離させて該２個の集積回路基板ユニット部分を分離
させることを包含している。分離した後に、各ユニット
部分は、基板の表面を接続する半円形状のビアを有して
いる。本発明方法の別の実施例においては、ユニット部
分を分離する前にビアを導電性のものとさせる。
【００１４】
【発明の実施の形態】本発明の種々の実施例の製造及び
使用について以下に詳細に説明するが、本発明は多様な
特定の文脈において実施化することが可能な多数の適用
可能な発明概念を提供するものであることを理解すべき
である。本明細書において説明する特定の実施例は本発
明を製造し且つ使用するための特定の態様を単に例示す
るに過ぎないものであって本発明の範囲を画定するもの
ではない。
使用について以下に詳細に説明するが、本発明は多様な
特定の文脈において実施化することが可能な多数の適用
可能な発明概念を提供するものであることを理解すべき
である。本明細書において説明する特定の実施例は本発
明を製造し且つ使用するための特定の態様を単に例示す
るに過ぎないものであって本発明の範囲を画定するもの
ではない。
【００１５】図１は従来のストリップ１０、即ちプリン
ト回路ボード（ＰＣＢ）基板の概略平面図を示してお
り、それは基板１２に対してコンポーネントを接着又は
付加する前の状態を示している。ここで、ストリップ１
０上には６個のユニット１１が示されている。各ユニッ
ト１１はオープンな区域１４によって取囲まれている。
オープンな区域１４は各ユニット１１を取囲み且つ画定
するボックスを形成している。各ユニット１１の角部に
おいてアライメント孔１６が設けられており、それらは
処理期間中にプリント回路ボードストリップ１０を取扱
う場合の助けとして作用する。各ユニット１１を画定す
るオープンな区域１４もストリップ１０において使用さ
れているＰＣＢ基板物質の量を減少させることに寄与
し、且つストリップ１０から完成したパッケージを除去
することを容易としている。
ト回路ボード（ＰＣＢ）基板の概略平面図を示してお
り、それは基板１２に対してコンポーネントを接着又は
付加する前の状態を示している。ここで、ストリップ１
０上には６個のユニット１１が示されている。各ユニッ
ト１１はオープンな区域１４によって取囲まれている。
オープンな区域１４は各ユニット１１を取囲み且つ画定
するボックスを形成している。各ユニット１１の角部に
おいてアライメント孔１６が設けられており、それらは
処理期間中にプリント回路ボードストリップ１０を取扱
う場合の助けとして作用する。各ユニット１１を画定す
るオープンな区域１４もストリップ１０において使用さ
れているＰＣＢ基板物質の量を減少させることに寄与
し、且つストリップ１０から完成したパッケージを除去
することを容易としている。
【００１６】図２は従来のストリップ１０の底面図を概
略的に示している。ユニット１１はオープンな区域１４
によってプリント回路ＰＣＢ基板１２上に形成されてい
る。各ユニット１１の角部におけるアライメント孔１６
は、輪郭１８によって画定される基板の使用可能な表面
積を画定することに寄与する。ボールグリッドアレイ
（ＢＧＡ）の形態で図示されている電気的接触部２０が
輪郭１８内に示されている。輪郭１８の外側に位置され
ているナンバリング２２及びレタリング２３は、爾後の
処理期間中にユニット１１を配向付けさせることに貢献
する。
略的に示している。ユニット１１はオープンな区域１４
によってプリント回路ＰＣＢ基板１２上に形成されてい
る。各ユニット１１の角部におけるアライメント孔１６
は、輪郭１８によって画定される基板の使用可能な表面
積を画定することに寄与する。ボールグリッドアレイ
（ＢＧＡ）の形態で図示されている電気的接触部２０が
輪郭１８内に示されている。輪郭１８の外側に位置され
ているナンバリング２２及びレタリング２３は、爾後の
処理期間中にユニット１１を配向付けさせることに貢献
する。
【００１７】プリント回路ボードユニット１１の頂部と
底部との間の相互接続を形成するために、プリント回路
ボード基板１２を貫通してドリル作業即ち穿孔を形成す
ることによってビア１５を形成し、その場合に無電解メ
ッキによって銅を付着形成させることが可能な開口を形
成する。該開口内の銅メッキはプリント回路ボード基板
１２の頂部表面と底部表面の金属導電性プリントを相互
接続させる。
底部との間の相互接続を形成するために、プリント回路
ボード基板１２を貫通してドリル作業即ち穿孔を形成す
ることによってビア１５を形成し、その場合に無電解メ
ッキによって銅を付着形成させることが可能な開口を形
成する。該開口内の銅メッキはプリント回路ボード基板
１２の頂部表面と底部表面の金属導電性プリントを相互
接続させる。
【００１８】ユニット１１を画定するオープンな空間１
４を形成するために、ルータによる四つの切断動作から
なるグループが各個別的なユニット１１に対して実施さ
れねばならない。従って、ユニット１１はパンチング処
理又はルータによる切断処理によって分離させることが
可能である。ビア１５を穿設し且つ接続を形成した後
に、ユニット１１をオープンな空間１４に沿って基板１
２を切断することによって分離させる。位置決め孔１６
は、種々の処理段階においてストリップ１０を正しい位
置に正しく配置させることを容易とすることに貢献す
る。更に、ストリップ１０はさらなる処理ステップを容
易とさせるためのアライメントガイド（不図示）として
役立つその他のマーキングを有することが可能である。
４を形成するために、ルータによる四つの切断動作から
なるグループが各個別的なユニット１１に対して実施さ
れねばならない。従って、ユニット１１はパンチング処
理又はルータによる切断処理によって分離させることが
可能である。ビア１５を穿設し且つ接続を形成した後
に、ユニット１１をオープンな空間１４に沿って基板１
２を切断することによって分離させる。位置決め孔１６
は、種々の処理段階においてストリップ１０を正しい位
置に正しく配置させることを容易とすることに貢献す
る。更に、ストリップ１０はさらなる処理ステップを容
易とさせるためのアライメントガイド（不図示）として
役立つその他のマーキングを有することが可能である。
【００１９】次に、本発明について説明すると、図３は
ラップアラウンド相互接続ストリップ４０の一部を示し
ている。ラップアラウンド相互接続ストリップ４０は回
路ボード即ち基板４２から構成されている。個別的な集
積回路パッケージ基板ユニット４４を形成するために、
相互接続ストリップ４０を、例えば、プリント回路ボー
ドのルータ又はソウによって切断する。切断線４６ａ及
び４６ｂは、基板４２が分離されてユニット４４を形成
する位置を示している。
ラップアラウンド相互接続ストリップ４０の一部を示し
ている。ラップアラウンド相互接続ストリップ４０は回
路ボード即ち基板４２から構成されている。個別的な集
積回路パッケージ基板ユニット４４を形成するために、
相互接続ストリップ４０を、例えば、プリント回路ボー
ドのルータ又はソウによって切断する。切断線４６ａ及
び４６ｂは、基板４２が分離されてユニット４４を形成
する位置を示している。
【００２０】導電性であるか又は導電性のものとさせる
ことの可能な円形状のビア４８は、最初に、切断線４６
ａ及び４６ｂに沿ってユニット４４を取囲んで形成され
る。ユニット４４の二つの間のエッジ上に円形状のビア
４８を位置決めさせることは、各ユニット４４上の頂部
表面から底部表面への電気信号の同時的な接続を行うこ
とを可能とする。ユニット４４を分離させる場合に発生
する半円形状の断面のビアを介して接続が行われる。円
形状のビア４８をユニット４４の周りに位置決めさせる
ことによって、円形状のビア４８を形成するために必要
な空間及び隣接する固体の廃棄物及びそれが通常占有す
る空間（従来技術において図示してあるような）は除去
される。
ことの可能な円形状のビア４８は、最初に、切断線４６
ａ及び４６ｂに沿ってユニット４４を取囲んで形成され
る。ユニット４４の二つの間のエッジ上に円形状のビア
４８を位置決めさせることは、各ユニット４４上の頂部
表面から底部表面への電気信号の同時的な接続を行うこ
とを可能とする。ユニット４４を分離させる場合に発生
する半円形状の断面のビアを介して接続が行われる。円
形状のビア４８をユニット４４の周りに位置決めさせる
ことによって、円形状のビア４８を形成するために必要
な空間及び隣接する固体の廃棄物及びそれが通常占有す
る空間（従来技術において図示してあるような）は除去
される。
【００２１】図３に示したストリップ４０は２×２アレ
イとして示してあるが、本発明は、ストリップの寸法及
び各ユニットの形状に依存して、多様なアレイの形態で
個別的なユニットを画定するために使用することが可能
である。実際に、ストリップは任意の形状、例えば、正
方形、矩形、円形、三角形などを有することが可能であ
る。同様に、ユニット及びアレイは、本発明の開示に鑑
み当業者にとって自明であるように、設計者の構造的必
要性に依存して任意の形状のものとすることが可能であ
る。
イとして示してあるが、本発明は、ストリップの寸法及
び各ユニットの形状に依存して、多様なアレイの形態で
個別的なユニットを画定するために使用することが可能
である。実際に、ストリップは任意の形状、例えば、正
方形、矩形、円形、三角形などを有することが可能であ
る。同様に、ユニット及びアレイは、本発明の開示に鑑
み当業者にとって自明であるように、設計者の構造的必
要性に依存して任意の形状のものとすることが可能であ
る。
【００２２】本発明においては、オープンな区域も一般
的に最小とされており、それによりストリップ４０当た
り形成することの可能なユニット４４の数を増加させて
いる。本発明は、更に、図１に示したようなビア１５を
取囲むために必要とされる廃棄物質を取除くことによっ
て、基板の形成及び処理期間中にストリップ４０当たり
発生する廃棄物の量を減少させ且つほとんど除去するこ
とを可能としている。基板４２は例えば米国のモトロー
ラインコーポレイテッド、日本の三菱、又は米国のアラ
イドシグナル社から入手可能なＢＴ樹脂、ＦＲ−４又は
ＦＲ−５のような従来の中程度の温度から高温用のエポ
キシから構成することが可能である。基板４２は、更
に、例えばガラス繊維などの強化繊維を含有することも
可能である。
的に最小とされており、それによりストリップ４０当た
り形成することの可能なユニット４４の数を増加させて
いる。本発明は、更に、図１に示したようなビア１５を
取囲むために必要とされる廃棄物質を取除くことによっ
て、基板の形成及び処理期間中にストリップ４０当たり
発生する廃棄物の量を減少させ且つほとんど除去するこ
とを可能としている。基板４２は例えば米国のモトロー
ラインコーポレイテッド、日本の三菱、又は米国のアラ
イドシグナル社から入手可能なＢＴ樹脂、ＦＲ−４又は
ＦＲ−５のような従来の中程度の温度から高温用のエポ
キシから構成することが可能である。基板４２は、更
に、例えばガラス繊維などの強化繊維を含有することも
可能である。
【００２３】円形状のビア４８から個別的なユニット４
４の中央部分へ向かって信号トレース５０が延在してい
る。ワイヤーボンディング５２は信号トレース５０の一
端をシリコンチップ５６上のボンディングパッド５４へ
接続している。
４の中央部分へ向かって信号トレース５０が延在してい
る。ワイヤーボンディング５２は信号トレース５０の一
端をシリコンチップ５６上のボンディングパッド５４へ
接続している。
【００２４】図４はラップアラウンド相互接続ストリッ
プ４０の底面図を示している。上に説明した図３の場合
のように、円形状のビア４８が基板４２の個々のユニッ
ト４４の周りに示されている。信号トレース５０が円形
状のビア４８を半田パッド５８へ接続しており、半田パ
ッド５８に対して半田ボール（不図示）を取付けること
が可能である。ラップアラウンド相互接続ストリップ４
０は切断線４６ａ及び４６ｂに沿って個別的なユニット
４４へ切断し、そのことは、通常、余分な基板４２によ
って占有される空間を解放させる。
プ４０の底面図を示している。上に説明した図３の場合
のように、円形状のビア４８が基板４２の個々のユニッ
ト４４の周りに示されている。信号トレース５０が円形
状のビア４８を半田パッド５８へ接続しており、半田パ
ッド５８に対して半田ボール（不図示）を取付けること
が可能である。ラップアラウンド相互接続ストリップ４
０は切断線４６ａ及び４６ｂに沿って個別的なユニット
４４へ切断し、そのことは、通常、余分な基板４２によ
って占有される空間を解放させる。
【００２５】微細ピッチＢＧＡ用のラップアラウンド相
互接続体を、０．５ｍｍのピッチを持ったパッドのみな
らず、例えば１．２７ｍｍのより一般的なパッドピッチ
と共に使用することが可能である。信号トレース５０の
線幅は、例えば、７０乃至１００ミクロンとすることが
可能である。本実施例においては、円形状のビア４８
は、例えば３００乃至５００ミクロンの直径を有するよ
うにドリルによって穿設することが可能である。一方、
円形状のビア４８を取囲む半田ランド（隆起部）は、例
えば３００乃至７００ミクロンの範囲内のものとするこ
とが可能である。一方、例えばホトエッチングによって
形成した微小ビアのような３００ミクロン未満の直径を
有する微小ビアは、本発明のラップアラウンド相互接続
装置及び方法と共に同一の経路付け密度を維持するため
に使用することが可能である。マイクロビア即ち微小ビ
アを使用する場合に、個別的な基板を製造するコストが
著しく増加する。コスト増加は微小ビアを形成するため
に必要とされるエッチング、切断、メッキを行うステッ
プ数が増加するためである。
互接続体を、０．５ｍｍのピッチを持ったパッドのみな
らず、例えば１．２７ｍｍのより一般的なパッドピッチ
と共に使用することが可能である。信号トレース５０の
線幅は、例えば、７０乃至１００ミクロンとすることが
可能である。本実施例においては、円形状のビア４８
は、例えば３００乃至５００ミクロンの直径を有するよ
うにドリルによって穿設することが可能である。一方、
円形状のビア４８を取囲む半田ランド（隆起部）は、例
えば３００乃至７００ミクロンの範囲内のものとするこ
とが可能である。一方、例えばホトエッチングによって
形成した微小ビアのような３００ミクロン未満の直径を
有する微小ビアは、本発明のラップアラウンド相互接続
装置及び方法と共に同一の経路付け密度を維持するため
に使用することが可能である。マイクロビア即ち微小ビ
アを使用する場合に、個別的な基板を製造するコストが
著しく増加する。コスト増加は微小ビアを形成するため
に必要とされるエッチング、切断、メッキを行うステッ
プ数が増加するためである。
【００２６】本発明は微小ビアを使用する場合に発生す
る問題に対処している。ラップアラウンド相互接続方法
は、エッチング処理が個別的なビアを形成する場合に使
用することが可能であり、各切断操作は２倍効率がよ
い。なぜならば、各基板ユニットを形成するために半分
の円形状のビアが必要とされるに過ぎないからである。
図５は大略参照番号６０で示した個別的に切断したラッ
プアラウンド相互接続基板の概略平面図を示している。
この場合に、図３及び４に示した個別的なユニットは、
例えばプリント回路ボード又は基板ソウを使用して分離
されている。半円形状即ち「半分の」ビア６２が大略半
円形状の円筒断面である開口６４を有するものとして示
されている。半円形状のビア６２において、円形状のビ
ア４８を大略半分に分離させ（切断期間中に除去される
物質部分を差し引く）それにより円形状のビア４８の長
手方向の切断から発生する半円形状の円筒断面に沿って
導電性物質を配設させる。
る問題に対処している。ラップアラウンド相互接続方法
は、エッチング処理が個別的なビアを形成する場合に使
用することが可能であり、各切断操作は２倍効率がよ
い。なぜならば、各基板ユニットを形成するために半分
の円形状のビアが必要とされるに過ぎないからである。
図５は大略参照番号６０で示した個別的に切断したラッ
プアラウンド相互接続基板の概略平面図を示している。
この場合に、図３及び４に示した個別的なユニットは、
例えばプリント回路ボード又は基板ソウを使用して分離
されている。半円形状即ち「半分の」ビア６２が大略半
円形状の円筒断面である開口６４を有するものとして示
されている。半円形状のビア６２において、円形状のビ
ア４８を大略半分に分離させ（切断期間中に除去される
物質部分を差し引く）それにより円形状のビア４８の長
手方向の切断から発生する半円形状の円筒断面に沿って
導電性物質を配設させる。
【００２７】半円形状ビア６２は基板の信号経路付け領
域内における使用可能な空間を占有するものではない。
それにより、その空間はチップ及び信号経路付けによっ
て使用することが可能である。半円形状ビア６２のより
良好な空間の利用のために、基板４２の頂部と底部との
間の電気的接続の量が増加され、単位面積当たりのトレ
ースの全長もしかりである。
域内における使用可能な空間を占有するものではない。
それにより、その空間はチップ及び信号経路付けによっ
て使用することが可能である。半円形状ビア６２のより
良好な空間の利用のために、基板４２の頂部と底部との
間の電気的接続の量が増加され、単位面積当たりのトレ
ースの全長もしかりである。
【００２８】図６は開口６４と共に半円形状のビア６２
を具備するものとして示したラップアラウンド相互接続
基板６０の底部側の詳細図を示している。半円形状ビア
６２は単一のトレース５０及び半田パッド５８へ接続し
ている。
を具備するものとして示したラップアラウンド相互接続
基板６０の底部側の詳細図を示している。半円形状ビア
６２は単一のトレース５０及び半田パッド５８へ接続し
ている。
【００２９】図７は取付けた電気的接続の全てを有する
ラップアラウンド相互接続基板６０の結合した透視図を
示している。ボンディングパッド５４を有するシリコン
チップ５２はワイヤーボンディング５２によって信号ト
レース５０へ電気的に接続されている。信号トレース５
０は半円形状のビア６２へ到達し、そこで電気的接続は
基板４２の面を横断して基板４２の底部に到達する。基
板４２の底部側において、半円形状のビア６２は電流を
基板４２の底部側の上の経路付けストリップ５１へ転送
し、該電流は半田パッド５８へ流れる。半田パッド５８
は、例えば、半田ボール（不図示）によって、マザーボ
ード又はシスターボード（不図示）へ電気的に接続させ
ることが可能である。
ラップアラウンド相互接続基板６０の結合した透視図を
示している。ボンディングパッド５４を有するシリコン
チップ５２はワイヤーボンディング５２によって信号ト
レース５０へ電気的に接続されている。信号トレース５
０は半円形状のビア６２へ到達し、そこで電気的接続は
基板４２の面を横断して基板４２の底部に到達する。基
板４２の底部側において、半円形状のビア６２は電流を
基板４２の底部側の上の経路付けストリップ５１へ転送
し、該電流は半田パッド５８へ流れる。半田パッド５８
は、例えば、半田ボール（不図示）によって、マザーボ
ード又はシスターボード（不図示）へ電気的に接続させ
ることが可能である。
【００３０】本発明は基板４２における円形状のビア４
８を形成するために必要なドリル作業の数を減少させる
ことによって集積回路パッケージ作業の効率を増加させ
ることが可能である。円形状のビア４８は表面、且つ基
板４２内の一体的な層であっても電気的に相互接続させ
ることが可能であり、それによりこれらの円形状のビア
４８を形成するために必要な表面積を最小とすることに
よって基板４２の使用可能な面積を増加させている。こ
れらの円形状のビア４８は経路付け区域から離れた領域
内に形成されている。
８を形成するために必要なドリル作業の数を減少させる
ことによって集積回路パッケージ作業の効率を増加させ
ることが可能である。円形状のビア４８は表面、且つ基
板４２内の一体的な層であっても電気的に相互接続させ
ることが可能であり、それによりこれらの円形状のビア
４８を形成するために必要な表面積を最小とすることに
よって基板４２の使用可能な面積を増加させている。こ
れらの円形状のビア４８は経路付け区域から離れた領域
内に形成されている。
【００３１】又、本発明は、処理期間中に発生するパッ
ケージング副産物及び廃棄物の量を著しく減少させるこ
とを可能としている。本発明は、又、現在のパッケージ
ング、製造及び処理装置を利用しており、それにより工
具を改造することの必要性を取除いており、費用及び資
源を節約しており、且つ現在の装置の寿命を長期化させ
ている。
ケージング副産物及び廃棄物の量を著しく減少させるこ
とを可能としている。本発明は、又、現在のパッケージ
ング、製造及び処理装置を利用しており、それにより工
具を改造することの必要性を取除いており、費用及び資
源を節約しており、且つ現在の装置の寿命を長期化させ
ている。
【００３２】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 従来技術の基板ストリップを示した概略平面
図。
図。
【図２】 従来技術の基板ストリップを示した概略底面
図。
図。
【図３】 本発明の基板ストリップを示した概略平面
図。
図。
【図４】 本発明の基板ユニットを示した概略底面図。
【図５】 本発明の基板ユニットを示した概略平面図。
【図６】 本発明の基板ユニットを示した概略底面図。
【図７】 本発明を使用した集積回路を示した概略透視
図。
図。
４０ ラップアラウンド相互接続ストリップ ４２ 回路ボード（基板） ４４ 集積回路パッケージ基板ユニット ４６ 切断線 ４８ ビア
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トム クウォック ラオ アメリカ合衆国， テキサス 75056， ザ コロニー， レイク ビスタ ドライ ブ 5045 (72)発明者 ハリー マイケル シーゲル アメリカ合衆国， テキサス 76053， ハースト， ウィールウッド ドライブ 825 (72)発明者 マイケル ジェイ． ハンド アメリカ合衆国， テキサス 75067， ダブル オーク， サウス ウッドランド トレイル 170
Claims (20)
- 【請求項１】 第一及び第二表面とエッジとを具備する
集積回路パッケージにおいて、 １個又はそれ以上の半円形のビアが基板エッジに設けら
れており、前記１個又はそれ以上のビアは前記基板の第
一表面と第二表面との間に延在しており、 前記半円形のビアが前記１個又はそれ以上のビアにおい
て前記基板を分離することによって形成されたものであ
る、ことを特徴とする集積回路パッケージ。 - 【請求項２】 請求項１において、前記基板が、更に、
前記第一及び第二表面上の前記１個又はそれ以上の半円
形のビアへ接続している経路付けストリップが設けられ
ていることを特徴とする集積回路パッケージ。 - 【請求項３】 請求項１において、前記基板が高温エポ
キシであることを特徴とする集積回路パッケージ。 - 【請求項４】 請求項３において、前記高温エポキシが
ガラス繊維と混合されていることを特徴とする集積回路
パッケージ。 - 【請求項５】 請求項３において、前記高温エポキシが
ビスマレイミドトリアジン樹脂を有していることを特徴
とする集積回路パッケージ。 - 【請求項６】 請求項３において、前記高温エポキシが
ＦＲ−４であることを特徴とする集積回路パッケージ。 - 【請求項７】 請求項１において、更に、シリコンチッ
プが前記基板の第一表面へ取付けられており、前記シリ
コンチップは１個又はそれ以上のボンディングパッドを
有しており、ワイヤーボンディングが前記ボンディング
パッドを前記基板の第一表面上の経路付けストリップへ
電気的に接続させていることを特徴とする集積回路パッ
ケージ。 - 【請求項８】 請求項７において、前記基板の第二表面
が、更に、前記半円形のビアの１個又はそれ以上へ電気
的に接続しているボールグリッドアレイを有しているこ
とを特徴とする集積回路パッケージ。 - 【請求項９】 集積回路基板ストリップにおいて、 ２個又はそれ以上の基板ユニットが設けられており、各
ユニットは輪郭を画定する少なくとも１個のエッジを有
しており、 前記２個又はそれ以上のユニットの輪郭が前記２個又は
それ以上のユニットのエッジ上に位置されている１個又
はそれ以上の導電性ビアによって少なくとも部分的に画
定されている、ことを特徴とする集積回路基板ストリッ
プ。 - 【請求項１０】 請求項９において、前記ビアが前記１
個又はそれ以上のビアを介して切断することによって半
円形状のビアへ形成し、前記ユニットがそのエッジにお
いて少なくとも１個の半円形状のビアを有していること
を特徴とする集積回路基板ストリップ。 - 【請求項１１】 請求項９において、前記ビアが垂直な
切断線の交差部において１個又はそれ以上のビアを介し
て切断することによって複数個の半円形状のビアに形成
されることを特徴とする集積回路基板ストリップ。 - 【請求項１２】 請求項９において、前記基板が高温エ
ポキシであることを特徴とする集積回路基板ストリッ
プ。 - 【請求項１３】 請求項１２において、前記高温エポキ
シがガラス繊維と混合されていることを特徴とする集積
回路基板ストリップ。 - 【請求項１４】 請求項１３において、前記高温エポキ
シがビスマレイミドトリアジン樹脂を有していることを
特徴とする集積回路基板ストリップ。 - 【請求項１５】 請求項１３において、前記高温エポキ
シがＦＲ−４であることを特徴とする集積回路基板スト
リップ。 - 【請求項１６】 集積回路を製造するために二つの基板
を作成する方法において、 少なくとも二つの集積回路基板ユニット部分を持ったボ
ードを得、 前記基板ユニットの間に少なくとも１個のビア孔を形成
し、 前記少なくとも一つのビアにおいて前記ボードのユニッ
ト部分を分離して前記二つの集積回路基板ユニット部分
を分離させ、各ユニット部分が少なくとも１個の半円形
状のビアを有している、ことを特徴とする方法。 - 【請求項１７】 請求項１６において、更に、前記ユニ
ット部分を分離する前に前記ビアを電気的に導電性のも
のとさせることを特徴とする方法。 - 【請求項１８】 請求項１６において、前記基板が高温
エポキシであることを特徴とする方法。 - 【請求項１９】 請求項１６において、前記高温エポキ
シがビスマレイミドトリアジン樹脂を有していることを
特徴とする方法。 - 【請求項２０】 請求項１６において、前記高温エポキ
シがＦＲ−４であることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/994,741 US6121678A (en) | 1997-12-19 | 1997-12-19 | Wrap-around interconnect for fine pitch ball grid array |
| US08/994741 | 1997-12-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11274366A true JPH11274366A (ja) | 1999-10-08 |
Family
ID=25541003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10360611A Pending JPH11274366A (ja) | 1997-12-19 | 1998-12-18 | 微細ピッチボールグリッドアレイ用ラップアラウンド相互接続体 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6121678A (ja) |
| JP (1) | JPH11274366A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6215184B1 (en) * | 1998-02-19 | 2001-04-10 | Texas Instruments Incorporated | Optimized circuit design layout for high performance ball grid array packages |
| US6121678A (en) | 1997-12-19 | 2000-09-19 | Stmicroelectronics, Inc. | Wrap-around interconnect for fine pitch ball grid array |
| KR100530911B1 (ko) * | 1999-10-01 | 2005-11-23 | 세이코 엡슨 가부시키가이샤 | 배선 기판, 반도체 장치 및 그 제조, 검사 및 실장 방법,회로 기판 및 전자 기기 |
| US7288833B2 (en) * | 2000-09-13 | 2007-10-30 | Carsem (M) Sdn. Bhd. | Stress-free lead frame |
| US7221043B1 (en) * | 2000-10-20 | 2007-05-22 | Silverbrook Research Pty Ltd | Integrated circuit carrier with recesses |
| US7443010B2 (en) * | 2001-04-05 | 2008-10-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Matrix form semiconductor package substrate having an electrode of serpentine shape |
| US6724083B2 (en) * | 2001-07-16 | 2004-04-20 | Ars Electronics Co., Ltd. | Method of producing semiconductor packages by cutting via holes into half when separating substrate |
| US7479019B2 (en) * | 2004-07-23 | 2009-01-20 | Medconx, Inc. | Intelligent connector assembly for use in medical device cables |
| US7119448B1 (en) * | 2004-10-18 | 2006-10-10 | National Semiconductor Corporation | Main power inductance based on bond wires for a switching power converter |
| US20060115785A1 (en) * | 2004-11-30 | 2006-06-01 | Chunhua Li | Systems and methods for intra-oral drug delivery |
| US8278563B1 (en) * | 2007-03-29 | 2012-10-02 | Marvell International Ltd. | Via to plating bus |
| US7996806B2 (en) | 2008-02-06 | 2011-08-09 | Electronics For Imaging, Inc. | Methods and apparatus for layout of multi-layer circuit substrates |
| US8319114B2 (en) * | 2008-04-02 | 2012-11-27 | Densel Lambda K.K. | Surface mount power module dual footprint |
| CN109905980B (zh) * | 2019-04-19 | 2021-07-20 | 高德（江苏）电子科技有限公司 | 一种微小镀铜孔侧边保留半孔设计工艺 |
| CN111048529B (zh) * | 2019-12-25 | 2022-03-29 | 上海天马微电子有限公司 | 电路基板及其制作方法、显示基板 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4288841A (en) * | 1979-09-20 | 1981-09-08 | Bell Telephone Laboratories, Incorporated | Double cavity semiconductor chip carrier |
| JPS5745955A (en) * | 1980-09-02 | 1982-03-16 | Seikosha Co Ltd | Sealing container |
| US4939792A (en) * | 1987-11-16 | 1990-07-03 | Motorola, Inc. | Moldable/foldable radio housing |
| EP0582881B1 (en) * | 1992-07-27 | 1997-12-29 | Murata Manufacturing Co., Ltd. | Multilayer electronic component, method of manufacturing the same and method of measuring characteristics thereof |
| DE69434619T2 (de) * | 1993-03-18 | 2006-08-17 | Atotech Deutschland Gmbh | Sich selbstbeschleunigendes und sich selbst auffrischendes Verfahren zur Tauchbeschichtung ohne Formaldehyd, sowie die entsprechende Zusammensetzung |
| US5729896A (en) * | 1996-10-31 | 1998-03-24 | International Business Machines Corporation | Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder |
| US5931685A (en) * | 1997-06-02 | 1999-08-03 | Micron Technology, Inc. | Interconnect for making temporary electrical connections with bumped semiconductor components |
| US5919329A (en) * | 1997-10-14 | 1999-07-06 | Gore Enterprise Holdings, Inc. | Method for assembling an integrated circuit chip package having at least one semiconductor device |
| US6121678A (en) | 1997-12-19 | 2000-09-19 | Stmicroelectronics, Inc. | Wrap-around interconnect for fine pitch ball grid array |
-
1997
- 1997-12-19 US US08/994,741 patent/US6121678A/en not_active Expired - Lifetime
-
1998
- 1998-12-18 JP JP10360611A patent/JPH11274366A/ja active Pending
-
2000
- 2000-05-08 US US09/565,753 patent/US6372543B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6121678A (en) | 2000-09-19 |
| US6372543B1 (en) | 2002-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796589A (en) | Ball grid array integrated circuit package that has vias located within the solder pads of a package | |
| US5886876A (en) | Surface-mounted semiconductor package and its manufacturing method | |
| US7323787B2 (en) | Off-grid decoupling of ball grid array (BGA) devices and method | |
| US7161251B2 (en) | Partially populated ball grid design to accommodate landing pads close to the die | |
| JPH11274366A (ja) | 微細ピッチボールグリッドアレイ用ラップアラウンド相互接続体 | |
| US7384566B2 (en) | Fabrication method for printed circuit board | |
| JP2001274288A (ja) | 集積回路チップ・キャリア構造体 | |
| JP2000216289A (ja) | 半導体装置用パッケ―ジ | |
| US20070096271A1 (en) | Substrate frame | |
| US10912194B2 (en) | Printed circuit board | |
| US7065869B2 (en) | Method for plating of printed circuit board strip | |
| US8294250B2 (en) | Wiring substrate for a semiconductor chip, and semiconducotor package having the wiring substrate | |
| US8500984B2 (en) | Method for manufacturing printed-circuit board | |
| US6896173B2 (en) | Method of fabricating circuit substrate | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| GB2137805A (en) | Chip Carrier | |
| KR100396869B1 (ko) | 연성인쇄회로기판의 접합방법 | |
| US6319418B1 (en) | Zig-zagged plating bus lines | |
| US6295220B1 (en) | Memory bar and related circuits and methods | |
| US20230063343A1 (en) | Multilevel package substrate device with bga pin out and coaxial signal connections | |
| US7157361B2 (en) | Methods for processing integrated circuit packages formed using electroplating and apparatus made therefrom | |
| TWI778816B (zh) | 晶片互聯的封裝結構及其封裝方法 | |
| JPH07211814A (ja) | 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法 | |
| JPH02299248A (ja) | 半導体装置 | |
| KR19990059035A (ko) | 가요성 회로기판 스트립을 이용하여 제조되는 볼 그리드 어레이반도체 패키지의 싱글레이션 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090609 |