JP2004095972A - プラスチックパッケージの製造方法 - Google Patents
プラスチックパッケージの製造方法 Download PDFInfo
- Publication number
- JP2004095972A JP2004095972A JP2002257233A JP2002257233A JP2004095972A JP 2004095972 A JP2004095972 A JP 2004095972A JP 2002257233 A JP2002257233 A JP 2002257233A JP 2002257233 A JP2002257233 A JP 2002257233A JP 2004095972 A JP2004095972 A JP 2004095972A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- film
- plating film
- electroless
- electrolytic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/10—Electrodes, e.g. composition, counter electrode
- C25D17/12—Shape or form
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0574—Stacked resist layers used for different processes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】ソルダーレジストとの高密着性、エッチングのえぐれ減少、高密度配線、高信頼性、歩留向上ができるプラスチックパッケージの製造方法を提供する。
【解決手段】プラスチックパッケージの製造方法において、Ｃｕ箔１２を除去後、樹脂基板１１に無電解Ｃｕめっき被膜１４を設ける工程、その上に第１のめっきレジストパターン１５を設け無電解Ｃｕめっき被膜１４に通電してパターンのない部分に電解Ｃｕめっき被膜１９を設ける工程、配線パターン１６となる部分に第２のめっきレジストパターン２０を設け通電してＮｉ及びＡｕめっき被膜２１を設ける工程、めっきレジストパターンを除去し、Ｎｉ及びＡｕめっき被膜２１と電解Ｃｕめっき被膜１９で被覆されていない無電解Ｃｕめっき被膜１４をエッチングして除去する工程、外部端子接続用パッド１７と半導体素子接続用パッド１８を開口部から露出させるソルダーレジスト膜２２を設ける工程を有する。
【選択図】 図１
【解決手段】プラスチックパッケージの製造方法において、Ｃｕ箔１２を除去後、樹脂基板１１に無電解Ｃｕめっき被膜１４を設ける工程、その上に第１のめっきレジストパターン１５を設け無電解Ｃｕめっき被膜１４に通電してパターンのない部分に電解Ｃｕめっき被膜１９を設ける工程、配線パターン１６となる部分に第２のめっきレジストパターン２０を設け通電してＮｉ及びＡｕめっき被膜２１を設ける工程、めっきレジストパターンを除去し、Ｎｉ及びＡｕめっき被膜２１と電解Ｃｕめっき被膜１９で被覆されていない無電解Ｃｕめっき被膜１４をエッチングして除去する工程、外部端子接続用パッド１７と半導体素子接続用パッド１８を開口部から露出させるソルダーレジスト膜２２を設ける工程を有する。
【選択図】 図１
Description
【０００１】
【発明が属する技術分野】
本発明は、半導体素子搭載用のプラスチックパッケージの製造方法に係り、より詳細には、樹脂基板の片面又は両面にエッチング処理して形成された配線パターン、外部端子接続用パッド、及び、半導体素子接続用パッドを有するプラスチックパッケージの製造方法に関する。
【０００２】
【従来の技術】
近年の半導体素子の高性能化、小型化にともない、半導体素子を搭載するためのプラスチックパッケージは、外部と接続するための端子の多端子化、半導体素子の実装性、低コスト化、放熱特性、低インピーダンス化等の観点から、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプや、フリップチップタイプ等のプラスチックパッケージが多く用いられている。このプラスチックパッケージは、片面又は両面にＣｕ箔を接合して形成した導体層を備えたＢＴ樹脂（ビスマイレイミドトリアジンを主成分にした樹脂）やポリイミド樹脂等からなる１層又は多層の高耐熱性の銅張り樹脂基板を基板として用いて、この銅張り樹脂基板にヒートスラグを接合したキャビティダウンタイプや、直接モールディングするタイプや、半導体素子を直接接続するタイプ等がある。そして、このプラスチックパッケージは、電解めっき法によりめっきを施しながらめっき引き回し用配線を不要として、配線の高密度化及び電気特性の改善を図っている。
【０００３】
図６（Ａ）〜（Ｃ）、図７（Ａ）、（Ｂ）を参照して、従来のめっき引き回し用配線を不要とするプラスチックパッケージ５０の製造方法を説明する。図６（Ａ）に示すように、Ｃｕ箔５２が接合されている樹脂基板５１には、表、裏面の導通を取るためにスルーホール５３を穿設し、表、裏面及びスルーホール５３の壁面に無電解Ｃｕめっき被膜を設け、更に、この無電解Ｃｕめっき被膜に通電して電解Ｃｕめっき被膜を設けてＣｕめっき被膜５４を形成している。このＣｕめっき被膜５４上にドライフィルムを展着し、パターンマスクを当接して露光、現像するフォトリソグラフィ法でめっきレジストパターン５５を形成している。次に、図６（Ｂ）に示すように、めっきレジストパターン５５の開口部から露出するＣｕめっき被膜５４上には、Ｃｕめっき被膜５４に通電してスルーホール５３の壁面を含めた配線パターン５７、外部端子接続用パッド５８、及び、半導体素子接続用パッド５９となる部分に、電解めっき法でＮｉ及びＡｕめっき被膜５６を形成している。次に、図６（Ｃ）に示すように、Ｃｕめっき被膜５４上に形成されたドライフィルムからなるめっきレジストパターン５５は、剥離液を塗布してドライフィルムを膨潤させて剥離し除去している。
【０００４】
次に、図７（Ａ）に示すように、Ｎｉ及びＡｕめっき被膜５６から露出するＣｕめっき被膜５４及びＣｕ箔５２は、Ｎｉ及びＡｕめっき被膜５６をエッチングレジストパターンとしてエッチング処理を行って溶解させ除去している。これによって、配線パターン５７、外部端子接続用パッド５８、及び、半導体素子接続用パッド５９が形成されている。次に、図７（Ｂ）に示すように、樹脂基板５１の表面には、外部端子接続用パッド５８、及び、半導体素子接続用パッド５９が開口部として露出するソルダーレジスト膜６０を接合して形成している。
【０００５】
【発明が解決しようとする課題】
しかしながら、前述したような従来のプラスチックパッケージの製造方法には、未だ解決すべき次のような問題がある。
（１）Ｎｉ及びＡｕめっき被膜が形成された配線パターンとソルダーレジスト膜との接合は、接合面の接合強度が低いので、Ａｕめっき表面とソルダーレジスト膜の界面で剥離が発生しやすく、信頼性の低下となっている。
（２）Ｎｉ及びＡｕめっき被膜をエッチングレジストパターンとしてエッチング処理を行い、エッチングレジストパターンから露出するＣｕめっき被膜及びＣｕ箔を溶解して除去することで配線パターン、外部端子接続用パッド、及び、半導体素子接続用パッドを形成しているが、Ｃｕめっき被膜及びＣｕ箔の厚みが厚いので、エッチング処理に時間がかかりＮｉ及びＡｕめっき被膜の下部分にえぐれが発生し、信頼性の低下となっている。
（３）エッチング処理の進行とともに、Ｎｉ及びＡｕめっき被膜のエッチングレジストパターンが断面視してひさし状に飛び出すので、隣接するエッチングレジストパターンの間のエッチング液の流動が阻害され、ファインパターンの形成が困難となっている。
（４）Ｎｉ及びＡｕめっき被膜のエッチングレジストパターンがひさし状となった場合には、Ｎｉ及びＡｕめっき被膜とＣｕめっき被膜及びＣｕ箔との接合面積が小さくなるので、Ｎｉ及びＡｕめっき被膜がＣｕめっき被膜及びＣｕ箔から崩れやすくなり、プラスチックパッケージの歩留の低下をきたしている。
【０００６】
本発明は、このような事情に鑑みてなされたものであって、電解めっき法によってめっきを施しながらめっき引き回し用配線を不要とするプラスチックパッケージであって、ソルダーレジスト膜との密着強度を高め、エッチング処理によるえぐれが少なく、しかも配線の高密度化、高信頼性、及び歩留の向上を可能とするプラスチックパッケージの製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記目的に沿う本発明に係るプラスチックパッケージの製造方法は、片面又は両面にＣｕ箔を接合して有する樹脂基板を用いて、樹脂基板の片面又は両面に配線パターン、外部端子接続用パッド、及び、半導体素子接続用パッドを設けるプラスチックパッケージの製造方法において、樹脂基板の表面に形成されたＣｕ箔をエッチング処理して除去した後、Ｃｕ箔が形成されていた樹脂基板の表面に無電解Ｃｕめっき被膜を形成する工程と、無電解Ｃｕめっき被膜の表面に第１のめっきレジストパターンを形成し、無電解Ｃｕめっき被膜に通電して第１のめっきレジストパターンで被覆されていない無電解Ｃｕめっき被膜の表面に電解Ｃｕめっき被膜を形成する工程と、配線パターンとなる電解Ｃｕめっき被膜の表面に第２のめっきレジストパターンを形成し、無電解Ｃｕめっき被膜に通電して第２のめっきレジストパターンで被覆されていない電解Ｃｕめっき被膜の表面に、電解めっき法によるＮｉ及びＡｕめっき被膜を設ける外部端子接続用パッド及び半導体素子接続用パッドを形成する工程と、第１及び第２のめっきレジストパターンを除去し、Ｎｉ及びＡｕめっき被膜と電解Ｃｕめっき被膜で被覆されていない無電解Ｃｕめっき被膜をエッチング処理して除去する工程と、配線パターンを被覆し、外部端子接続用パッド及び半導体素子接続用パッドを開口部から露出させるソルダーレジスト膜を形成する工程を有する。これにより、Ｃｕ箔を除去した後の樹脂基板表面は、適度な表面粗度を有するので、無電解Ｃｕめっき被膜を接合強度を高くして形成できる。また、無電解Ｃｕめっき被膜は、薄く形成されているので、容易にエッチング処理して、えぐれによるひさし状を発生させることなく除去することができ、高密度なファインパターンを有する配線を容易に歩留よく形成することができる。更に、ソルダーレジスト膜は、Ｎｉ及びＡｕめっき被膜の上に接合されないので、ソルダーレジスト膜を樹脂基板と、適度な表面粗度を有するＣｕめっき被膜からなる配線パターンの上に強固に接合することができる。
【０００８】
ここで、配線パターンの表面にソルダーレジスト膜を形成すると共に、外部端子接続用パッドの外周縁部にソルダーレジスト膜を形成するのがよい。これにより、外部端子接続用パッドに半田ボールが接続される時の接合面積を規制できると同時に、半田ボールが接続される時に熱応力が発生しても外部端子接続用パッドの樹脂基板からの剥がれを防止することができる。
【０００９】
また、配線パターンの表面にソルダーレジスト膜を形成すると共に、外部端子接続用パッド及び半導体素子接続用パッドの外周縁部にソルダーレジスト膜を形成するのがよい。これにより、例えば、半導体素子接続用パッドに半導体素子がフリップチップ方式で接合される場合の接合面積を規制できる。また、外部端子接続用パッドに半田ボールが接続される時の接合面積を規制できると同時に、半田ボールが接続される時に熱応力が発生しても外部端子接続用パッドの樹脂基板からの剥がれを防止することができる。
【００１０】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図１（Ａ）〜（Ｃ）はそれぞれ本発明の一実施の形態に係るプラスチックパッケージの製造方法の一部を示す断面図、図２（Ａ）、（Ｂ）はそれぞれ同プラスチックパッケージの製造方法の一部を示す断面図、図３（Ａ）、（Ｂ）はそれぞれ同プラスチックパッケージの製造方法の一部を示す断面図、図４（Ａ）〜（Ｃ）はそれぞれ同プラスチックパッケージの製造方法の一部を示す断面図、図５（Ａ）、（Ｂ）はそれぞれ同プラスチックパッケージの製造方法の一部を示す説明図である。
【００１１】
図１〜図５を参照しながら本発明の一実施の形態に係るプラスチックパッケージ１０の製造方法を説明する。
図１（Ａ）に示すように、樹脂基板１１は、例えば、ＢＴ樹脂（ビスマイレイミドトリアジンを主成分にした樹脂）やポリイミド樹脂等の高耐熱性、誘電特性、絶縁特性、加工性に優れた樹脂を基材とする１層又は多層の樹脂基材からなり、その片面又は両面にＣｕ箔１２が接合されている。そして、樹脂基板１１の両面に導体パターンが形成される場合には、ドリルマシーンや、パンチングマシーン等を用いて上面と下面の導通を形成するための多数個のスルーホール１３が穿設される。
【００１２】
次に、図１（Ｂ）に示すように、樹脂基板１１に形成されているＣｕ箔１２は、例えば、ＦｅＣｌ３溶液を用いてエッチング処理して除去する。次に、図１（Ｃ）に示すように、スルーホール１３の側壁面を含む樹脂基板１１の上、下面全面には、パラジウム等の触媒を付与した後、ホルマリンを還元剤とする強アルカリ浴中でＣｕ箔１２の厚さの１０分の１程度の厚さの無電解Ｃｕめっき被膜１４を形成する。そして、樹脂基板１１の上面と下面に形成される無電解Ｃｕめっき被膜１４は、スルーホール１３に形成された無電解Ｃｕめっき被膜１４を介して電気的に接続しておく。更に、無電解Ｃｕめっき被膜１４の表面には、後のドライフィルムを貼着する時の密着性を高めるためにジェットスクラブ（バフ研磨による機械研磨）、硫酸による酸洗浄等による整面処理を施しておくのがよい。
【００１３】
次に、図２（Ａ）に示すように、無電解Ｃｕめっき被膜１４の表面には、第１のめっきレジストパターン１５をフォトリソグラフィック法で形成するために、無電解Ｃｕめっき被膜１４の表面にアクリル樹脂を主成分とするドライフィルムを展着する。そして、このドライフィルムに配線パターン１６、外部端子接続用パッド１７及び半導体素子接続用パッド１８の導体パターンと逆パターンからなるパターンマスクを当接して露光処理を施し、現像して逆パターンのドライフィルムを残し、熱硬化処理を行って、第１のめっきレジストパターン１５を形成する。
【００１４】
次に、図２（Ｂ）に示すように、ドライフィルムからなる第１のめっきレジストパターン１５で覆われていない無電解Ｃｕめっき被膜１４の表面部分には、電解Ｃｕめっき被膜１９を形成するために、樹脂基板１１を、例えば、硫酸銅浴、ピロリン酸浴等のめっき液中に浸漬して無電解Ｃｕめっき被膜１４に通電を行い、電解めっき処理を施して電解Ｃｕめっき被膜１９を形成する。
【００１５】
次に、図３（Ａ）に示すように、電解Ｃｕめっき被膜１９の表面及び第１のめっきレジストパターン１５の表面には、第２のめっきレジストパターン２０をフォトリソグラフィ法で形成するために、アクリル樹脂を主成分とするドライフィルムを展着する。そして、このドライフィルムに配線パターン１６の電解Ｃｕめっき被膜１９の表面は被覆し、外部端子接続用パッド１７及び半導体素子接続用パッド１８の電解Ｃｕめっき被膜１９の表面が開口部から露出するように、パターンマスクを当接して露光処理を施し、現像してドライフィルムからなるパターンを形成し、熱硬化処理を行って、第２のめっきレジストパターン２０を形成する。
【００１６】
次に、図３（Ｂ）に示すように、第２のめっきレジストパターン２０で覆われていない外部端子接続用パッド１７及び半導体素子接続用パッド１８の電解Ｃｕめっき被膜１９の表面部分には、Ｎｉ及びＡｕめっき被膜２１を形成するために、樹脂基板１１を、例えば、スルファミン酸浴等のめっき液中に浸漬して無電解Ｃｕめっき被膜１４に通電を行い、電解めっき処理を施して、先ず、電解Ｎｉめっき被膜を形成する。更に、電解Ｎｉめっき被膜が形成された樹脂基板１１には、例えば、硬質金の各種めっき浴のめっき液中に浸漬して無電解Ｃｕめっき被膜１４に通電を行い、電解めっき処理を施して電解Ｎｉめっき被膜の上に電解Ａｕめっき被膜を形成する。これによって、外部端子接続用パッド１７及び半導体素子接続用パッド１８には、Ｎｉ及びＡｕめっき被膜２１が形成される。
【００１７】
次に、図４（Ａ）に示すように、第１及び第２のめっきレジストパターン１５、２０を形成しているドライフィルムは、例えば、ドライフィルムがアルカリ可溶タイプの場合には、樹脂基板１１に、５０℃、３％程度のＮａＯＨ水溶液をスプレーで噴射させたり、樹脂基板１１をＮａＯＨ水溶液中に浸漬して、ドライフィルムを膨潤させながら樹脂基板１１から剥離させ、除去する。更に、樹脂基板１１は、洗浄、乾燥が行われる。これによって、樹脂基板１１には、無電解Ｃｕめっき被膜１４上に部分的に電解Ｃｕめっき被膜１９を設けた部分からなる配線パターン１６と、無電解Ｃｕめっき被膜１４上に部分的に電解Ｃｕめっき被膜１９を設け、更に電解Ｃｕめっき被膜１９上にＮｉ及びＡｕめっき被膜２１を設けた部分からなる外部端子接続用パッド１７と、半導体素子接続用パッド１８が形成される。
【００１８】
次に、図４（Ｂ）に示すように、配線パターン１６となる電解Ｃｕめっき被膜１９と、外部端子接続用パッド１７及び半導体素子接続用パッド１８となるＮｉ及びＡｕめっき被膜２１で被覆されていない無電解Ｃｕめっき被膜１４は、エッチング処理を行って除去する。エッチング液としては、電解Ｃｕめっき被膜１９や、Ｎｉ及びＡｕめっき被膜２１をエッチングせずに、無電解Ｃｕめっき被膜１４のみをエッチングするものが好ましいが、無電解Ｃｕめっき被膜１４は、電解Ｃｕめっき被膜１９や、Ｎｉ及びＡｕめっき被膜２１に比べて非常に薄く形成されているので、例えば、過硫酸ソーダや、過酸化水素と硫酸との混合液等のソフトエッチング液をエッチング液として用いることができる。このエッチング処理によって、Ｎｉ及びＡｕめっき被膜２１の表面は、殆どエッチングされないが、電解Ｃｕめっき被膜１９の表面は、若干エッチングされるものの、無電解Ｃｕめっき被膜１４の厚さより厚いのでパターン形状を維持することができる。そして、このエッチング処理により、それぞれのパターンが独立した無電解Ｃｕめっき被膜１４と電解Ｃｕめっき被膜１９からなる配線パターン１６と、無電解Ｃｕめっき被膜１４と電解Ｃｕめっき被膜１９とＮｉ及びＡｕめっき被膜２１からなる外部端子接続用パッド１７と、半導体素子接続用パッド１８が形成される。
【００１９】
次に、図４（Ｃ）に示すように、配線パターン１６を被覆し、外部端子接続用パッド１７と半導体素子接続用パッド１８をソルダーレジスト膜２２の開口部から露出させるためのソルダーレジスト膜２２は、ソルダーレジストペーストを用いて樹脂基板１１にスクリーン印刷法で全面印刷を行い、外部端子接続用パッド１７と半導体素子接続用パッド１８の部分が開口部となるようにパターンマスクを載置し、フォトリソグラフィ法で露光、現像を行って形成する。これにより、配線パターン１６と密着強度を高くして被覆し、外部端子接続用パッド１７と半導体素子接続用パッド１８の部分が開口部とするソルダーレジスト膜２２を形成したプラスチックパッケージ１０を作製する。
【００２０】
なお、樹脂基板１１の片面側に外部端子接続用パッド１７と半導体素子接続用パッド１８を形成し、反対面にはＣｕ板等からなる放熱板を接合して形成する放熱型ＢＧＡパッケージからなるプラスチックパッケージ１０においては、樹脂基板１１にソルダーレジスト膜２２を形成した後、更に、樹脂基板１１の実質的中央部分を切り抜いている。そして、樹脂基板１１と放熱板を接合することで、半導体素子を搭載するためのキャビティ部を形成している。
【００２１】
上記本発明の一実施の形態に係るプラスチックパッケージ１０の製造方法においては、配線パターン１６の表面にソルダーレジスト膜２２を形成すると共に、図５（Ａ）、（Ｂ）に示すように、無電解Ｃｕめっき被膜１４と、電解Ｃｕめっき被膜１９と，Ｎｉ及びＡｕめっき被膜２１とからなる外部端子接続用パッド１７の外周縁部にもソルダーレジスト膜２２を形成するのがよい。これにより、外部端子接続用パッド１７に半田ボールを接合するときに熱応力が発生しても樹脂基板１１から外部端子接続用パッド１７が剥がれるのを防止することができる。また、半田ボールを接合するための接合面積を規制することができるので、半田ボールの溶融量を揃えることができ、半田ボールの高さを実質的に同じにすることができて、ボードへの実装を確実に行うことができる。
【００２２】
また、上記本発明の一実施の形態に係るプラスチックパッケージ１０の製造方法においては、配線パターン１６の表面にソルダーレジスト膜２２を形成すると共に、無電解Ｃｕめっき被膜１４と、電解Ｃｕめっき被膜１９と，Ｎｉ及びＡｕめっき被膜２１とからなる外部端子接続用パッド１７及び半導体素子接続用パッド１８の外周縁部にもソルダーレジスト膜２２を形成するのがよい。これにより、外部端子接続用パッド１７と同様に半導体素子接続用パッド１８の樹脂基板１１への接合強度を高めることができる。また、半導体素子をフリップチップ方式で直接プラスチックパッケージ１０に接合する場合に、半導体素子の接合パッドの位置と正確に接合位置を合わせることができる。
【００２３】
上記本発明の一実施の形態に係るプラスチックパッケージ１０の製造方法によれば、無電解Ｃｕめっき被膜１４は、めっき引き回し配線の役目をして、特段のめっきのためのめっき引き回し配線を設けることなく外部端子接続用パッド１７と半導体素子接続用パッド１８に、Ｎｉ及びＡｕめっき被膜２１を容易に形成でき、しかもめっき引き回し配線が不用な分だけ高密度な配線が可能となる。また、無電解Ｃｕめっき被膜１４は、Ｃｕ箔１２や電解Ｃｕめっき被膜１４に比べて非常に厚さが薄いので、パターン形成のための無電解Ｃｕめっき被膜１４のエッチング処理は非常に容易なものとなり、えぐれの量を殆どなくすことができ、配線パターン１６、外部端子接続用パッド１７、及び半導体素子接続用パッド１８のパターン精度のよい高密度化を図ることが容易となる。また、めっき引き回し配線が存在せず、部分的に残存するめっき引き回し配線による電気的な反射もなくなり、電気特性を向上させることができる。また、Ｎｉ及びＡｕめっき被膜２１は、電解めっき法により形成されるので、ワイヤボンディングや、フリップチップ接合や、半田ボール接合の接着強度を十分大きな値に確保することができる。更に、配線パターン１６には、Ｎｉ及びＡｕめっき被膜２１が存在しないので、ソルダーレジスト膜２２との接合強度を大きくすることができる。
【００２４】
また、無電解Ｃｕめっき被膜１４のエッチング液として過硫酸ソーダや、過酸化水素と硫酸との混合液を主成分とするソフトエッチング液を用いるので、電解Ｃｕめっき被膜１９のエッチング量は少なくて済み、Ａｕめっき被膜は溶解されることなく、無電解Ｃｕめっき被膜１４を効率的にエッチング処理することができる。また、これらのソフトエッチング液は、取り扱いが容易で、廃液処理も容易に行うことができる。
【００２５】
【発明の効果】
請求項１及びこれに従属する請求項２又は３記載のプラスチックパッケージの製造方法は、樹脂基板の表面に形成されたＣｕ箔をエッチング処理して除去した後、Ｃｕ箔が形成されていた樹脂基板の表面に無電解Ｃｕめっき被膜を形成する工程と、無電解Ｃｕめっき被膜の表面に第１のめっきレジストパターンを形成し、無電解Ｃｕめっき被膜に通電して第１のめっきレジストパターンで被覆されていない無電解Ｃｕめっき被膜の表面に電解Ｃｕめっき被膜を形成する工程と、配線パターンとなる電解Ｃｕめっき被膜の表面に第２のめっきレジストパターンを形成し、無電解Ｃｕめっき被膜に通電して第２のめっきレジストパターンで被覆されていない電解Ｃｕめっき被膜の表面に、電解めっき法によるＮｉ及びＡｕめっき被膜を設ける外部端子接続用パッド及び半導体素子接続用パッドを形成する工程と、第１及び第２のめっきレジストパターンを除去し、Ｎｉ及びＡｕめっき被膜と電解Ｃｕめっき被膜で被覆されていない無電解Ｃｕめっき被膜をエッチング処理して除去する工程と、配線パターンを被覆し、外部端子接続用パッド及び半導体素子接続用パッドを開口部から露出させるソルダーレジスト膜を形成する工程を有するので、Ｃｕ箔を除去した後の樹脂基板表面は、適度な表面粗度を有し、無電解Ｃｕめっき被膜を接合強度を高く、厚さを薄く形成でき、Ｎｉ及びＡｕめっき被膜と、電解Ｃｕめっき被膜をエッチングレジストパターンとして容易にエッチング処理して、えぐれによるひさし状を発生させることなく除去して、高密度なファインパターンを有する配線を容易に歩留よく形成することができる。また、ソルダーレジスト膜は、Ｎｉ及びＡｕめっき被膜の上に接合されないので、ソルダーレジスト膜を樹脂基板と、適度な表面粗度を有するＣｕめっき被膜からなる配線パターンの上に強固に接合することができる。
【００２６】
特に、請求項２又は３記載のプラスチックパッケージの製造方法は、配線パターンの表面にソルダーレジスト膜を形成すると共に、外部端子接続用パッドの外周縁部、又は、外部端子接合用パッドと半導体素子接続用パッドの外周縁部にソルダーレジスト膜を形成するので、半導体素子接続用パッドや、外部端子接続用パッドの接合面積を規制でき、半導体素子や半田ボールを正確に接合することができる。また、外部端子接合用パッドに半田ボールが接続される時に熱応力が発生しても、外部端子接続用パッドの樹脂基板からの剥がれを防止することができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）はそれぞれ本発明の一実施の形態に係るプラスチックパッケージの製造方法の一部を示す断面図である。
【図２】（Ａ）、（Ｂ）はそれぞれ同プラスチックパッケージの製造方法の一部を示す断面図である。
【図３】（Ａ）、（Ｂ）はそれぞれ同プラスチックパッケージの製造方法の一部を示す断面図である。
【図４】（Ａ）〜（Ｃ）はそれぞれ同プラスチックパッケージの製造方法の一部を示す断面図である。
【図５】（Ａ）、（Ｂ）はそれぞれ同プラスチックパッケージの製造方法の一部を示す説明図である。
【図６】（Ａ）〜（Ｃ）は従来のプラスチックパッケージの製造方法の説明図である。
【図７】（Ａ）、（Ｂ）は従来のプラスチックパッケージの製造方法の説明図である。
【符号の説明】
１０：プラスチックパッケージ、１１：樹脂基板、１２：Ｃｕ箔、１３：スルーホール、１４：無電解Ｃｕめっき被膜、１５：第１のめっきレジストパターン、１６：配線パターン、１７：外部端子接続用パッド、１８：半導体素子接続用パッド、１９：電解Ｃｕめっき被膜、２０：第２のめっきレジストパターン、２１：Ｎｉ及びＡｕめっき被膜、２２：ソルダーレジスト膜
【発明が属する技術分野】
本発明は、半導体素子搭載用のプラスチックパッケージの製造方法に係り、より詳細には、樹脂基板の片面又は両面にエッチング処理して形成された配線パターン、外部端子接続用パッド、及び、半導体素子接続用パッドを有するプラスチックパッケージの製造方法に関する。
【０００２】
【従来の技術】
近年の半導体素子の高性能化、小型化にともない、半導体素子を搭載するためのプラスチックパッケージは、外部と接続するための端子の多端子化、半導体素子の実装性、低コスト化、放熱特性、低インピーダンス化等の観点から、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプや、フリップチップタイプ等のプラスチックパッケージが多く用いられている。このプラスチックパッケージは、片面又は両面にＣｕ箔を接合して形成した導体層を備えたＢＴ樹脂（ビスマイレイミドトリアジンを主成分にした樹脂）やポリイミド樹脂等からなる１層又は多層の高耐熱性の銅張り樹脂基板を基板として用いて、この銅張り樹脂基板にヒートスラグを接合したキャビティダウンタイプや、直接モールディングするタイプや、半導体素子を直接接続するタイプ等がある。そして、このプラスチックパッケージは、電解めっき法によりめっきを施しながらめっき引き回し用配線を不要として、配線の高密度化及び電気特性の改善を図っている。
【０００３】
図６（Ａ）〜（Ｃ）、図７（Ａ）、（Ｂ）を参照して、従来のめっき引き回し用配線を不要とするプラスチックパッケージ５０の製造方法を説明する。図６（Ａ）に示すように、Ｃｕ箔５２が接合されている樹脂基板５１には、表、裏面の導通を取るためにスルーホール５３を穿設し、表、裏面及びスルーホール５３の壁面に無電解Ｃｕめっき被膜を設け、更に、この無電解Ｃｕめっき被膜に通電して電解Ｃｕめっき被膜を設けてＣｕめっき被膜５４を形成している。このＣｕめっき被膜５４上にドライフィルムを展着し、パターンマスクを当接して露光、現像するフォトリソグラフィ法でめっきレジストパターン５５を形成している。次に、図６（Ｂ）に示すように、めっきレジストパターン５５の開口部から露出するＣｕめっき被膜５４上には、Ｃｕめっき被膜５４に通電してスルーホール５３の壁面を含めた配線パターン５７、外部端子接続用パッド５８、及び、半導体素子接続用パッド５９となる部分に、電解めっき法でＮｉ及びＡｕめっき被膜５６を形成している。次に、図６（Ｃ）に示すように、Ｃｕめっき被膜５４上に形成されたドライフィルムからなるめっきレジストパターン５５は、剥離液を塗布してドライフィルムを膨潤させて剥離し除去している。
【０００４】
次に、図７（Ａ）に示すように、Ｎｉ及びＡｕめっき被膜５６から露出するＣｕめっき被膜５４及びＣｕ箔５２は、Ｎｉ及びＡｕめっき被膜５６をエッチングレジストパターンとしてエッチング処理を行って溶解させ除去している。これによって、配線パターン５７、外部端子接続用パッド５８、及び、半導体素子接続用パッド５９が形成されている。次に、図７（Ｂ）に示すように、樹脂基板５１の表面には、外部端子接続用パッド５８、及び、半導体素子接続用パッド５９が開口部として露出するソルダーレジスト膜６０を接合して形成している。
【０００５】
【発明が解決しようとする課題】
しかしながら、前述したような従来のプラスチックパッケージの製造方法には、未だ解決すべき次のような問題がある。
（１）Ｎｉ及びＡｕめっき被膜が形成された配線パターンとソルダーレジスト膜との接合は、接合面の接合強度が低いので、Ａｕめっき表面とソルダーレジスト膜の界面で剥離が発生しやすく、信頼性の低下となっている。
（２）Ｎｉ及びＡｕめっき被膜をエッチングレジストパターンとしてエッチング処理を行い、エッチングレジストパターンから露出するＣｕめっき被膜及びＣｕ箔を溶解して除去することで配線パターン、外部端子接続用パッド、及び、半導体素子接続用パッドを形成しているが、Ｃｕめっき被膜及びＣｕ箔の厚みが厚いので、エッチング処理に時間がかかりＮｉ及びＡｕめっき被膜の下部分にえぐれが発生し、信頼性の低下となっている。
（３）エッチング処理の進行とともに、Ｎｉ及びＡｕめっき被膜のエッチングレジストパターンが断面視してひさし状に飛び出すので、隣接するエッチングレジストパターンの間のエッチング液の流動が阻害され、ファインパターンの形成が困難となっている。
（４）Ｎｉ及びＡｕめっき被膜のエッチングレジストパターンがひさし状となった場合には、Ｎｉ及びＡｕめっき被膜とＣｕめっき被膜及びＣｕ箔との接合面積が小さくなるので、Ｎｉ及びＡｕめっき被膜がＣｕめっき被膜及びＣｕ箔から崩れやすくなり、プラスチックパッケージの歩留の低下をきたしている。
【０００６】
本発明は、このような事情に鑑みてなされたものであって、電解めっき法によってめっきを施しながらめっき引き回し用配線を不要とするプラスチックパッケージであって、ソルダーレジスト膜との密着強度を高め、エッチング処理によるえぐれが少なく、しかも配線の高密度化、高信頼性、及び歩留の向上を可能とするプラスチックパッケージの製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記目的に沿う本発明に係るプラスチックパッケージの製造方法は、片面又は両面にＣｕ箔を接合して有する樹脂基板を用いて、樹脂基板の片面又は両面に配線パターン、外部端子接続用パッド、及び、半導体素子接続用パッドを設けるプラスチックパッケージの製造方法において、樹脂基板の表面に形成されたＣｕ箔をエッチング処理して除去した後、Ｃｕ箔が形成されていた樹脂基板の表面に無電解Ｃｕめっき被膜を形成する工程と、無電解Ｃｕめっき被膜の表面に第１のめっきレジストパターンを形成し、無電解Ｃｕめっき被膜に通電して第１のめっきレジストパターンで被覆されていない無電解Ｃｕめっき被膜の表面に電解Ｃｕめっき被膜を形成する工程と、配線パターンとなる電解Ｃｕめっき被膜の表面に第２のめっきレジストパターンを形成し、無電解Ｃｕめっき被膜に通電して第２のめっきレジストパターンで被覆されていない電解Ｃｕめっき被膜の表面に、電解めっき法によるＮｉ及びＡｕめっき被膜を設ける外部端子接続用パッド及び半導体素子接続用パッドを形成する工程と、第１及び第２のめっきレジストパターンを除去し、Ｎｉ及びＡｕめっき被膜と電解Ｃｕめっき被膜で被覆されていない無電解Ｃｕめっき被膜をエッチング処理して除去する工程と、配線パターンを被覆し、外部端子接続用パッド及び半導体素子接続用パッドを開口部から露出させるソルダーレジスト膜を形成する工程を有する。これにより、Ｃｕ箔を除去した後の樹脂基板表面は、適度な表面粗度を有するので、無電解Ｃｕめっき被膜を接合強度を高くして形成できる。また、無電解Ｃｕめっき被膜は、薄く形成されているので、容易にエッチング処理して、えぐれによるひさし状を発生させることなく除去することができ、高密度なファインパターンを有する配線を容易に歩留よく形成することができる。更に、ソルダーレジスト膜は、Ｎｉ及びＡｕめっき被膜の上に接合されないので、ソルダーレジスト膜を樹脂基板と、適度な表面粗度を有するＣｕめっき被膜からなる配線パターンの上に強固に接合することができる。
【０００８】
ここで、配線パターンの表面にソルダーレジスト膜を形成すると共に、外部端子接続用パッドの外周縁部にソルダーレジスト膜を形成するのがよい。これにより、外部端子接続用パッドに半田ボールが接続される時の接合面積を規制できると同時に、半田ボールが接続される時に熱応力が発生しても外部端子接続用パッドの樹脂基板からの剥がれを防止することができる。
【０００９】
また、配線パターンの表面にソルダーレジスト膜を形成すると共に、外部端子接続用パッド及び半導体素子接続用パッドの外周縁部にソルダーレジスト膜を形成するのがよい。これにより、例えば、半導体素子接続用パッドに半導体素子がフリップチップ方式で接合される場合の接合面積を規制できる。また、外部端子接続用パッドに半田ボールが接続される時の接合面積を規制できると同時に、半田ボールが接続される時に熱応力が発生しても外部端子接続用パッドの樹脂基板からの剥がれを防止することができる。
【００１０】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図１（Ａ）〜（Ｃ）はそれぞれ本発明の一実施の形態に係るプラスチックパッケージの製造方法の一部を示す断面図、図２（Ａ）、（Ｂ）はそれぞれ同プラスチックパッケージの製造方法の一部を示す断面図、図３（Ａ）、（Ｂ）はそれぞれ同プラスチックパッケージの製造方法の一部を示す断面図、図４（Ａ）〜（Ｃ）はそれぞれ同プラスチックパッケージの製造方法の一部を示す断面図、図５（Ａ）、（Ｂ）はそれぞれ同プラスチックパッケージの製造方法の一部を示す説明図である。
【００１１】
図１〜図５を参照しながら本発明の一実施の形態に係るプラスチックパッケージ１０の製造方法を説明する。
図１（Ａ）に示すように、樹脂基板１１は、例えば、ＢＴ樹脂（ビスマイレイミドトリアジンを主成分にした樹脂）やポリイミド樹脂等の高耐熱性、誘電特性、絶縁特性、加工性に優れた樹脂を基材とする１層又は多層の樹脂基材からなり、その片面又は両面にＣｕ箔１２が接合されている。そして、樹脂基板１１の両面に導体パターンが形成される場合には、ドリルマシーンや、パンチングマシーン等を用いて上面と下面の導通を形成するための多数個のスルーホール１３が穿設される。
【００１２】
次に、図１（Ｂ）に示すように、樹脂基板１１に形成されているＣｕ箔１２は、例えば、ＦｅＣｌ３溶液を用いてエッチング処理して除去する。次に、図１（Ｃ）に示すように、スルーホール１３の側壁面を含む樹脂基板１１の上、下面全面には、パラジウム等の触媒を付与した後、ホルマリンを還元剤とする強アルカリ浴中でＣｕ箔１２の厚さの１０分の１程度の厚さの無電解Ｃｕめっき被膜１４を形成する。そして、樹脂基板１１の上面と下面に形成される無電解Ｃｕめっき被膜１４は、スルーホール１３に形成された無電解Ｃｕめっき被膜１４を介して電気的に接続しておく。更に、無電解Ｃｕめっき被膜１４の表面には、後のドライフィルムを貼着する時の密着性を高めるためにジェットスクラブ（バフ研磨による機械研磨）、硫酸による酸洗浄等による整面処理を施しておくのがよい。
【００１３】
次に、図２（Ａ）に示すように、無電解Ｃｕめっき被膜１４の表面には、第１のめっきレジストパターン１５をフォトリソグラフィック法で形成するために、無電解Ｃｕめっき被膜１４の表面にアクリル樹脂を主成分とするドライフィルムを展着する。そして、このドライフィルムに配線パターン１６、外部端子接続用パッド１７及び半導体素子接続用パッド１８の導体パターンと逆パターンからなるパターンマスクを当接して露光処理を施し、現像して逆パターンのドライフィルムを残し、熱硬化処理を行って、第１のめっきレジストパターン１５を形成する。
【００１４】
次に、図２（Ｂ）に示すように、ドライフィルムからなる第１のめっきレジストパターン１５で覆われていない無電解Ｃｕめっき被膜１４の表面部分には、電解Ｃｕめっき被膜１９を形成するために、樹脂基板１１を、例えば、硫酸銅浴、ピロリン酸浴等のめっき液中に浸漬して無電解Ｃｕめっき被膜１４に通電を行い、電解めっき処理を施して電解Ｃｕめっき被膜１９を形成する。
【００１５】
次に、図３（Ａ）に示すように、電解Ｃｕめっき被膜１９の表面及び第１のめっきレジストパターン１５の表面には、第２のめっきレジストパターン２０をフォトリソグラフィ法で形成するために、アクリル樹脂を主成分とするドライフィルムを展着する。そして、このドライフィルムに配線パターン１６の電解Ｃｕめっき被膜１９の表面は被覆し、外部端子接続用パッド１７及び半導体素子接続用パッド１８の電解Ｃｕめっき被膜１９の表面が開口部から露出するように、パターンマスクを当接して露光処理を施し、現像してドライフィルムからなるパターンを形成し、熱硬化処理を行って、第２のめっきレジストパターン２０を形成する。
【００１６】
次に、図３（Ｂ）に示すように、第２のめっきレジストパターン２０で覆われていない外部端子接続用パッド１７及び半導体素子接続用パッド１８の電解Ｃｕめっき被膜１９の表面部分には、Ｎｉ及びＡｕめっき被膜２１を形成するために、樹脂基板１１を、例えば、スルファミン酸浴等のめっき液中に浸漬して無電解Ｃｕめっき被膜１４に通電を行い、電解めっき処理を施して、先ず、電解Ｎｉめっき被膜を形成する。更に、電解Ｎｉめっき被膜が形成された樹脂基板１１には、例えば、硬質金の各種めっき浴のめっき液中に浸漬して無電解Ｃｕめっき被膜１４に通電を行い、電解めっき処理を施して電解Ｎｉめっき被膜の上に電解Ａｕめっき被膜を形成する。これによって、外部端子接続用パッド１７及び半導体素子接続用パッド１８には、Ｎｉ及びＡｕめっき被膜２１が形成される。
【００１７】
次に、図４（Ａ）に示すように、第１及び第２のめっきレジストパターン１５、２０を形成しているドライフィルムは、例えば、ドライフィルムがアルカリ可溶タイプの場合には、樹脂基板１１に、５０℃、３％程度のＮａＯＨ水溶液をスプレーで噴射させたり、樹脂基板１１をＮａＯＨ水溶液中に浸漬して、ドライフィルムを膨潤させながら樹脂基板１１から剥離させ、除去する。更に、樹脂基板１１は、洗浄、乾燥が行われる。これによって、樹脂基板１１には、無電解Ｃｕめっき被膜１４上に部分的に電解Ｃｕめっき被膜１９を設けた部分からなる配線パターン１６と、無電解Ｃｕめっき被膜１４上に部分的に電解Ｃｕめっき被膜１９を設け、更に電解Ｃｕめっき被膜１９上にＮｉ及びＡｕめっき被膜２１を設けた部分からなる外部端子接続用パッド１７と、半導体素子接続用パッド１８が形成される。
【００１８】
次に、図４（Ｂ）に示すように、配線パターン１６となる電解Ｃｕめっき被膜１９と、外部端子接続用パッド１７及び半導体素子接続用パッド１８となるＮｉ及びＡｕめっき被膜２１で被覆されていない無電解Ｃｕめっき被膜１４は、エッチング処理を行って除去する。エッチング液としては、電解Ｃｕめっき被膜１９や、Ｎｉ及びＡｕめっき被膜２１をエッチングせずに、無電解Ｃｕめっき被膜１４のみをエッチングするものが好ましいが、無電解Ｃｕめっき被膜１４は、電解Ｃｕめっき被膜１９や、Ｎｉ及びＡｕめっき被膜２１に比べて非常に薄く形成されているので、例えば、過硫酸ソーダや、過酸化水素と硫酸との混合液等のソフトエッチング液をエッチング液として用いることができる。このエッチング処理によって、Ｎｉ及びＡｕめっき被膜２１の表面は、殆どエッチングされないが、電解Ｃｕめっき被膜１９の表面は、若干エッチングされるものの、無電解Ｃｕめっき被膜１４の厚さより厚いのでパターン形状を維持することができる。そして、このエッチング処理により、それぞれのパターンが独立した無電解Ｃｕめっき被膜１４と電解Ｃｕめっき被膜１９からなる配線パターン１６と、無電解Ｃｕめっき被膜１４と電解Ｃｕめっき被膜１９とＮｉ及びＡｕめっき被膜２１からなる外部端子接続用パッド１７と、半導体素子接続用パッド１８が形成される。
【００１９】
次に、図４（Ｃ）に示すように、配線パターン１６を被覆し、外部端子接続用パッド１７と半導体素子接続用パッド１８をソルダーレジスト膜２２の開口部から露出させるためのソルダーレジスト膜２２は、ソルダーレジストペーストを用いて樹脂基板１１にスクリーン印刷法で全面印刷を行い、外部端子接続用パッド１７と半導体素子接続用パッド１８の部分が開口部となるようにパターンマスクを載置し、フォトリソグラフィ法で露光、現像を行って形成する。これにより、配線パターン１６と密着強度を高くして被覆し、外部端子接続用パッド１７と半導体素子接続用パッド１８の部分が開口部とするソルダーレジスト膜２２を形成したプラスチックパッケージ１０を作製する。
【００２０】
なお、樹脂基板１１の片面側に外部端子接続用パッド１７と半導体素子接続用パッド１８を形成し、反対面にはＣｕ板等からなる放熱板を接合して形成する放熱型ＢＧＡパッケージからなるプラスチックパッケージ１０においては、樹脂基板１１にソルダーレジスト膜２２を形成した後、更に、樹脂基板１１の実質的中央部分を切り抜いている。そして、樹脂基板１１と放熱板を接合することで、半導体素子を搭載するためのキャビティ部を形成している。
【００２１】
上記本発明の一実施の形態に係るプラスチックパッケージ１０の製造方法においては、配線パターン１６の表面にソルダーレジスト膜２２を形成すると共に、図５（Ａ）、（Ｂ）に示すように、無電解Ｃｕめっき被膜１４と、電解Ｃｕめっき被膜１９と，Ｎｉ及びＡｕめっき被膜２１とからなる外部端子接続用パッド１７の外周縁部にもソルダーレジスト膜２２を形成するのがよい。これにより、外部端子接続用パッド１７に半田ボールを接合するときに熱応力が発生しても樹脂基板１１から外部端子接続用パッド１７が剥がれるのを防止することができる。また、半田ボールを接合するための接合面積を規制することができるので、半田ボールの溶融量を揃えることができ、半田ボールの高さを実質的に同じにすることができて、ボードへの実装を確実に行うことができる。
【００２２】
また、上記本発明の一実施の形態に係るプラスチックパッケージ１０の製造方法においては、配線パターン１６の表面にソルダーレジスト膜２２を形成すると共に、無電解Ｃｕめっき被膜１４と、電解Ｃｕめっき被膜１９と，Ｎｉ及びＡｕめっき被膜２１とからなる外部端子接続用パッド１７及び半導体素子接続用パッド１８の外周縁部にもソルダーレジスト膜２２を形成するのがよい。これにより、外部端子接続用パッド１７と同様に半導体素子接続用パッド１８の樹脂基板１１への接合強度を高めることができる。また、半導体素子をフリップチップ方式で直接プラスチックパッケージ１０に接合する場合に、半導体素子の接合パッドの位置と正確に接合位置を合わせることができる。
【００２３】
上記本発明の一実施の形態に係るプラスチックパッケージ１０の製造方法によれば、無電解Ｃｕめっき被膜１４は、めっき引き回し配線の役目をして、特段のめっきのためのめっき引き回し配線を設けることなく外部端子接続用パッド１７と半導体素子接続用パッド１８に、Ｎｉ及びＡｕめっき被膜２１を容易に形成でき、しかもめっき引き回し配線が不用な分だけ高密度な配線が可能となる。また、無電解Ｃｕめっき被膜１４は、Ｃｕ箔１２や電解Ｃｕめっき被膜１４に比べて非常に厚さが薄いので、パターン形成のための無電解Ｃｕめっき被膜１４のエッチング処理は非常に容易なものとなり、えぐれの量を殆どなくすことができ、配線パターン１６、外部端子接続用パッド１７、及び半導体素子接続用パッド１８のパターン精度のよい高密度化を図ることが容易となる。また、めっき引き回し配線が存在せず、部分的に残存するめっき引き回し配線による電気的な反射もなくなり、電気特性を向上させることができる。また、Ｎｉ及びＡｕめっき被膜２１は、電解めっき法により形成されるので、ワイヤボンディングや、フリップチップ接合や、半田ボール接合の接着強度を十分大きな値に確保することができる。更に、配線パターン１６には、Ｎｉ及びＡｕめっき被膜２１が存在しないので、ソルダーレジスト膜２２との接合強度を大きくすることができる。
【００２４】
また、無電解Ｃｕめっき被膜１４のエッチング液として過硫酸ソーダや、過酸化水素と硫酸との混合液を主成分とするソフトエッチング液を用いるので、電解Ｃｕめっき被膜１９のエッチング量は少なくて済み、Ａｕめっき被膜は溶解されることなく、無電解Ｃｕめっき被膜１４を効率的にエッチング処理することができる。また、これらのソフトエッチング液は、取り扱いが容易で、廃液処理も容易に行うことができる。
【００２５】
【発明の効果】
請求項１及びこれに従属する請求項２又は３記載のプラスチックパッケージの製造方法は、樹脂基板の表面に形成されたＣｕ箔をエッチング処理して除去した後、Ｃｕ箔が形成されていた樹脂基板の表面に無電解Ｃｕめっき被膜を形成する工程と、無電解Ｃｕめっき被膜の表面に第１のめっきレジストパターンを形成し、無電解Ｃｕめっき被膜に通電して第１のめっきレジストパターンで被覆されていない無電解Ｃｕめっき被膜の表面に電解Ｃｕめっき被膜を形成する工程と、配線パターンとなる電解Ｃｕめっき被膜の表面に第２のめっきレジストパターンを形成し、無電解Ｃｕめっき被膜に通電して第２のめっきレジストパターンで被覆されていない電解Ｃｕめっき被膜の表面に、電解めっき法によるＮｉ及びＡｕめっき被膜を設ける外部端子接続用パッド及び半導体素子接続用パッドを形成する工程と、第１及び第２のめっきレジストパターンを除去し、Ｎｉ及びＡｕめっき被膜と電解Ｃｕめっき被膜で被覆されていない無電解Ｃｕめっき被膜をエッチング処理して除去する工程と、配線パターンを被覆し、外部端子接続用パッド及び半導体素子接続用パッドを開口部から露出させるソルダーレジスト膜を形成する工程を有するので、Ｃｕ箔を除去した後の樹脂基板表面は、適度な表面粗度を有し、無電解Ｃｕめっき被膜を接合強度を高く、厚さを薄く形成でき、Ｎｉ及びＡｕめっき被膜と、電解Ｃｕめっき被膜をエッチングレジストパターンとして容易にエッチング処理して、えぐれによるひさし状を発生させることなく除去して、高密度なファインパターンを有する配線を容易に歩留よく形成することができる。また、ソルダーレジスト膜は、Ｎｉ及びＡｕめっき被膜の上に接合されないので、ソルダーレジスト膜を樹脂基板と、適度な表面粗度を有するＣｕめっき被膜からなる配線パターンの上に強固に接合することができる。
【００２６】
特に、請求項２又は３記載のプラスチックパッケージの製造方法は、配線パターンの表面にソルダーレジスト膜を形成すると共に、外部端子接続用パッドの外周縁部、又は、外部端子接合用パッドと半導体素子接続用パッドの外周縁部にソルダーレジスト膜を形成するので、半導体素子接続用パッドや、外部端子接続用パッドの接合面積を規制でき、半導体素子や半田ボールを正確に接合することができる。また、外部端子接合用パッドに半田ボールが接続される時に熱応力が発生しても、外部端子接続用パッドの樹脂基板からの剥がれを防止することができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）はそれぞれ本発明の一実施の形態に係るプラスチックパッケージの製造方法の一部を示す断面図である。
【図２】（Ａ）、（Ｂ）はそれぞれ同プラスチックパッケージの製造方法の一部を示す断面図である。
【図３】（Ａ）、（Ｂ）はそれぞれ同プラスチックパッケージの製造方法の一部を示す断面図である。
【図４】（Ａ）〜（Ｃ）はそれぞれ同プラスチックパッケージの製造方法の一部を示す断面図である。
【図５】（Ａ）、（Ｂ）はそれぞれ同プラスチックパッケージの製造方法の一部を示す説明図である。
【図６】（Ａ）〜（Ｃ）は従来のプラスチックパッケージの製造方法の説明図である。
【図７】（Ａ）、（Ｂ）は従来のプラスチックパッケージの製造方法の説明図である。
【符号の説明】
１０：プラスチックパッケージ、１１：樹脂基板、１２：Ｃｕ箔、１３：スルーホール、１４：無電解Ｃｕめっき被膜、１５：第１のめっきレジストパターン、１６：配線パターン、１７：外部端子接続用パッド、１８：半導体素子接続用パッド、１９：電解Ｃｕめっき被膜、２０：第２のめっきレジストパターン、２１：Ｎｉ及びＡｕめっき被膜、２２：ソルダーレジスト膜
Claims (3)
- 片面又は両面にＣｕ箔を接合して有する樹脂基板を用いて、該樹脂基板の片面又は両面に配線パターン、外部端子接続用パッド、及び、半導体素子接続用パッドを設けるプラスチックパッケージの製造方法において、
前記樹脂基板の表面に形成された前記Ｃｕ箔をエッチング処理して除去した後、前記Ｃｕ箔が形成されていた前記樹脂基板の表面に無電解Ｃｕめっき被膜を形成する工程と、
前記無電解Ｃｕめっき被膜の表面に第１のめっきレジストパターンを形成し、前記無電解Ｃｕめっき被膜に通電して前記第１のめっきレジストパターンで被覆されていない前記無電解Ｃｕめっき被膜の表面に電解Ｃｕめっき被膜を形成する工程と、
前記配線パターンとなる前記電解Ｃｕめっき被膜の表面に第２のめっきレジストパターンを形成し、前記無電解Ｃｕめっき被膜に通電して前記第２のめっきレジストパターンで被覆されていない前記電解Ｃｕめっき被膜の表面に、電解めっき法によるＮｉ及びＡｕめっき被膜を設ける前記外部端子接続用パッド及び前記半導体素子接続用パッドを形成する工程と、
前記第１及び第２のめっきレジストパターンを除去し、前記Ｎｉ及びＡｕめっき被膜と前記電解Ｃｕめっき被膜で被覆されていない前記無電解Ｃｕめっき被膜をエッチング処理して除去する工程と、
前記配線パターンを被覆し、前記外部端子接続用パッド及び前記半導体素子接続用パッドを開口部から露出させるソルダーレジスト膜を形成する工程を有することを特徴とするプラスチックパッケージの製造方法。 - 請求項１記載のプラスチックパッケージの製造方法において、前記配線パターンの表面に前記ソルダーレジスト膜を形成すると共に、前記外部端子接続用パッドの外周縁部にソルダーレジスト膜を形成することを特徴とするプラスチックパッケージの製造方法。
- 請求項１記載のプラスチックパッケージの製造方法において、前記配線パターンの表面に前記ソルダーレジスト膜を形成すると共に、前記外部端子接続用パッド及び前記半導体素子接続用パッドの外周縁部にソルダーレジスト膜を形成することを特徴とするプラスチックパッケージの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002257233A JP2004095972A (ja) | 2002-09-03 | 2002-09-03 | プラスチックパッケージの製造方法 |
| US10/421,225 US20040040856A1 (en) | 2002-09-03 | 2003-04-23 | Method for making plastic packages |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002257233A JP2004095972A (ja) | 2002-09-03 | 2002-09-03 | プラスチックパッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004095972A true JP2004095972A (ja) | 2004-03-25 |
Family
ID=31972984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002257233A Pending JP2004095972A (ja) | 2002-09-03 | 2002-09-03 | プラスチックパッケージの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040040856A1 (ja) |
| JP (1) | JP2004095972A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344664A (ja) * | 2005-06-07 | 2006-12-21 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| JP2008124339A (ja) * | 2006-11-14 | 2008-05-29 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| KR101075677B1 (ko) | 2009-06-11 | 2011-10-21 | 삼성전기주식회사 | Ｌｇａ 기판 및 그 제조방법 |
| JP2013138181A (ja) * | 2011-12-27 | 2013-07-11 | Samsung Electro-Mechanics Co Ltd | プリント回路基板及びその製造方法 |
| JP2014239218A (ja) * | 2013-06-07 | 2014-12-18 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 半導体パッケージ基板及び半導体パッケージ基板の製造方法 |
| CN107447243A (zh) * | 2017-06-19 | 2017-12-08 | 中南大学 | 一种用于金属微弧氧化单向表面改性的装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090008133A1 (en) * | 2003-12-30 | 2009-01-08 | Bullard Jeffrey W | Patterned Circuits and Method for Making Same |
| US7553700B2 (en) * | 2004-05-11 | 2009-06-30 | Gem Services, Inc. | Chemical-enhanced package singulation process |
| US20060000718A1 (en) * | 2004-06-30 | 2006-01-05 | Kumamoto Takashi | Substrate plating methods and apparatus |
| EP1951012B1 (en) * | 2004-07-23 | 2011-07-20 | Shinko Electric Industries Co., Ltd. | Method of manufacturing a wiring board including electroplating |
| US7344915B2 (en) * | 2005-03-14 | 2008-03-18 | Advanced Semiconductor Engineering, Inc. | Method for manufacturing a semiconductor package with a laminated chip cavity |
| US7589407B2 (en) * | 2005-04-11 | 2009-09-15 | Stats Chippac Ltd. | Semiconductor multipackage module including tape substrate land grid array package stacked over ball grid array package |
| US8110752B2 (en) * | 2008-04-08 | 2012-02-07 | Ibiden Co., Ltd. | Wiring substrate and method for manufacturing the same |
| JP6166525B2 (ja) * | 2012-06-18 | 2017-07-19 | 太陽誘電株式会社 | 電子部品の製造方法 |
| US9699914B2 (en) * | 2014-10-20 | 2017-07-04 | Averatek Corporation | Patterning of electroless metals by selective deactivation of catalysts |
| US11910538B2 (en) * | 2019-08-08 | 2024-02-20 | Hewlett-Packard Development Company, L.P. | Electronic device housings with patterned electrolytic plating layers |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5252195A (en) * | 1990-08-20 | 1993-10-12 | Mitsubishi Rayon Company Ltd. | Process for producing a printed wiring board |
| JP2967697B2 (ja) * | 1994-11-22 | 1999-10-25 | ソニー株式会社 | リードフレームの製造方法と半導体装置の製造方法 |
| US5733466A (en) * | 1996-02-06 | 1998-03-31 | International Business Machines Corporation | Electrolytic method of depositing gold connectors on a printed circuit board |
| JP3346263B2 (ja) * | 1997-04-11 | 2002-11-18 | イビデン株式会社 | プリント配線板及びその製造方法 |
| US6249053B1 (en) * | 1998-02-16 | 2001-06-19 | Sumitomo Metal (Smi) Electronics Devices Inc. | Chip package and method for manufacturing the same |
| US6495394B1 (en) * | 1999-02-16 | 2002-12-17 | Sumitomo Metal (Smi) Electronics Devices Inc. | Chip package and method for manufacturing the same |
| JP3971500B2 (ja) * | 1998-02-20 | 2007-09-05 | ソニー株式会社 | 半導体素子実装用配線基板の製造方法 |
| US6162365A (en) * | 1998-03-04 | 2000-12-19 | International Business Machines Corporation | Pd etch mask for copper circuitization |
-
2002
- 2002-09-03 JP JP2002257233A patent/JP2004095972A/ja active Pending
-
2003
- 2003-04-23 US US10/421,225 patent/US20040040856A1/en not_active Abandoned
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344664A (ja) * | 2005-06-07 | 2006-12-21 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| JP2008124339A (ja) * | 2006-11-14 | 2008-05-29 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| KR101075677B1 (ko) | 2009-06-11 | 2011-10-21 | 삼성전기주식회사 | Ｌｇａ 기판 및 그 제조방법 |
| JP2013138181A (ja) * | 2011-12-27 | 2013-07-11 | Samsung Electro-Mechanics Co Ltd | プリント回路基板及びその製造方法 |
| JP2014239218A (ja) * | 2013-06-07 | 2014-12-18 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 半導体パッケージ基板及び半導体パッケージ基板の製造方法 |
| CN107447243A (zh) * | 2017-06-19 | 2017-12-08 | 中南大学 | 一种用于金属微弧氧化单向表面改性的装置 |
| CN107447243B (zh) * | 2017-06-19 | 2023-07-14 | 中南大学 | 一种用于金属微弧氧化单向表面改性的装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040040856A1 (en) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3895303B2 (ja) | メッキリード線を使用しないパッケージ基板の製造方法 | |
| US7030500B2 (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
| US7226807B2 (en) | Method of production of circuit board utilizing electroplating | |
| JP2004095972A (ja) | プラスチックパッケージの製造方法 | |
| JP3971500B2 (ja) | 半導体素子実装用配線基板の製造方法 | |
| JP2000353760A (ja) | 半導体素子搭載用中継基板の製造方法 | |
| JP4282777B2 (ja) | 半導体装置用基板及び半導体装置の製造方法 | |
| JP2003224230A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP4386763B2 (ja) | 半導体装置 | |
| JP2004165238A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP2002198461A (ja) | プラスチックパッケージ及びその製造方法 | |
| KR100547349B1 (ko) | 반도체 패키지 기판 및 그 제조 방법 | |
| KR100545071B1 (ko) | 도금 인입선이 단축된 패키지 기판 및 그 제조방법 | |
| JP2001230507A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP2002270714A (ja) | プラスチックパッケージの製造方法 | |
| JP2004095582A (ja) | コア基板およびその製造方法 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JP3554763B2 (ja) | チップパッケージ及びその製造方法 | |
| JP2001298117A (ja) | プラスチックパッケージの製造方法 | |
| JP2001237337A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP2005235982A (ja) | 配線基板の製造方法と配線基板、および半導体パッケージ | |
| JP2004022615A (ja) | プラスチックｂｇａパッケージ | |
| JP3405640B2 (ja) | 独立回路へのメッキ方法 | |
| JPH0878842A (ja) | プリント配線板の製造方法 | |
| KR20060030548A (ko) | 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법 |