JP2008124339A - 配線基板及びその製造方法 - Google Patents

Abstract

【課題】半導体素子を搭載して半導体装置を構成する際に、隣接する基板パッド上に付着されるはんだ粉同士のショートを防止すると共に、アンダーフィル樹脂の充填の際の不良発生要因を実質的に無くすこと。
【解決手段】配線基板１０は、ベース基材としての基板１２上に形成されたフリップチップ接続用のパッド部分１４ａを含む配線層１４と、パッド部分１４ａのみを露出させて基板１２及び配線層１４を覆うように形成された絶縁層１６とを備える。パッド部分１４ａの上面は、絶縁層１６の表面（基板表面）と同一面上に位置するよう形成されている。
【選択図】図７

Description

本発明は、配線基板を製造する技術に係り、より詳細には、半導体素子（チップ）を搭載する実装用基板として供され、その半導体素子をフリップチップ接続する際に使用されるパッドを備えた配線基板及びその製造方法に関する。

半導体素子（チップ）と実装用基板とを電気的に接続する方法としては、従来よりワイヤボンディングが一般的である。この方法を用いて半導体装置を構成する場合、基板上にチップの裏面（電極端子が形成されている側と反対側の面）を下にして接着剤等により固定化した後、当該チップの電極端子（以下、「チップパッド」ともいう）と基板上に形成されたパッド（以下、「基板パッド」ともいう）とをボンディングワイヤで接続し、さらにワイヤ及びチップを覆うように樹脂で封止している。この構造では、基板上でチップ搭載エリアの周囲に、基板パッドとワイヤボンディングするための余分なスペースを必要とする。

その一方で、近年、電子機器や装置の小型化の要求に伴い、それに用いられる半導体装置の小型化、高密度化が図られている。例えば、半導体装置の形状を個々の半導体チップの形状に極力近づけることで小型化及び高密度化を図るようにしたＣＳＰ（チップサイズパッケージ）等の半導体装置が開発され、実用化されている。かかる半導体装置では、ワイヤボンディング接続とは異なる形態のフリップチップ接続の技術を用いて半導体チップを基板に実装することで、より一層の小型化及び高密度化を図り、電気信号の高速処理を可能としている。

従来のフリップチップ実装用基板は、図１に概略的に示すように、搭載する半導体素子の接続部分（チップパッド）に対応する領域において、その表面が断面的に見て凹凸形状となっている。つまり、フリップチップ接続用の基板パッド３（基板１上に形成された配線パターンの一部分に画定される領域）の上面と基板１の表面（基板１上に形成されたソルダレジスト等からなる絶縁層２の上面）との間に段差があった。

上記のフリップチップ接続に関連する技術としては、例えば、特許文献１に記載されるように、配線基板の表面にフリップチップ接続用の接続パッドと共にワイヤボンディング接続用のボンディングパッドも併せて形成するようにしたものがある。この文献に記載された技術では、基板の表面に接続パッドとボンディングパッドをパターン形成した後、接続パッドを遮蔽してボンディングパッドの表面にボンディング用のめっきを施し、次にボンディングパッド形成領域にマスキング用テープを粘着してボンディングパッドを遮蔽した後、接続パッドの表面に粘着層を被着させてその表面にはんだ粉を付着させ、テープを剥離した後、リフローによりはんだ粉を溶融して接続パッドにはんだを被着させるようにしている。また、特許文献２に記載されるように、フリップチップ実装構造において半導体素子の各電極にそれぞれ形成したはんだバンプ間がショートするのを防止するようにしたものもある。このフリップチップ実装構造では、半導体素子側に形成した各はんだバンプに対応する実装用基板の当該部位に基板側電極を形成すると共に、各基板側電極の間の部位に溝を２条形成し、はんだバンプを加熱、溶融させて半導体素子の電極と実装用基板の電極とを接続した時に、余分なはんだが基板側電極上からはみ出して実装用基板の溝内に流れこむようにすることで、隣接するバンプ間のショートを防止している。
特開２００５−２６８３５３号公報 特開２００１−５３１１１号公報

上述したように従来のフリップチップ実装用基板では（図１参照）、フリップチップ接続用の基板パッド３の上面と基板表面（基板１上に形成された絶縁層２の上面）との間に段差があり、断面的に見て実装用基板の表面が凹凸形状となっていたため、この基板に半導体素子を搭載して半導体装置を構成する際に、以下の不都合があった。

すなわち、基板パッドと半導体素子のチップパッドを接続するための手段としては、典型的にはんだバンプが用いられるが、その形成方法として、フォトプロセスを用いためっき法やメタルマスクを用いた蒸着法などが主流である一方、基板パッドが微細な間隔（ピッチ）で形成されている基板にあっては、基板パッドにはんだを被着させる際に、スーパージャフィット法と呼ばれる手法が用いられている。これは、Ｓｎ−Ａｇ系、Ｓｎ−Ｚｎ系などのＰｂフリー組成のはんだ合金で部品を実装するのに十分なはんだ量を供給しておき、粘着性フラックスで部品を仮付けし、大気雰囲気中で一括リフローする工法であり、上記の特許文献１にも記載されているように、基板パッドの表面に粘着層を形成してはんだ粉を基板パッド上に付着させ、そのはんだ粉を溶融させて基板パッドの表面にはんだを被着させる方法である。

かかるスーパージャフィット法を用いてはんだ粉を基板パッドの表面に吸着させると、上述したように基板の表面には凹凸の段差があるため、微細ピッチになればなるほど（現状の技術では２０μｍピッチのフリップチップ実装用基板も出現している）、図１（ａ）に例示するように、隣接する基板パッド３の対向する側面に吸着されたはんだ粉４同士がショート（短絡）もしくはブリッジ（橋絡）を起こしてしまい（図中、破線で囲んだＳＰで示す部分）、不良発生要因の一つとなる。

また、図１（ｂ）に例示するように、半導体素子４０（チップパッド４１）をはんだバンプ５を介して実装用基板（基板パッド３）にフリップチップ接続した後に両者間にアンダーフィル樹脂６を充填する際に、基板表面には凹凸の段差があるため、アンダーフィル樹脂６の流動性が不均一となり、またピッチも狭くなっているため、樹脂６が内部に入りにくくなる。このため、図示のように注入した樹脂の一部にボイド（空洞部分）ＶＤが発生したり、あるいは充填不足の要因となりうる。

本発明は、かかる従来技術における課題に鑑み創作されたもので、半導体素子を搭載して半導体装置を構成する際に、隣接する基板パッド上に付着されるはんだ粉同士のショートを防止すると共に、アンダーフィル樹脂の充填の際の不良発生要因を実質的に無くすことができる配線基板及びその製造方法を提供することを目的とする。

上記の従来技術の課題を解決するため、本発明の一形態によれば、ベース基材としての基板上に形成されたフリップチップ接続用のパッド部分を含む配線層と、前記パッド部分のみを露出させて前記基板及び前記配線層を覆うように形成された絶縁層とを備え、前記パッド部分の上面が前記絶縁層の表面と同一面上に位置するように形成されていることを特徴とする配線基板が提供される。

本発明に係る配線基板によれば、フリップチップ接続用のパッド部分（基板パッド）の上面は絶縁層の表面（配線基板の表面）と同一面上に位置するので、基板パッドの側面は外部に露出せず、その上面のみが露出する。これに対し、従来の技術（図１）では基板パッド３の側面も露出していた。

従って、フリップチップ接続のためのはんだを基板パッドに被着させる際にはんだ粉を基板パッドの表面に吸着させると、本発明の配線基板では、基板パッドの上面にのみはんだ粉を吸着させることができる。これにより、従来の技術（図１（ａ））に見られたような隣接する基板パッド３（その対向する側面）上のはんだ粉４同士のショート等を防止することができる。

また、本発明の配線基板に半導体素子をフリップチップ接続した後に両者間にアンダーフィル樹脂を充填する際にも、基板パッドと基板表面は同一面にあるので、アンダーフィル樹脂を比較的スムーズに流動させることができ、樹脂が内部に入り易くなる。これにより、従来の技術（図１（ｂ））に見られたようなボイドＶＤの発生や充填不足といった不良発生要因を実質的に無くすことができる。このことは、客先（本配線基板に半導体素子を搭載するメーカなど）での歩留り改善に大いに寄与する。

また、本発明の他の形態によれば、上記の形態に係る配線基板を製造する方法が提供される。この配線基板の製造方法は、ベース基材としての基板の一方の面に、形成すべきフリップチップ接続用のパッド部分を含む所要の配線層の形状に従ってパターニングされた開口部を備えた第１のレジスト層を形成する工程と、前記開口部を埋め込むように前記配線層を形成する工程と、前記第１のレジスト層及び前記配線層上に、当該配線層のパッド部分に対応する領域のみを残すようにパターニングされた第２のレジスト層を形成する工程と、前記第２のレジスト層をマスクにして、前記配線層の露出している部分を必要量エッチングする工程と、前記第２のレジスト層及び第１のレジスト層を除去した後、前記基板及び前記配線層を覆って全面に絶縁層を形成する工程と、前記絶縁層を研磨して前記パッド部分の上面を露出させると共に、基板表面全体を平坦化する工程とを含むことを特徴とする。

本発明に係る配線基板及びその製造方法の他の構成／プロセス上の特徴及びそれに基づく有利な利点等については、後述する発明の実施の形態を参照しながら説明する。

以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。

図２は本発明の一実施形態に係る配線基板（フリップチップ実装用基板）の構成を断面図の形態で示したものである。

図中、１０は本実施形態に係る配線基板、１２は配線基板１０のベース基材としての樹脂基板、１４は樹脂基板１２上に形成された配線層、１６は樹脂基板１２上に形成された保護膜としての絶縁層を示す。配線層１４は、図示のように上下に積み重ねられた２つの部分からなり、上側の部分は本発明を特徴付ける「基板パッド」部分１４ａを構成し、下側の部分は「下配線」部分１４ｂを構成する。

樹脂基板１２の形態としては、少なくとも最表層に導体層（図２には明示されていないが、「下配線」部分１４ｂの一部として含まれている）が形成された基板であって、各導体層が基板内部を通して電気的に接続されている形態のものであれば十分である。樹脂基板１２の内部には配線層が形成されていてもよいし、形成されていなくてもよい。本発明を特徴付ける部分ではないので特に図示はしないが、樹脂基板１２の内部に配線層が形成されている形態の場合、基板内部で絶縁層を介在させて形成された各配線層及び各配線層間を相互に接続するビアホールを介して最表層の各導体層が電気的に接続されている。この形態の基板としては、例えば、ビルドアップ法を用いて形成され得る多層配線基板がある。一方、樹脂基板１２の内部に配線層が形成されていない形態の場合、樹脂基板１２の所要箇所に適宜形成されたスルーホールを介して最表層の各導体層が電気的に接続されている。この形態の基板としては、例えば、上記のビルドアップ法による多層配線基板のベース基材に相当するコア基板、すなわち、ガラス布にエポキシ樹脂、ポリイミド樹脂、ビスマレイミド・トリアジン（ＢＴ）樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂等の絶縁性樹脂を含浸させたシートを所要枚数重ね、その両面もしくは片面に銅箔を被着させた基板（両面銅張積層板もしくは片面銅張積層板）がある。

本実施形態に係る配線基板１０は、図２にも示されるように、配線層１４の「基板パッド」部分１４ａの上面が基板１０の表面（絶縁層１６の表面）と同一面上に位置するように形成されていることを特徴とする。本実施形態の配線基板１０を構成する各構成部材の材料や大きさ等については、後述するプロセスに関連させて具体的に説明する。

以下、本実施形態に係る配線基板１０を製造する方法について、その製造工程を順に示す図３〜図６を参照しながら説明する。なお、各図（断面図、上面図、斜視図）に示す構成では、図示の簡単化のため、本発明に関連する部分（「基板パッド」部分１４ａを含む配線層１４及びその周辺部分）のみが示されている。

先ず最初の工程では（図３（ａ）参照）、通常のサブトラクティブ法、セミアディティブ法などを用いて所要形態の樹脂基板１２を用意する。この基板１２の形態としては、上述したように少なくとも最表層に導体層が形成された基板であって、各導体層が基板内部を通して電気的に接続されている形態のものであれば十分である。図示の例では、本発明に関連する部分として、樹脂基板１２の一方の最表層（半導体チップが搭載される側）に導体層１３が形成された状態の断面構造が示されており、この導体層１３は、後述するように電解めっきを行う際の給電層（シード層）として利用され、例えば、２〜３μｍ程度の厚さに形成されている。導体層１３の材料としては銅（Ｃｕ）が用いられ、樹脂基板１２を構成する樹脂としては、熱硬化性のポリイミド樹脂、エポキシ樹脂、ＢＴ樹脂等が用いられる。

次の工程では（図３（ｂ）参照）、樹脂基板１２の導体層１３が形成されている側の面に、パターニング材料を使用してレジスト層２１を形成し、このレジスト層２１の所定の箇所に対応する部分を除去する（開口部ＯＰの形成）。この開口部ＯＰは、本発明を特徴付ける「基板パッド」部分を含む所要の配線層の形状に従ってパターン形成される。基板上での「基板パッド」部分の配置については、搭載する半導体チップの電極端子（チップパッド）の配列形態に応じて、当該チップの周辺部分に対応する領域にのみ配置した「ペリフェラル型」、当該チップに対応する全領域にマトリクス状に配置した「エリアアレイ型」のいずれであってもよい。

また、パターニング材料としては、感光性のドライフィルム又は液状のフォトレジストを用いることができる。例えば、ドライフィルムを使用する場合には、典型的にレジスト材料をポリエステルのカバーシートとポリエチレンのセパレータシートの間に挟んだ構造となっているので、表面洗浄→ラミネーション前処理（セパレータシート剥離）→大気中でのレジストラミネーション→露光→カバーシート剥離→現像の工程を経て、パターニングされたレジスト層２１を形成する。具体的には、樹脂基板１２（導体層１３）上に、所定の厚さ（本実施形態では、２５μｍ程度）の感光性ドライフィルムを熱圧着により貼り付けた後、そのドライフィルムに対し、所要の形状にパターニングされたマスク（図示せず）を用いて紫外線（ＵＶ）照射による露光を施して硬化させ、さらに所定の現像液（ネガ型のレジストの場合には有機溶剤を含む現像液、ポジ型のレジストの場合にはアルカリ系の現像液）を用いてエッチング除去を行うことで（開口部ＯＰの形成）、所要の配線パターンの形状に応じたレジスト層２１を形成する。同様に、液状のフォトレジストを用いた場合にも、表面洗浄→表面にレジスト塗布→乾燥→露光→現像の工程を経て、所要の形状にパターニングされたレジスト層２１を形成することができる。

次の工程では（図３（ｃ）参照）、レジスト層２１の開口部ＯＰから露出しているシード層（Ｃｕ）１３を給電層として電解銅（Ｃｕ）めっきを施し、開口部ＯＰを埋め込むように「厚付け配線めっき」を行うことで配線層１４を形成する。形成された配線層１４の上面は、図示の例では平坦となっているが、必ずしも平坦とは限らない。このため、厚付け配線めっきを行った後、表面全体を平坦化（平滑化）する処理を施すのが望ましい。この平坦化処理は、次の工程で形成されるレジストとの密着性を高めることにも寄与する。なお、この工程で形成された配線層１４は、特に図示はしないが、樹脂基板１２の所要箇所に適宜形成されたスルーホールを介して、あるいは基板内部の所要箇所に適宜形成された各配線層及び各配線層間を相互に接続するビアホールを介して、基板の裏面側（半導体チップが搭載される側と反対側の面）の配線層に電気的に接続されている。

次の工程では（図３（ｄ）参照）、ドライフィルム等からなるレジスト層２１をそのまま残した状態で、さらにレジスト層２１及び配線層１４の全面に、パターニング材料を使用してレジスト層２２を形成する。このレジスト層２２は、上記のレジスト層２１と同じ材料で形成してもよいし、異なる材料で形成してもよい。

次の工程では（図４参照）、レジスト層２１及び配線層１４上に形成されたレジスト層２２（図３（ｄ））に対し、配線層１４の「基板パッド」部分に対応する領域のみを残すようにパターニングを行う。このレジスト層２２のパターニングは、図３（ｂ）の工程で行ったレジスト層２１のパターニングと同様にして行うことができる。図中、（ａ）はパターニングされた後のレジスト層２２ａを基板の上面から見たときの状態を概略的に示したものであり、（ｂ）は（ａ）においてＢ−Ｂ’線（「基板パッド」部分を含む領域）に沿って断面的に見たときの構造、（ｃ）は（ａ）においてＣ−Ｃ’線（「基板パッド」部分を含まない領域）に沿って断面的に見たときの構造をそれぞれ示している。

次の工程では（図５（ａ）参照）、パターニングされたレジスト層２２ａをマスクにして、例えば、銅（Ｃｕ）に対してのみ可溶性の薬液を用いたウエットエッチングにより、露出している部分の配線層（Ｃｕ）１４を必要量のみエッチング除去する。このエッチングされた部分は配線層１４の「下配線」部分１４ｂを構成し（Ｃ−Ｃ’線断面図参照）、エッチングされずに残った部分は配線層１４の「基板パッド」部分１４ａを構成する（Ｂ−Ｂ’線断面図参照）。つまり、配線層１４は、「下配線」部分１４ｂの上に「基板パッド」部分１４ａが積み重ねられた形状の構造体に加工される。

なお、この工程でエッチングすべき「必要量」とは、最終的に基板表面を研磨して平坦化したときに「基板パッド」部分１４ａの上面のみが露出し、「下配線」部分１４ｂは露出せずに基板内に隠れている程度の厚さをいい、構成上は「基板パッド」部分１４ａの上面より１μｍでも下の位置までエッチングされていれば十分である。しかし、実際上は、研磨を行う前の「基板パッド」部分１４ａの上面（配線層１４の上面）は必ずしも平坦でなく、それ故平坦化のために若干研磨する必要性があり、また、仮に「基板パッド」部分１４ａの上面が完全に平坦であったとしても研磨を所望の時点で正確に止めることは技術的に困難であるなどの事情を考慮して、本実施形態では、上記の「必要量」を１０μｍ程度に選定している。従って、ここで形成される「基板パッド」部分１４ａは１０μｍ程度の厚さとなり、「下配線」部分１４ｂは１５μｍ程度（＝２５μｍ程度（レジスト層２１の厚さ）−１０μｍ程度）の厚さとなる。

次の工程では（図５（ｂ）参照）、レジスト層２２ａ及びレジスト層２１を、例えば、水酸化ナトリウムやモノエタノールアミン系などのアルカリ性の薬液を用いて除去する。これによって、配線層１４が露出する。図示の例では、「下配線」部分１４ｂの上に「基板パッド」部分１４ａが積み重ねられた形状の配線層１４の構成のみが斜視図の形態で示されているが、実際には、この段階で、基板上で配線層１４が形成されていない部分については樹脂基板１２上の導体層１３も露出している。

従って、このままでは各配線層１４の「基板パッド」部分１４ａが導体層１３を介して電気的に相互接続された状態となるので、次の工程の前処理として、この露出している導体層１３を除去しておく必要がある。例えば、ウエットエッチングにより、導体層１３を除去する。これによって、樹脂基板１２の表面から配線層１４のみが露出する。なお、導体層（Ｃｕ）１３をエッチングするに際し、配線層１４も同じ材料（Ｃｕ）で形成されているので、同時にその一部がエッチングされるが、導体層１３の厚さ（２〜３μｍ程度）に比べて配線層１４の厚さは相当あるため、エッチングされてもその量は僅かであり、配線層１４の各部分１４ａ，１４ｂの実質的な厚さに重大な影響を及ぼすほどではない。

次の工程では（図６（ａ）参照）、樹脂基板１２及び配線層１４（「基板パッド」部分１４ａ、「下配線」部分１４ｂ）の表面を覆って全面に保護膜として供される絶縁層１６を形成する。この絶縁層１６の材料としては、例えば、プリント配線板等において多く用いられているソルダレジスト（エポキシアクリレート樹脂やエポキシ樹脂の部分アクリル化樹脂など）を使用することができる。なお、図示の例では、樹脂基板１２上に直接「下配線」部分１４ｂが形成されているが、実際には、「下配線」部分１４ｂが形成されている部分については樹脂基板１２上のシード層１３（図５（ａ）参照）は残存しており、このシード層１３については図示を省略している。この段階では、図６（ａ）の上側の断面図に示すように、基板パッド１４ａ上にも絶縁層１６の一部分（樹脂）が若干堆積し、当該部分の断面が凸形状を呈するため、基板の表面は凹凸状態にある。

最後の工程では（図６（ｂ）参照）、絶縁層１６を研磨して「基板パッド」部分１４ａの上面を露出させると共に、基板の表面全体を平坦化（平滑化）する。

ここでは、研磨の対象は金属ではなく樹脂（絶縁層１６）であるため、研磨方法としては、薬液を用いて行う化学研磨よりも、研磨紙や研磨材を含むバフやブラシ、振動などを利用して行う機械研磨の方が望ましい。例えば、バフ研磨の場合、研磨材を埋め込んだ円筒状のバフ及び研磨対象表面（絶縁層１６の表面）を冷却水で湿潤させながら、バフを回転させて研磨対象表面に押し当てて研磨を行い、「基板パッド」部分１４ａの上面が露出した時点で研磨を止める。これにより、図示のように「基板パッド」部分１４ａの上面と基板の表面（絶縁層１６の表面）が同一面上で平坦化される。バフ研磨以外にも、スクラブ研磨やサンドブラストなど、必要に応じて他の機械研磨を行ってもよい。

以上説明したように、本実施形態に係る配線基板１０（図２）及びその製造方法（図３〜図６）によれば、基板パッド１４ａの上面は配線基板１０の表面（絶縁層１６の表面）と同一面上に位置するので、基板パッド１４ａの側面は外部に露出せず、その上面のみが露出する。これに対し、従来の技術（図１）では基板パッド３の側面も露出していた。

従って、フリップチップ接続のためのはんだを基板パッドに被着させる際にはんだ粉を基板パッドの表面に吸着させると、本配線基板１０の表面には凹凸の段差がない（平坦化されている）ため、図７（ａ）に例示するように、基板パッド１４ａの上面にのみはんだ粉３０を吸着させることができる。これにより、従来技術（図１（ａ））に見られたような隣接する基板パッド３（その対向する側面）上のはんだ粉４同士のショートもしくはブリッジの発生要因を実質的に無くすことができる。

また、本配線基板１０に半導体チップをフリップチップ接続した後に両者間にアンダーフィル樹脂を充填する際にも、基板パッド１４ａと基板表面が同一面にあるので、基板パッド１４ａのピッチが狭くなっている場合でも、アンダーフィル樹脂を比較的スムーズに流動させることができ（流動性の均一化）、樹脂が内部に入り易くなる。これにより、従来技術（図１（ｂ））に見られたようなボイドＶＤの発生や充填不足といった不良発生要因を大いに減らす（実質的に無くす）ことができる。このことは、客先（本配線基板１０にチップを搭載するメーカなど）での歩留り改善に大いに寄与する。

図７（ｂ）はフリップチップ実装後の半導体装置の一例を示したものであり、本配線基板１０（基板パッド１４ａ）に半導体素子４０（チップパッド４１）をはんだバンプ３１を介してフリップチップ接続した後、チップ４０と配線基板１０の間にアンダーフィル樹脂３２（例えば、エポキシ系樹脂やアクリル系樹脂等の熱硬化性樹脂）を充填した状態を示している。なお、図７（ｂ）には示していないが、配線基板１０の裏面（チップ搭載面側と反対側の面）にも、配線層のパッド部分を除いて全面（裏面）を覆うようにソルダレジスト等からなる絶縁層が形成されており、この絶縁層から露出するパッド部分に、半導体装置の外部接続端子として機能する金属ボールや金属ピン等がはんだを介して接合されている。

上述した実施形態では、図３（ｃ）の工程において配線層１４を「厚付け配線めっき」により一括して形成する場合を例にとって説明したが、配線層１４の形成方法はこれに限定されないことはもちろんである。例えば、後の工程（図５（ａ））で「基板パッド」部分１４ａ以外の配線部分を「必要量」エッチングすることを考慮すると、この「必要量」をより確実に制御できるようにするために、「下配線」部分１４ｂと「基板パッド」部分１４ａの２段に分けて配線層を形成するようにしてもよい。その場合の処理工程の一例を図８に示す。

図８において、先ず、上述した図３（ｂ）の工程で行った処理と同様にして、樹脂基板１２（導体層１３）上に所要の配線パターンの形状に応じたレジスト層２１を２５μｍ程度の厚さに形成し（図８（ａ）参照）、次に、レジスト層２１の開口部ＯＰから露出しているシード層（Ｃｕ）１３を給電層として電解銅（Ｃｕ）めっきを施し、開口部ＯＰ内を１５μｍ程度埋め込むようにして「下配線」部分１４ｂを形成する（図８（ｂ）参照）。さらに、「下配線」部分１４ｂを形成した時の電解めっきの条件と異なる条件（例えば、めっき液を変えたり、印加する電源電圧を直流（ＤＣ）方式から交流（ＡＣ）方式あるいはパルス方式に変えるなど）の下に、「下配線」部分１４ｂに電解銅（Ｃｕ）めっきを施し、開口部ＯＰ内の残りの部分（１０μｍ程度）を埋め込むようにして「基板パッド」部分１４ａを形成する（図８（ｃ）参照）。そして、図３（ｄ）の工程で行った処理と同様にして、全面にレジスト層２２を形成する（図８（ｄ）参照）。

この実施形態によれば、上述した実施形態に係る製造方法と比べて、配線層を形成するための工程を２回に分けているため工程数が１つ増えるものの、「下配線」部分１４ｂと「基板パッド」部分１４ａとで電解めっきの条件を変えているので、各部分のめっき配線の結晶配向を変えることができる（つまり、各部分のエッチングレートを異ならせることができる）。これにより、後の工程（図５（ａ））で「基板パッド」部分１４ａ以外の配線部分を「必要量」エッチングする際に、各部分のめっき配線の結晶配向（エッチングレート）の違いにより、その「必要量」の厚さ、すなわち、「基板パッド」部分１４ａの厚さと「下配線」部分１４ｂの厚さをより確実に制御することができる。

図８に示した実施形態では、「下配線」になる部分１４ｂと「基板パッド」になる部分１４ａとに分けてそれぞれ銅（Ｃｕ）めっき配線の結晶配向を変えることで各部分のエッチングレートを異ならせるようにしたが、この方法以外にも、例えば、各部分のめっき配線間に中間金属層（バリヤメタル）を形成するようにしてもよい。この方法では、「下配線」になる部分１４ｂの銅（Ｃｕ）めっき配線を形成した後、このめっき配線上に、例えば、ニッケル（Ｎｉ）めっき及び金（Ａｕ）めっきを施して２層構造（Ｎｉ／Ａｕ）のバリヤメタル層を形成し、更にこのバリヤメタル層上に、「基板パッド」になる部分１４ａの銅（Ｃｕ）めっき配線を形成する。

この実施形態では、バリヤメタル層とめっき配線のエッチングレートが異なるため、図５（ａ）の工程で「基板パッド」部分１４ａ以外の配線部分を「必要量」エッチングする際に、バリヤメタル層はそのエッチングのストッパ層として機能する。これにより、上記の実施形態の場合と同様に、「基板パッド」部分１４ａの厚さと「下配線」部分１４ｂの厚さをより確実に制御することができる。

従来のフリップチップ実装用基板の問題点を説明するための図である。 本発明の一実施形態に係る配線基板（フリップチップ実装用基板）の構成を示す断面図である。 図２の配線基板の製造方法の工程を示す断面図である。 図３の製造工程に続く工程を示す断面図（一部は上面図）である。 図４の製造工程に続く工程を示す断面図（一部は斜視図）である。 図５の製造工程に続く工程を示す断面図である。 図２の配線基板によって得られる効果を説明するための図である。 図３（ｃ）の工程における配線層形成処理の他の実施形態に係る処理工程を示す断面図である。

符号の説明

１０…配線基板（フリップチップ実装用基板）、
１２…樹脂基板、
１３…シード層（導体層）、
１４…配線層、
１４ａ…基板パッド（配線層の「基板パッド」部分）、
１４ｂ…下配線（配線層の「下配線」部分）、
１６…ソルダレジスト層（絶縁層／保護膜）、
２１，２２，２２ａ…レジスト層、
３０…はんだ粉、
３１…はんだバンプ、
３２…アンダーフィル樹脂、
４０…半導体素子（チップ）、
４１…電極端子（チップパッド）、
ＳＰ…隣接する基板パッド（側面）上のはんだ粉同士がショートしている部分、
ＶＤ…ボイド（空洞部分）。

Claims (8)

1. ベース基材としての基板上に形成されたフリップチップ接続用のパッド部分を含む配線層と、前記パッド部分のみを露出させて前記基板及び前記配線層を覆うように形成された絶縁層とを備え、前記パッド部分の上面が前記絶縁層の表面と同一面上に位置するように形成されていることを特徴とする配線基板。
2. 前記配線層は、前記パッド部分と当該パッド部分以外の配線部分とが別個に形成されてなることを特徴とする請求項１に記載の配線基板。
3. ベース基材としての基板の一方の面に、形成すべきフリップチップ接続用のパッド部分を含む所要の配線層の形状に従ってパターニングされた開口部を備えた第１のレジスト層を形成する工程と、
   前記開口部を埋め込むように前記配線層を形成する工程と、
   前記第１のレジスト層及び前記配線層上に、当該配線層のパッド部分に対応する領域のみを残すようにパターニングされた第２のレジスト層を形成する工程と、
   前記第２のレジスト層をマスクにして、前記配線層の露出している部分を必要量エッチングする工程と、
   前記第２のレジスト層及び第１のレジスト層を除去した後、前記基板及び前記配線層を覆って全面に絶縁層を形成する工程と、
   前記絶縁層を研磨して前記パッド部分の上面を露出させると共に、基板表面全体を平坦化する工程とを含むことを特徴とする配線基板の製造方法。
4. 前記ベース基材としての基板として、少なくとも最表層に導体層が形成された基板を用意し、
   該基板の一方の面に形成された第１のレジスト層の開口部から露出している前記導体層を給電層として電解めっきを施し、当該開口部を埋め込むように前記配線層を一括して形成することを特徴とする請求項３に記載の配線基板の製造方法。
5. 前記配線層を一括して形成する代わりに、
   前記第１のレジスト層の開口部から露出している前記導体層を給電層として電解めっきを施し、当該開口部内を部分的に埋め込むように第１の配線層を形成し、
   さらに、電解めっきの条件を変えて前記第１の配線層に電解めっきを施し、当該開口部内の残りの部分を埋め込むように第２の配線層を形成することを特徴とする請求項４に記載の配線基板の製造方法。
6. 前記配線層を一括して形成する代わりに、
   前記第１のレジスト層の開口部から露出している前記導体層を給電層として電解めっきを施し、当該開口部内を部分的に埋め込むように第１の配線層を形成し、
   該第１の配線層上にバリヤメタル層を形成した後、該バリヤメタル層に電解めっきを施し、当該開口部内の残りの部分を埋め込むように第２の配線層を形成することを特徴とする請求項４に記載の配線基板の製造方法。
7. 前記第２のレジスト層をマスクにして、前記配線層の露出している部分を必要量エッチングする工程において、当該必要量は、前記第２の配線層の厚さによって規定されることを特徴とする請求項５又は６に記載の配線基板の製造方法。
8. 前記第２のレジスト層及び第１のレジスト層の除去後に前記基板から露出している前記導体層を除去した後、前記基板及び前記配線層を覆って全面に絶縁層を形成することを特徴とする請求項４に記載の配線基板の製造方法。

Images