KR20150004749A - 배선 기판 및 그 제조 방법, 반도체 패키지 - Google Patents

배선 기판 및 그 제조 방법, 반도체 패키지 Download PDF

Info

Publication number
KR20150004749A
KR20150004749A KR1020140081667A KR20140081667A KR20150004749A KR 20150004749 A KR20150004749 A KR 20150004749A KR 1020140081667 A KR1020140081667 A KR 1020140081667A KR 20140081667 A KR20140081667 A KR 20140081667A KR 20150004749 A KR20150004749 A KR 20150004749A
Authority
KR
South Korea
Prior art keywords
pad
layer
metal layer
wiring
insulating layer
Prior art date
Application number
KR1020140081667A
Other languages
English (en)
Inventor
겐타로 가네코
가츠야 후카세
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20150004749A publication Critical patent/KR20150004749A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

배선 기판은, 배선 기판의 최외층이 되고 외부 노출면을 갖는 절연층, 외부 노출면 측에 형성된 패드 형성부, 및 외부 노출면으로부터 돌기하는 패드를 포함한다. 패드 형성부는, 외부 노출면으로부터 오목한 오목부, 및 평면에서 볼 때 오목부를 둘러싸며, 외부 노출면으로부터 돌기하는 둑부(weir part)를 포함한다. 패드는, 오목부 및 둑부의 내측에 형성되는 패드 본체, 및 둑부 상에 형성된 차양부(eave part)를 포함한다. 패드 본체는 둑부로 돌기하는 단부를 포함한다. 차양부는 패드 본체의 단부로부터 수평 방향으로 돌기한다. 패드 본체의 단부는 평탄면을 포함한다.

Description

배선 기판 및 그 제조 방법, 반도체 패키지{WIRING SUBSTRATE, METHOD FOR MANUFACTURING WIRING SUBSTRATE, AND SEMICONDUCTOR PACKAGE}
본 발명은 배선 기판 및 그 제조 방법, 및 배선 기판에 반도체 칩을 탑재한 반도체 패키지에 관한 것이다.
종래, 배선층과 절연층이 번갈아 적층되며, 배선층끼리가 절연층을 관통하는 비어홀을 통하여 접속된 소위 빌드업 배선 기판이 알려져 있다. 이러한 빌드업 배선 기판에는, 빌드업 배선 기판의 표면으로부터 돌기하는 패드(이후, "돌기 패드"라고 하는 경우가 있음)가 형성되어 있는 것이 있다. 빌드업 배선 기판에 형성된 돌기 패드는, 빌드업 배선 기판에 반도체 칩을 플립 칩 접속할 때에, 반도체 칩의 돌기 전극과 접합된다.
빌드업 배선 기판에 돌기 패드를 형성하기 위해서는, 예를 들면, 빌드업 배선 기판의 제조 공정에서 사용하는 지지체에 웨트 에칭에 의해 오목부를 형성한다. 이어서, 이 오목부 내에 전해 도금법 등에 의해 돌기 패드가 되는 금속을 형성한다. 그 후, 지지체를 제거한다. 이에 의해, 돌기 패드를 얻고 있다(예를 들면, 특허문헌 1 참조).
일본국 특허 제4541763호
그러나, 상기의 돌기 패드 형성 방법으로는, 지지체에 웨트 에칭에 의해 오목부를 형성하기 때문에, 에칭량의 불균일에 의해 오목부의 깊이가 일정해지지 않는다. 또한, 돌기 패드의 형상이 돔 형상이므로, 중앙 부분이 평탄면으로는 되지 않는다. 따라서, 돌출 패드는 반도체 칩의 해당 돌기 전극과의 접촉 면적이 적다. 따라서, 반도체 칩의 돌기 전극과 돌기 패드가 접합했을 때의 접속 신뢰성을 충분히 확보할 수 없다.
본 발명의 양태에 따르면, 배선 기판의 최외층이 되고 외부 노출면을 갖는 절연층, 외부 노출면 측에 형성된 패드 형성부, 및 외부 노출면으로부터 돌기하는 패드를 포함하는 배선 기판이 제공된다. 패드 형성부는, 외부 노출면보다 오목한 오목부, 및 평면에서 볼 때 오목부를 둘러싸며, 외부 노출면으로부터 돌기하는 둑부(weir part)를 포함한다. 패드는, 오목부 및 둑부의 내측에 형성되는 패드 본체, 및 둑부 상에 형성된 차양부(eave part)를 포함한다. 패드 본체는 둑부로 돌기하는 단부를 포함한다. 차양부는 패드 본체의 단부로부터 수평 방향으로 돌기한다. 패드 본체의 단부는 평탄면을 포함한다.
도 1의 (a) 및 도 1의 (b)는 본 발명의 제1 실시형태에 따른 배선 기판을 예시하는 개략도.
도 2의 (a) 내지 도 2의 (d)는 본 발명의 제1 실시형태에 따른 배선 기판의 제조 공정을 예시하는 개략도(그 1).
도 3의 (a) 내지 도 3의 (c)는 본 발명의 제1 실시형태에 따른 배선 기판의 제조 공정을 예시하는 개략도(그 2).
도 4의 (a) 내지 도 4의 (c)는 본 발명의 제1 실시형태에 따른 배선 기판의 제조 공정을 예시하는 개략도(그 3).
도 5의 (a) 내지 도 5의 (c)는 본 발명의 제1 실시형태에 따른 배선 기판의 제조 공정을 예시하는 개략도(그 4).
도 6의 (a) 내지 도 6의 (d)는 본 발명의 제1 실시형태의 변형예1에 따른 배선 기판의 제조 공정을 예시하는 개략도.
도 7은 본 발명의 제1 실시형태의 응용예1에 따른 반도체 패키지를 예시하는 단면도.
도 8은 본 발명의 제1 실시형태의 응용예2에 따른 반도체 패키지를 예시하는 단면도.
도 9는 본 발명의 제1 실시형태의 응용예3에 따른 반도체 패키지를 예시하는 단면도.
도 10은 본 발명의 제1 실시형태의 응용예4에 따른 반도체 패키지를 예시하는 단면도.
도 11의 (a) 내지 도 11의 (c)는 본 발명의 제1 실시형태의 변형예2에 따른 배선 기판의 제조 공정을 예시하는 도면.
도 12는 본 발명의 제1 실시형태의 응용예5에 따른 반도체 패키지를 예시하는 단면도.
본 발명의 목적 및 이점은 특히 특허청구범위에서 지시되는 요소 및 조합에 의해 실형 및 달성될 것이다.
전술한 일반 설명 및 다음의 상세 설명은 예시 및 설명을 위함이고 제시되는 바로서 본 발명이 제한되는 것은 아님을 이해해야 한다.
이하, 첨부 도면을 참조하여 본 발명을 실시하기 위한 형태에 대해서 설명한다. 또, 각 도면에 있어서, 동일 구성 부분에는 동일 부호를 부여한다. 따라서, 중복된 설명을 생략하는 경우가 있다.
<제1 실시형태>
[제1 실시형태에 따른 배선 기판의 구조]
우선, 본 발명의 제1 실시형태에 따른 배선 기판의 구조에 대해서 설명한다. 도 1은, 제1 실시형태에 따른 배선 기판을 예시하는 단면도이다. 또, 도 1의 (b)는, 도 1의 (a)의 A부를 확대하여 예시하는 부분 단면도이다.
도 1을 참조하는 것에 있어서, 제1 실시형태에 따른 배선 기판(10)은, 예를 들면, 패드(11)와, 절연층(12)과, 배선층(13)과, 절연층(14)과, 배선층(15)과, 절연층(16)과, 배선층(17)과, 솔더 레지스트층(18)을 갖는 코어리스의 빌드업 배선 기판이다. 또, 절연층(12)의 하면에, 패드(11)와 접속되는 배선 패턴을 형성해도 된다.
본 실시형태에서는, 편의상, 절연층(12) 측을 "아래", 솔더 레지스트층(18) 측을 "위"라고 한다. 예를 들면 절연층(12)의 절연층(14)과 접하는 면은 절연층(12)의 상면이며, 절연층(12)의 외부 노출면(즉, 절연층(14)과 접하는 절연층(12)의 면의 반대면)은 절연층(12)의 하면이다.
배선 기판(10)에 있어서, 절연층(12)은 한쪽의 측의 최외층이 되는 절연층이다. 절연층(12)의 재료로서는, 예를 들면, 열경화성 수지(에폭시계 수지, 폴리이미드 수지 등)를 절연성 수지를 주성분으로 하는 재료를 사용할 수 있다. 절연층(12)은, 실리카(SiO2) 등의 필러를 함유해도 상관없다. 절연층(12)의 두께는, 예를 들면 약 15㎛ 내지 35㎛ 정도로 할 수 있다.
절연층(12)의 외부 노출면(12a) 측에는, 오목부(12s)와 둑부(12t)를 구비한 패드 형성부(12u)가 형성되어 있다. 오목부(12s)는, 절연층(12)의 외부 노출면(12a)으로부터 절연층(14) 측으로 오목해져 있다. 오목부(12s)의 단면 형상은, 외부 노출면(12a) 측보다 저면 측(절연층(14) 측)쪽이 폭이 좁은 테이퍼 형상이다. 예를 들면, 패드(11)의 평면 형상이 원 형상인 경우에는, 오목부(12s)는 원추대(circular truncated cone) 형상으로 할 수 있다.
또, 본 명세서에 있어서, 평면시란 대상물을 절연층(12)의 외부 노출면(12a)의 법선 방향으로부터 보는 것을 가리킨다. 평면 형상이란 대상물을 절연층(12)의 외부 노출면(12a)의 법선 방향으로부터 본 형상을 가리키는 것으로 한다.
둑부(12t)는, 평면시에 있어서, 오목부(12s)를 둘러싸도록 형성된다. 둑부(12t)는, 절연층(12)의 외부 노출면(12a)으로부터 절연층(14)과는 반대측으로 돌기하고 있다. 예를 들면, 오목부(12s)가 원추대 형상인 경우에는, 둑부(12t)는 둥근 고리 형상으로 할 수 있다. 둑부(12t)와 절연층(12)은, 동일 절연성 수지로 일체로 형성할 수 있다.
패드(11)는, 패드 형성부(12u)에 형성된다. 패드(11)는 절연층(12)의 외부 노출면(12a)으로부터 절연층(14)과는 반대측에 돌기하고 있다. 패드(11)가 절연층(12)의 외부 노출면(12a)으로부터의 돌기하는 양(돌기량(P))은, 예를 들면, 약 수 ㎛ 정도로 할 수 있다. 패드(11)는, 패드 본체(11a)와, 차양부(11b)를 구비하고 있다. 패드 본체(11a)는, 오목부(12s) 및 둑부(12t)의 내측에 형성된다(매설된다). 패드 본체(11a)는, 한쪽의 단부(외측의 단부)가 둑부(12t)로부터 돌기하고 있다. 차양부(11b)는, 패드 본체(11a)의 한쪽의 단부로부터 측방(수평 방향)으로 돌기하여, 둑부(12t) 상에 형성되어 있다. 차양부(11b)의 외주 측으로부터 둑부(12t)의 측면으로 연장되는 영역은, 경사면(예를 들면, 단면 형상이 둥근 볼록형(R) 형상)으로 할 수 있다.
패드 본체(11a)의 한쪽의 단부는, 접속 대상물(반도체 칩의 전극 등)과 접속되는 평탄면을 갖는다. 즉, 패드(11)는, 접속 대상물과 접속되는 면(접속면)을 갖는다. 패드(11)의 접속면은 절연층(12)으로부터 노출되어 있으며, 접속 대상물과 접속되는 면의 적어도 중앙부 근방은 평탄면으로 되어 있다.
이와 같이, 패드(11)에 있어서, 접속 대상물과 접속되는 면의 적어도 일부를 평탄면으로 함으로써, 접속 대상물과의 접촉 면적을 크게 할 수 있다. 따라서, 패드(11)와 접속 대상물의 접속 신뢰성은 향상된다. 또, 본 명세서에 있어서, "평탄면"이란 엄밀하게 평탄한 면이 아니어도 된다. "평탄면"은, 소정의 효과(예를 들면, 접속 신뢰성의 향상)를 나타내는 범위 내에서 대략 평탄한 면이면 된다.
패드(11)의 오목부(12s) 및 둑부(12t)와 접하는 면은, 조화면(粗化面)으로 되어 있다. 즉, 패드(11)의 오목부(12s) 및 둑부(12t)와 접하는 면은, 패드(11)의 오목부(12s) 및 둑부(12t)와 접하고 있지 않은 면(패드(11)의 평탄면을 포함하는 노출면)보다 조도(粗度)가 큰 면으로 되어 있다. 이에 따라 앵커 효과가 발생하고, 패드(11)와 절연층(12)(패드 형성부(12u))의 밀착성을 향상할 수 있다.
패드(11)의 재료로서는, 예를 들면, 구리(Cu) 등을 사용할 수 있다. 패드(11)의 평면 형상은 임의의 형상으로 할 수 있지만, 예를 들면, 원 형상으로 할 수 있다. 패드(11)의 평면 형상이 원 형상인 경우, 패드(11)의 직경이나 패드간 배설(配設) 피치는 임의로 결정할 수 있다. 직경이나 배설 피치가 다른 복수 종류의 패드(11)를 형성해도 된다. 예를 들면, 반도체 칩 탑재용의 패드(11)는 소직경으로 협(狹)피치일 수 있다. 한편, 다른 배선 기판이나 반도체 패키지 등과의 접속용의 패드(11)는 대직경으로 광(廣)피치일 수 있다.
일례로서, 본 실시형태에 따른 배선 기판(10)에서는, 절연층(12)의 외부 노출면(12a)의 중앙 영역에 반도체 칩 탑재용의 패드(11)가 설치되며, 외부 노출면(12a)의 외주 영역에 다른 배선 기판이나 반도체 패키지와 접속용의 패드(11)가 형성되어 있다. 또, 반도체 칩 탑재용의 패드(11)는, 예를 들면, 후술의 도 6의 (d)에 나타낸 배선 패턴(21)에 의해, 다른 배선 기판이나 반도체 패키지와의 접속용의 패드(11)에 접속되어도 된다.
패드 본체(11a)의 두께는, 예를 들면, 약 10㎛ 내지 20㎛ 정도로 할 수 있다. 또한, 차양부(11b)의 두께(최두께부의 두께)는, 예를 들면, 약 수 ㎛ 정도로 할 수 있다.
필요에 따라, 패드(11)의 노출면에 금속층을 형성해도 된다. 금속층의 예로서는, Au층이나, Ni/Au층(즉, Ni층과 Au층을 이 순서로 적층한 금속층), Ni/Pd/Au층(즉, Ni층과 Pd층과 Au층을 이 순서로 적층한 금속층) 등을 들 수 있다. 또한, 패드(11)의 노출면에, OSP(Organic Solderability Preservative) 처리 등의 산화 방지 처리를 실시해도 된다.
배선층(13)은, 절연층(12) 상에 형성되어 있다. 절연층(12)은, 절연층(12)을 관통하고 패드(11)의 상면(패드 본체(11a)의 오목부(12s)의 저면에 형성된 부분)을 노출하는 비어홀(12x)을 갖는다. 배선층(13)은 비어홀(12x) 내에 충전된 비어 배선, 및 절연층(12)의 상면에 형성된 배선 패턴을 포함한다. 비어홀(12x)은, 절연층(14) 측에 개구되어 있고(개구부) 전극 패드(11)의 상면에 의해 형성된 저면을 갖는다(저부). 비어홀(12x)은, 비어홀(12x)의 개구부가 비어홀(12x)의 저면의 면적보다 커지는 원추대 형상의 오목부로 되어 있다. 바꿔 말하면, 패드(11)의 상면과 접속되는 배선층(13)의 비어 배선의 단면 형상은, 절연층(12)의 외부 노출면(12a) 측보다 외부 노출면(12a)과는 반대면 측 쪽이 폭이 넓은 테이퍼 형상이다.
배선층(13)은, 비어홀(12x)의 저부에 노출한 패드(11)와 전기적으로 접속되어 있다. 배선층(13)의 재료로서는, 예를 들면 구리(Cu) 등을 사용할 수 있다. 배선층(13)을 구성하는 배선 패턴의 두께는, 예를 들면 약 10㎛ 내지 20㎛ 정도로 할 수 있다. 또, 배선층(13)은, 배선층(13)의 비어 배선과 접속되어 있지 하나 이상의 않은 패드(11)가 존재해도 된다.
절연층(14)은, 절연층(12)의 상면에, 배선층(13)을 덮도록 형성되어 있다. 절연층(14)의 재료로서는, 절연층(12)과 같은 재료를 사용할 수 있다. 절연층(14)은, 실리카(SiO2) 등의 필러를 함유해도 상관없다. 절연층(14)의 두께는, 예를 들면 약 15㎛ 내지 35㎛ 정도로 할 수 있다.
배선층(15)은, 절연층(14) 상에 형성되어 있다. 절연층(14)은, 절연층(14)을 관통하고 배선층(13)의 상면을 노출하는 비어홀(14x)을 갖는다. 배선층(15)은, 비어홀(14x) 내에 충전된 비어 배선, 및 절연층(14)의 상면에 형성된 배선 패턴을 포함한다. 비어홀(14x)은, 절연층(16) 측에 개구되어 있고(개구부) 배선층(13)의 상면에 의해 형성된 저면을 갖는다(저부). 비어홀(14x)은, 비어홀(14x)의 개구부가 비어홀(14x)의 저면의 면적보다 커지는 원추대 형상의 오목부로 되어 있다.
배선층(15)은, 비어홀(14x)의 저부에 노출한 배선층(13)과 전기적으로 접속되어 있다. 배선층(15)의 재료로서는, 예를 들면 구리(Cu) 등을 사용할 수 있다. 배선층(15)을 구성하는 배선 패턴의 두께는, 예를 들면 약 10㎛ 내지 20㎛ 정도로 할 수 있다.
절연층(16)은, 절연층(14)의 상면에, 배선층(15)을 덮도록 형성되어 있다. 절연층(16)의 재료로서는, 절연층(12)과 같은 재료를 사용할 수 있다. 절연층(16)은, 실리카(SiO2) 등의 필러를 함유해도 상관없다. 절연층(16)의 두께는, 예를 들면 약 15㎛ 내지 35㎛ 정도로 할 수 있다.
배선층(17)은, 절연층(16) 상에 형성되어 있다. 절연층(16)은, 절연층(16)을 관통하고 배선층(15)의 상면을 노출하는 비어홀(16x)을 갖는다. 배선층(17)은, 비어홀(16x) 내에 충전된 비어 배선, 및 절연층(16)의 상면에 형성된 배선 패턴을 포함하여 구성되어 있다. 비어홀(16x)은, 솔더 레지스트층(18) 측에 개구되어 있고(개구부) 배선층(15)의 상면에 의해 형성된 저면을 갖는다(저부). 비어홀(16x)은, 원추대 형상의 오목부로 되어 있다. 비어홀(16x)의 개구부가 비어홀(16x)의 저면의 면적보다 크다
배선층(17)은, 비어홀(16x)의 저부에 노출한 배선층(15)과 전기적으로 접속되어 있다. 배선층(17)의 재료로서는, 예를 들면 구리(Cu) 등을 사용할 수 있다. 배선층(17)을 구성하는 배선 패턴의 두께는, 예를 들면 약 10㎛ 내지 20㎛ 정도로 할 수 있다.
솔더 레지스트층(18)은, 절연층(16)의 상면에, 배선층(17)을 덮도록 형성되어 있다. 솔더 레지스트층(18)은 개구부(18x)를 갖는다. 개구부(18x)의 저부에는 배선층(17)의 일부가 노출하고 있다. 개구부(18x)의 저부에 일부가 노출하는 배선층(17)은, 다른 배선 기판이나 반도체 패키지 등과 전기적으로 접속되는 패드로서 기능한다.
솔더 레지스트층(18)의 재료로서는, 예를 들면, 감광성의 절연성 수지 재료(예를 들면, 에폭시계 절연성 수지, 아크릴 수지) 등을 사용할 수 있다. 솔더 레지스트층(18)의 두께는, 예를 들면 약 15㎛ 내지 35㎛ 정도로 할 수 있다.
필요에 따라, 개구부(18x)의 저부에 노출하는 배선층(17)의 상면에 금속층을 형성해도 된다. 금속층의 예로서는, 패드(11)의 노출면에 형성될 수 있는 상술한 금속층과 같은 재료로 형성된다. 또한, 배선층(17)의 상면에, OSP 처리 등의 산화 방지 처리를 실시해도 된다.
또, 배선 기판(10)에 있어서, 배선층(17)을 구성하는 배선 패턴을 절연층(16) 상면에 인출하여 형성할 수 있어서, 배선층을 솔더 레지스트층(18)의 개구부(18x)로부터 노출시켜, 패드로서 기능시켜도 된다. 즉, 배선층(17)의 비어홀(16x) 상에 형성된 부분 이외의 부분을 패드로서 기능시켜도 된다.
[제1 실시형태에 따른 배선 기판의 제조 방법]
다음으로, 본 발명의 제1 실시형태에 따른 배선 기판의 제조 방법에 대해서 설명한다. 도 2의 (a) ∼ 도 5의 (c)는, 본 발명의 제1 실시형태에 따른 배선 기판의 제조 공정을 예시하는 개략도이다. 본 실시형태에서는, 지지체 상에 배선 기판이 되는 복수의 구성 요소를 형성하고, 복수의 구성 요소로부터 지지체를 제거한 후 개편화하여 각 배선 기판으로 함으로써 복수의 배선 기판을 제조한다. 그러나, 복수의 배선 기판은 지지체 상에 1개씩 배선 기판을 제작하고 지지체를 제거하는 공정으로 해도 된다.
우선, 도 2의 (a)에 나타낸 공정에서는, 상면이 평탄면인 지지체(300)를 준비한다. 지지체(300)의 상면에, 제1 금속층(310)을 형성한다. 지지체(300)로서는, 실리콘판, 유리판, 금속판, 금속박 등을 사용할 수 있지만, 본 실시형태에서는, 지지체(300)로서 구리박을 사용한다. 지지체(300)로서 구리박을 사용하는 이유는, 후술하는 도 2의 (d)나 도 3의 (a)에 나타낸 공정 등에 있어서 전해 도금을 행할 때의 급전층으로서 이용할 수 있고, 후술하는 도 5의 (b)에 나타낸 공정에 있어서 용이하게 에칭으로 제거 가능하기 때문이다. 지지체(300)의 두께는, 예를 들면 약 35㎛ 내지 100㎛ 정도로 할 수 있다.
제1 금속층(310)의 재료로서는, 지지체(300)에 대해서 선택적으로 제거(예를 들면, 에칭) 가능한 재료를 사용할 수 있다. 본 실시형태에서는, 지지체(300)로서 구리박을 사용하고 있다. 따라서 제1 금속층(310)의 재료로서는, 예를 들면, 구리에 대해서 선택적으로 제거 가능한 재료인 니켈(Ni)을 사용한다. 제1 금속층(310)은, 예를 들면, 지지체(300)를 도금 급전층으로 이용하는 전해 도금법 등에 의해 형성할 수 있다.
제1 금속층(310)의 두께는, 예를 들면, 약 10㎛ 정도로 할 수 있다. 이에 따라, 제1 금속층(310)의 두께는, 차양부(11b)의 대략의 두께(차양부(11b)의 최두께부의 두께)가 결정된다. 따라서, 차양부(11b)의 두께(최두께부의 두께)의 요구 사양에 맞추어, 제1 금속층(310)의 두께(차양부(11b)의 최두께부의 두께)를 결정할 수 있다.
다음으로, 도 2의 (b)에 나타낸 공정에서는, 제1 금속층(310)의 상면(지지체(300)와 접하고 있지 않은 제1 금속층(310)의 면)에, 레지스트층(320)을 형성한다. 레지스트층(320)은 후술하는 패드(11) 형성부에 대응하는 개구부(320x)를 구비한다. 레지스트층(320)을 형성하기 위해서는, 제1 금속층(310)의 상면에, 감광성 수지 조성물로 이루어지는 액상 또는 페이스트 형상의 레지스트를 도포한다. 액상 또는 페이스트 형상의 레지스트의 감광성 수지 조성물은, 예를 들면 에폭시계 수지나 아크릴계 수지를 포함한다. 혹은, 제1 금속층(310)의 상면에, 감광성 수지 조성물로 이루어지는 필름 형상의 수지(예를 들면, 드라이 필름 레지스트 등)를 라미네이트할 수 있다.
그리고, 제1 금속층(310)의 상면에 도포 또는 라미네이트한 레지스트를 노광 및 현상함으로써 개구부(320x)를 형성한다. 이에 따라, 제1 금속층(310)의 상면에 개구부(320x)를 구비한 레지스트층(320)이 형성된다. 또, 미리 개구부(320x)를 형성한 필름 형상의 레지스트를 제1 금속층(310)의 상면에 라미네이트해도 상관없다. 개구부(320x)의 평면 형상은, 예를 들면 원형으로 할 수 있다.
다음으로, 도 2의 (c)에 나타낸 공정에서는, 개구부(320x)를 통하여 제1 금속층(310)의 일부를 선택적으로 제거하여, 지지체(300)에 오목부(310x)를 형성한다. 이에 따라, 오목부(310x)의 저부에 지지체(300)의 상면을 노출시킨다. 제1 금속층(310)이, 예를 들면, 니켈(Ni)인 경우에는, 예를 들면, 과산화수소·질산계의 용액을 사용하여 제거할 수 있다. 제1 금속층(310)은 에칭이 수직 방향뿐만 아니라 수평 방향으로도 진행하기 때문에, 오목부(310x)의 내측면은, 개구부(320x)의 내측벽으로부터 수평 방향으로 레지스트층(320) 아래의 제1 금속층(310)의 부분으로 들어가서 형성된다.
즉, 평면 형상이 개구부(320x)의 외주 측으로 확대된 오목부(310x)가 형성된다. 예를 들면, 개구부(320x)의 평면 형상이 원형이면, 평면 형상이 개구부(320x)보다 넓은 직경으로 된 오목부(310x)가 형성된다. 이에 따라, 오목부(310x)의 내벽면은 레지스트층(320) 아래에서 수평 방향으로 제1 금속층(310) 내로 더 들어가 형성된다. 제1 금속층(310)의 에칭량은 수직 방향과 수평 방향으로 같은 정도로 진행하기 때문에, 오목부(310x)의 내벽면과 오목부(320x)의 내벽면 사이의 제1 금속층(310)의 들어가는 부분의 폭(W)은, 제1 금속층(310)의 두께와 같은 정도가 된다. 또한, 오목부(310x)의 내벽면의 하단 측(지지체(300)와 접하는 측)은 둥근 형태를 갖는다. 따라서, 예를 들면, 오목부(310x)의 내벽면의 하단 측의 단면 형상은 둥근 볼록형 형상이 된다.
본 실시형태에서는, 제1 금속층(310)의 재료로서 지지체(300)에 대해서 선택적으로 제거 가능한 재료를 사용한다. 따라서, 제1 금속층(310)을 제거하여 오목부(310x)를 형성할 때에 지지체(300)의 상면은 에칭되지 않는다. 따라서, 오목부(310x)를 형성한 후에도 지지체(300)의 상면은 그대로 평탄면이다. 즉, 오목부(310x)의 저부에 노출하는 지지체(300)의 상면은 평탄면이다. 그 결과, 후공정에서 오목부(310x) 내에 형성되는 패드(11)에 있어서, 접속 대상물과 접속되는 면의 적어도 일부를 평탄면으로 할 수 있다. 또한, 패드(11)의 높이의 불균일(절연층(12)의 외부 노출면(12a)으로부터의 패드(11)의 돌기량의 불균일)을 억제할 수 있다.
다음으로, 도 2의 (d)에 나타낸 공정에서는, 오목부(310x)의 저면(오목부(310x)의 저부에 노출하는 지지체(300)의 상면)과 오목부(310x)의 내벽면을 덮는 제2 금속층(330)(배리어층)을 형성한다. 제2 금속층(330)은 지지체(300)를 급전층으로 이용하는 전해 도금법 등에 의해 형성된다. 제2 금속층(330)의 재료로서는, 지지체(300)를 제거할 때에, 동시에 제거되지 않는 재료를 사용할 수 있다. 본 실시형태에서는, 지지체(300)로서 구리박을 사용하고 있으므로, 제2 금속층(330)은, 예를 들면, 구리의 에칭액으로는 제거되지 않는 재료(예를 들면, 니켈(Ni))를 사용할 수 있다. 제2 금속층(330)은, 오목부(310x) 내를 완전히 충전하지 않도록, 오목부(310x)의 저면 및 내벽면에, 예를 들면, 약 0.5㎛ 내지 2㎛ 정도의 두께로 형성할 수 있다.
다음으로, 도 3의 (a)에 나타낸 공정에서는, 지지체(300)를 도금 급전층에 이용하는 전해 도금법 등에 의해, 패드(11)를 형성한다. 패드(11)는 오목부(310x)의 저면 및 내벽면에 형성된 제2 금속층(330)으로부터 개구부(320x) 내로 연장한다. 패드(11)는, 패드 본체(11a), 및 패드 본체(11a)의 하단부에 있어서 측방(수평 방향)에 돌기한 차양부(11b)를 갖는 구조가 된다. 패드(11)의 재료로서는, 예를 들면, 구리(Cu)를 사용할 수 있다. 패드(11)의 개구부(320x) 내로 연장하는 부분의 두께(T)는, 예를 들면, 약 수 십 ㎛ 정도로 할 수 있다.
다음으로, 도 3의 (b)에 나타낸 공정에서는, 레지스트층(320)을 제거한다. 이에 따라, 패드(11)에 있어서, 패드 본체(11a)의 상면 및 측면, 및, 차양부(11b)의 상면이 노출한다.
다음으로, 도 3의 (c)에 나타낸 공정에서는, 패드(11)의 제1 금속층(310) 및 제2 금속층(330)으로부터 노출하는 면을 에칭하여 조화한다. 이에 따라, 패드 본체(11a)의 상면 및 측면, 및, 차양부(11b)의 상면이 조화된다. 조화(에칭) 공정에는, 예를 들면, 포름산이나 아세트산계의 에칭액을 사용할 수 있다. 또, 에칭에 의해, 패드 본체(11a)의 상면 및 하면의 일부가 제거되어, 패드 본체(11a)의 측면은 경사면이 된다. 예를 들면, 에칭 전에 패드 본체(11a)의 제1 금속층(310) 및 제2 금속층(330)으로부터 노출하는 부분의 형상이 원 기둥 형상이면, 제1 금속층(310) 및 제2 금속층(330)으로부터 노출하는 패드 본체(11a)의 부분은 에칭 후에는 원추대 형상이 된다. 또한, 차양부(11b)의 상면의 일부가 제거되어, 차양부(11b)의 상면은 제1 금속층(310)의 상면에 대해서 오목한 상태가 된다.
다음으로, 도 4의 (a)에 나타낸 공정에서는, 제1 금속층(310)의 상면에 패드(11)의 적어도 일부를 피복하는 절연층(12)을 형성한다. 패드(11)의 주변부가, 오목부(12s)와 둑부(12t)를 구비한 패드 형성부(12u)가 된다. 절연층(12)의 재료로서는, 예를 들면, 열경화성의 에폭시계 수지 등의 절연성 수지를 주성분으로 하는 재료를 사용할 수 있다. 절연층(12)은, 실리카(SiO2) 등의 필러를 함유해도 상관없다. 절연층(12)의 두께는, 예를 들면 약 15㎛ 내지 35㎛ 정도로 할 수 있다.
절연층(12)의 재료로서, 예를 들면 열경화성을 갖는 필름 형상의 에폭시계 수지 등의 절연성 수지를 사용했을 경우에는, 절연층(12)은 다음과 같이 형성된다. 제1 금속층(310)의 상면에 절연성 수지막을 반경화 상태에서 라미네이트한다. 라미네이트한 절연성 수지가 전극 패드(11)를 덮는다. 그리고, 라미네이트한 절연성 수지를 가압하면서, 경화 온도 이상으로 가열하여 경화시킨다. 이에 따라, 절연층(12)이 형성된다. 또, 절연성 수지를 진공 분위기 중에서 라미네이트함으로써, 보이드의 말림을 생성할 수 있음을 유념한다.
이 경우에, 절연층(12)의 재료로서, 예를 들면 액상 또는 페이스트 형상의 에폭시계 수지 등의 열경화성의 절연성 수지를 주성분으로 사용했을 경우에는, 절연층(12)이 다음과 같이 형성된다. 제1 금속층(310)의 상면에 액상 또는 페이스트 형상의 절연성 수지를 예를 들면 스핀 코팅법 등에 의해 도포한다. 도포한 절연성 수지는 전극 패드(11)를 덮는다. 그리고, 도포한 절연성 수지를 경화 온도 이상으로 가열하여 도포한 절연성 수지를 경화시킨다. 이에 따라, 절연층(12)이 형성된다.
다음으로, 도 4의 (b)에 나타낸 공정에서는, 절연층(12)에, 절연층(12)을 관통하고 패드(11)의 상면을 노출시키는 하나 이상의 비어홀(12x)을 형성한다. 비어홀(12x)은, 예를 들면 CO2 레이저를 사용한 레이저 가공법에 의해 형성할 수 있다. 레이저 가공법에 의해 형성한 비어홀(12x)은, 원추대 형상의 오목부를 갖는다. 비어홀(12x)은, 절연층(14) 측의 개구부 및 전극 패드(11)의 상면의 저면부를 갖는다. 비어홀(12x)의 개구부의 면적은 개구부의 저면부의 면적보다 크다.
또, 다른 비어홀도 비어홀(12x)을 형성하는 동일한 레이저 가공법에 의해 비어홀(12x)과 동일한 형상으로 형성될 수 있다. 비어홀(12x)을 레이저 가공법에 의해 형성했을 경우에는, 비어홀(12x)의 저부에 노출하는 패드(11)의 상면에 부착한 절연층(12)의 수지 잔사(殘渣)를 제거하는 것이 바람직하다. 이 경우에, 절연층(12)의 수지 잔사(殘渣)를 제거하는 데 디스미어 처리를 행할 수 있다.
다음으로, 도 4의 (c)에 나타낸 공정에서는, 절연층(12) 상에 배선층(13)을 형성한다. 배선층(13)은, 비어 배선, 및 배선 패턴을 포함하여 구성된다. 비어 배선은, 비어홀(12x) 내에 충전된다. 배선 패턴은, 절연층(12)의 상면에 형성된다. 배선층(13)은, 비어홀(12x)의 저부에 노출한 패드(11)와 전기적으로 접속된다. 배선층(13)의 재료로서는, 예를 들면 구리(Cu)를 사용할 수 있다. 배선층(13)은, 각종의 배선 형성 방법(예를 들면, 세미애디티브법이나 서브트랙티브법)을 사용하여 형성할 수 있다.
다음으로, 도 5의 (a)에 나타낸 공정에서는, 도 4의 (a) 내지 도 4의 (c)와 같은 공정을 반복함으로써, 도 5의 (a)에 나타낸 바와 같이, 절연층(12) 상에, 절연층(14), 배선층(15), 절연층(16), 배선층(17), 및 솔더 레지스트층(18)을 적층한다. 즉, 절연층(12) 상에 배선층(13)을 피복하는 절연층(14)을 형성한 후에, 절연층(14)을 관통하고 배선층(13)의 상면을 노출하는 비어홀(14x)을 형성한다. 절연층(14)의 재료로서는, 절연층(12)과 같은 절연성 수지를 사용할 수 있다. 절연층(14)은, 실리카(SiO2) 등의 필러를 함유해도 상관없다. 절연층(14)의 두께는, 예를 들면 약 15㎛ 내지 35㎛ 정도로 할 수 있다.
이어서, 절연층(14) 상에, 배선층(15)을 형성한다. 배선층(15)은 비어홀(14x)을 통하여 배선층(13)에 접속된다. 배선층(15)은, 비어홀(14x) 내를 충전하는 비어 배선, 및 절연층(14) 상에 형성된 배선층을 포함하여 구성되어 있다. 배선층(15)은, 비어홀(14x)의 저부에 노출한 배선층(13)과 전기적으로 접속된다. 배선층(15)의 재료로서는, 예를 들면 구리(Cu)를 사용할 수 있다. 배선층(15)은, 예를 들면 세미애디티브법에 의해 형성될 수 있다. 배선층(15)을 구성하는 배선 패턴의 두께는, 예를 들면 약 10㎛ 내지 20㎛ 정도로 할 수 있다.
이어서, 절연층(14) 상에 배선층(15)을 피복하는 절연층(16)을 형성한 후, 절연층(16)을 관통하고 배선층(15)의 상면을 노출하는 비어홀(16x)을 형성한다. 절연층(16)의 재료로서는, 절연층(12)과 같은 절연성 수지를 사용할 수 있다. 절연층(16)은, 실리카(SiO2) 등의 필러를 함유해도 상관없다. 절연층(16)의 두께는, 예를 들면 약 15㎛ 내지 35㎛ 정도로 할 수 있다.
이어서, 절연층(16) 상에, 배선층(17)을 형성한다. 배선층(17)은 비어홀(16x)을 통하여 배선층(15)에 접속된다. 배선층(17)은, 비어홀(16x) 내에 충전된 비어 배선, 및 절연층(16) 상에 형성된 배선 패턴을 포함하여 구성되어 있다. 배선층(17)은, 비어홀(16x)의 저부에 노출한 배선층(15)과 전기적으로 접속된다. 배선층(17)의 재료로서는, 예를 들면 구리(Cu)를 사용할 수 있다. 배선층(17)은, 예를 들면 세미애디티브법에 의해 형성될 수 있다. 배선층(17)을 구성하는 배선 패턴의 두께는, 예를 들면 약 10㎛ 내지 20㎛ 정도로 할 수 있다.
이와 같이 하여, 지지체(300)의 상면에 소정의 빌드업 배선 구조를 형성된다. 상술한 실시형태에서는, 3층의 빌드업 배선 구조(배선층(13), 배선층(15), 및 배선층(17))을 형성했지만, n층(n은 1 이상의 정수)의 빌드업 배선 구조를 형성해도 된다.
다음으로, 절연층(16) 상에 배선층(17)을 피복하는 솔더 레지스트층(18)을 형성한다. 솔더 레지스트층(18)은, 액상 또는 페이스트 형상의 감광성의 절연성 수지를, 배선층(17)을 피복하도록 절연층(16) 상에 스크린 인쇄법, 롤 코팅법, 또는, 스핀 코팅법 등으로 도포함으로써 형성할 수 있다. 혹은, 필름 형상의 감광성의 절연성 수지를, 배선층(17)을 피복하도록 절연층(16) 상에 라미네이트함으로써 형성해도 된다.
도포 또는 라미네이트한 절연성 수지를 노광 및 현상함으로써 개구부(18x)를 형성한다(포토리소그래피법). 이에 따라, 개구부(18x)를 갖는 솔더 레지스트층(18)이 형성된다. 또, 미리 개구부(18x)를 형성한 필름 형상의 절연성 수지를, 배선층(17)을 피복하도록 절연층(16) 상에 라미네이트해도 상관없다. 또, 솔더 레지스트층(18)의 재료로서, 비감광성의 절연성 수지를 사용해도 된다. 비감광성의 절연성 수지를 사용할 경우에는, 절연층(16) 상에 솔더 레지스트층(18)을 형성하여 경화시킨 후, 예를 들면 CO2 레이저를 사용한 레이저 가공법이나, 연마제(예를 들면, 알루미나 지립(砥粒))를 사용한 블라스트 처리에 의해 개구부(18x)를 형성한다.
도 5의 (a)에 나타난 공정을 완료함으로써, 개구부(18x)를 포함하는 솔더 레지스트층(18)을 형성하고, 배선층(17)의 일부가 개구부(18x) 내에 노출한다. 개구부(18x) 내에 노출하는 배선층(17)의 일부는, 예를 들면 다른 배선 기판이나 반도체 패키지 등과 전기적으로 접속되는 패드로서 기능한다.
필요에 따라, 개구부(18x)의 저부에 노출하는 배선층(17)의 상면에, 예를 들면 무전해 도금법 등에 의해 금속층을 형성해도 된다. 금속층의 예로서는, 패드(11)의 노출면에 형성될 수 있는 상술한 금속층과 동일한 재료로 형성된다. 또한, 배선층(17)의 상면에, OSP 처리 등의 산화 방지 처리를 실시해도 된다.
다음으로, 도 5의 (b)에 나타낸 공정에서는, 도 5의 (a)에 나타낸 지지체(300)를 제거한다. 이에 따라, 제1 금속층(310) 및 제2 금속층(330)이 노출한다. 구리박인 지지체(300)는, 예를 들면, 염화제2철 수용액이나 염화제2구리 수용액, 과황산암모늄 수용액 등의 에칭액을 사용한 웨트 에칭에 의해 제거할 수 있다. 제1 금속층(310) 및 제2 금속층(330)의 재료로서, 구리의 에칭액으로는 제거되지 않는 금속(예를 들면, 니켈(Ni) 등)을 사용하고 있다. 따라서, 구리박인 지지체(300)만을 제1 금속층(310) 및 제2 금속층(330)에 대해서 선택적으로 에칭으로 제거할 수 있다. 즉, 제1 금속층(310) 및 제2 금속층(330)은, 에칭 정지층(배리어층)으로서 기능한다.
다음으로, 도 5의 (c)에 나타낸 공정에서는, 도 5의 (b)에 나타낸 제1 금속층(310) 및 제2 금속층(330)을 제거한다. 이에 따라, 패드(11) 및 절연층(12)이 노출한다. 제1 금속층(310) 및 제2 금속층(330)이, 예를 들면, 니켈(Ni)인 경우에는, 제1 금속층(310) 및 제2 금속층(330)을, 예를 들면, 과산화수소·질산계의 용액을 사용한 웨트 에칭에 의해 제거할 수 있다. 패드(11)의 재료로서, 니켈(Ni)의 에칭액으로는 제거되지 않는 금속(예를 들면, 구리(Cu) 등)을 사용하고 있다. 따라서, 니켈(Ni)인 제1 금속층(310) 및 제2 금속층(330)을 선택적으로 에칭해서 패드(11)에 대해서 제거할 수 있다. 즉, 패드(11)는, 에칭 정지층(배리어층)으로서 기능한다. 또, 제1 금속층(310) 및 제2 금속층(330)을 제거한 후, 패드(11)의 노출면에 무전해 도금법 등에 의해 상술의 금속층을 형성하거나, OSP 처리 등의 산화 방지 처리를 실시하거나 해도 된다.
도 5의 (c)에 나타낸 공정 후, 도 5의 (c)에 나타낸 구조체를 절단 영역(C)에서 절단(예를 들면, 다이싱)하여 개편화(배선 기판(10))함으로써, 복수의 배선 기판(10)(도 1 참조)이 완성된다.
이와 같이, 제1 실시형태에 따른 배선 기판(10)에서는, 절연층(12)의 외부 노출면(12a)으로부터 돌기하는 패드(11)에 있어서, 접속 대상물과 접속되는 면의 적어도 일부를 평탄면으로 할 수 있다. 그 결과, 패드(11)와 접속 대상물 간의 접촉 면적을 크게 하는 것이 가능해진다. 따라서, 패드(11)와 접속 대상물 간의 접속 신뢰성을 향상할 수 있다. 또한, 패드(11)의 높이의 불균일(패드(11)가 절연층(12)의 외부 노출면(12a)으로부터의 돌기량의 불균일)을 억제할 수 있다. 따라서, 반도체 칩 등의 패드(11) 상의 탑재 시에, 패드(11)의 접합 강도에 차이가 덜 발생한다. 따라서, 패드(11)와 반도체 칩 등 간의 접속 신뢰성을 향상할 수 있다.
또한, 패드(11)를 절연층(12)의 외부 노출면(12a)으로부터 돌기되어 있기 때문에, 배선 기판(10)의 패드(11)와 반도체 칩의 패드의 어느 한쪽에만 범프(돌기 전극)를 형성하면, 배선 기판(10)에 반도체 칩을 플립 칩 접속할 수 있다.
또한, 패드(11)에 있어서, 패드 본체(11a)의 측면과 절연층(12)(패드 형성부(12u)의 내벽면) 간의 계면을 차양부(11b)가 덮고 있다. 그 때문에, 상술한 배선 기판(10)의 제조 공정에 있어서, 패드(11)의 노출면에 금속층을 형성하거나, OSP 처리 등의 산화 방지 처리를 실시하거나 할 경우에, 도금액이나 처리액이 패드 본체(11a)와 절연층(12) 간의 계면에 진입하는 것을 방지할 수 있다.
또, 둑부(12t)와 같은 절연층(12)의 외부 노출면(12a)으로부터 돌기하는 부분을 블라스트 처리에 의해 형성하는 방법도 생각할 수 있지만, 블라스트 처리에서는, 절연층(12)의 일부가 의도하지 않게 제거되어, 외부 노출면(12a)에 필러가 노출하는 점에서 바람직하지 못하다. 절연층(12)의 외부 노출면(12a)에 필러가 노출하면, 예를 들면, 패드(11)의 노출면에 무전해 도금법에 의해 금속층을 형성할 때에, 노출한 필러를 핵으로 하여 도금막이 형성된다. 본 실시형태에서는, 둑부(12t)의 형성에 블라스트 처리를 사용하지 않으므로, 이러한 문제는 발생하지 않는다.
<제1 실시형태의 변형예1>
다음에서, 제1 실시형태의 변형예1에서는, 제1 실시형태의 도 2의 (b) 내지 도 3의 (b)에 나타낸 공정의 변형예를 나타낸다. 또, 제1 실시형태의 변형예1에 있어서, 이미 설명한 제1 실시형태와 동일 구성 부품에는 동일한 참조 부호를 부여하고 그 설명을 생략한다.
제1 실시형태의 도 2의 (b) 내지 도 3의 (b)에 나타낸 공정 대신에, 이하의 도 6의 (a) 내지 도 6의 (d)에 나타낸 공정으로 해도 된다.
우선, 도 2의 (a)에 나타낸 공정 후, 제1 금속층(310)의 상면에, 레지스트층(320)을 형성한다. 레지스트층(320)은, 패드(11) 형성부에 대응하는 개구부(320x), 및 패드(11) 및 배선 패턴(21) 형성부에 대응하는 개구부(320y)를 갖는다. 레지스트층(320)은, 제1 실시형태의 도 2의 (b)에 나타낸 공정과 같게 하여 형성된다. 개구부(320y)는 패드(11) 및 배선 패턴(21)을 형성하는 부분이고 개구부(320x)는 패드(11)만을 형성하는 부분이기 때문에, 개구부(320y)는 개구부(320x)보다 평면 형상이 큰 평면 형상을 갖는다.
다음으로, 도 6의 (a)에 나타낸 공정에서는, 개구부(320x) 내에 노출하는 제1 금속층(310)을 제거하여 오목부(310x)를 형성함과 함께, 개구부(320y) 내에 노출하는 제1 금속층(310)을 제거하여 오목부(310y)를 형성한다. 제1 금속층(310)이, 니켈(Ni)인 경우에는, 오목부(310x 및 310y)는, 제1 실시형태의 도 2의 (c)에 나타낸 공정과 같게 하여 형성할 수 있다.
다음으로, 도 6의 (b)에 나타낸 공정에서는, 제1 실시형태의 도 2의 (d)에 나타낸 공정과 같게 하여 오목부(310x 및 310y)의 저면 및 내벽면을 피복하는 제2 금속층(330)(배리어층)을 형성한다. 그리고, 도 3의 (a)에 나타낸 공정과 같게 하여, 오목부(310x)의 저면 및 내벽면에 형성된 제2 금속층(330)으로부터 개구부(320x) 내로 연장하는 패드(11)를 형성한다. 또한, 오목부(310y)의 저면 및 내벽면에 형성된 제2 금속층(330)으로부터 개구부(320y) 내로 연장하는 패드(11) 및 배선 패턴(21)을 형성한다.
다음으로, 도 6의 (c)에 나타낸 공정에서는, 레지스트층(320)을 제거한다. 이에 따라, 오목부(310x) 내에 패드(11)가 노출하고, 오목부(310y) 내에 패드(11) 및 배선 패턴(21)이 노출한다. 배선 패턴(21)은, 예를 들면, 도 6의 (d)에 나타낸 바와 같이, 인접하는 패드(11)끼리를 전기적으로 접속하도록 형성할 수 있다. 또, 도 6의 (d)는, 도 6의 (c)의 패드(11) 및 배선 패턴(21) 근방만을 예시하는 평면도이다.
이후, 제1 실시형태의 도 3의 (c) 내지 도 5의 (c)와 같은 공정을 실시하여, 제작된 구조체를 절단 영역(C)에서 절단(예를 들면, 다이싱)하여 개편화함으로써, 복수의 배선 기판의 제조가 완료된다.
이와 같이, 오목부 내에 형성된 제2 금속층(330) 상에, 패드(11)만을 형성해도 되며, 오목부 내에 패드(11) 및 배선 패턴(21)을 형성해도 된다.
<제1 실시형태의 응용예1>
제1 실시형태의 응용예1에서는, 제1 실시형태에 따른 배선 기판(10)(도 1 참조)에 반도체 칩을 탑재한 반도체 패키지의 예를 나타낸다. 또, 제1 실시형태의 응용예1에 있어서, 제1 실시형태와 동일 구성 부품에는 동일한 참조 부호를 부여하고 설명을 생략한다.
도 7은, 제1 실시형태의 응용예1에 따른 반도체 패키지를 예시하는 단면도이다. 도 7을 참조하는 것에 있어서, 반도체 패키지(30)는, 도 1에 나타낸 배선 기판(10)과, 반도체 칩(31)과, 돌기 전극(32)과, 언더필 수지(33)를 갖는다.
반도체 칩(31)은, 실리콘 등으로 이루어지는 반도체 기판(도시 생략)에 반도체 집적 회로(도시 생략)가 형성된 것이다. 반도체 칩(31)에는, 반도체 집적 회로와 전기적으로 접속된 패드(도시 생략)가 더 형성되어 있다. 돌기 전극(32)은 패드와 접촉한다. 돌기 전극(32)은, 반도체 칩(31)의 패드와, 배선 기판(10)의 패드(11)를 전기적으로 접속하고 있다. 돌기 전극(32)으로서는, 예를 들면, 금 범프나 구리 포스트를 사용할 수 있다. 언더필 수지(33)는, 반도체 칩(31)과 배선 기판(10)의 절연층(12) 사이에 충전되어 있다.
반도체 패키지(30)는, 이하와 같이 하여 제조할 수 있다. 우선, 배선 기판(10)을 준비한다. 반도체 칩 탑재용의 패드(11)의 부분 및 그 주변부를 덮도록 언더필 수지(33)가 되는 수지 필름을 배선 기판(10)에 첩부한다. 수지 필름은, 예를 들면 반경화 상태의 에폭시 수지일 수 있다. 다음으로, 돌기 전극(32)이 형성된 반도체 칩(31)을 준비한다. 돌기 전극(32)과 반도체 칩 탑재용의 패드(11)가 수지 필름을 통하여 대향하도록, 반도체 칩(31)이 배치된다. 그리고, 반도체 칩(31)을 배선 기판(10) 측에 가압하여 돌기 전극(32)의 선단을 패드(11)에 접촉시킨다. 이어서, 그 상태에서 수지 필름을 경화시켜서 언더필 수지(33)를 형성한다.
이와 같이, 제1 실시형태의 응용예1에 따르면, 배선 기판(10)에 반도체 칩(31)을 탑재한 반도체 패키지(30)를 실현할 수 있다. 이때, 반도체 칩 탑재용의 패드(11)의 패드 본체(11a)의 평탄면과 돌기 전극(32)을 접합하고 있으므로, 패드(11)와 돌기 전극(32) 간의 접촉 면적을 크게 하는 것이 가능하다. 이에 따라, 패드(11)와 돌기 전극(32) 간의 접속 신뢰성을 향상할 수 있다.
<제1 실시형태의 응용예2>
제1 실시형태의 응용예2에서는, 제1 실시형태의 응용예1에 따른 반도체 패키지(30)(도 7 참조)에 또 다른 반도체 패키지를 탑재한 POP 구조(패키지-온-패키지 구조)의 반도체 패키지의 예를 나타낸다. 또, 제1 실시형태의 응용예2에 있어서, 제1 실시형태와 동일 구성 부품에는 동일한 참조 부호를 부여하고 설명을 생략한다.
도 8은, 제1 실시형태의 응용예2에 따른 반도체 패키지를 예시하는 단면도이다. 도 8을 참조하는 것에 있어서, 반도체 패키지(60)는, 도 7에 나타낸 반도체 패키지(30)와, 반도체 패키지(40)와, 접합부(50)를 갖는다.
반도체 패키지(40)는, 기판(41)과, 기판(41)의 하면에 형성된 배선층(42)과, 기판(41)의 하면에 배선층(42)을 선택적으로 노출하도록 형성된 솔더 레지스트층(43)을 갖는다. 또한, 반도체 패키지(40)는, 기판(41)의 상면에 형성된 배선층(44)과, 기판(41)의 상면에 배선층(44)을 선택적으로 노출하도록 형성된 솔더 레지스트층(45)을 갖는다. 배선층(42)과 배선층(44)은, 기판(41)을 관통하는 관통 전극(46)을 통하여 전기적으로 접속되어 있다. 배선층(44)의 솔더 레지스트층(45)으로부터 노출하는 부분은 패드로서 사용되며, 반도체 칩(47)에 형성된 돌기 전극(48)이 접합되어 있다. 반도체 칩(47)은, 솔더 레지스트층(45) 상에 형성된 수지부(49)에 의해 봉지(encapsulation)되어 있다.
배선층(42)의 솔더 레지스트층(43)으로부터 노출하는 부분은 패드로서 사용되며, 반도체 패키지(40)에 접속되는 패드(11)(반도체 칩(31)과 접속되어 있지 않은 패드(11))와 전기적으로 접속되어 있다. 접합부(50)로서는, 예를 들면, 솔더볼 등을 사용할 수 있다. 솔더볼의 재료로서는, 예를 들면 Pb를 포함하는 합금, Sn과 Cu를 포함하는 합금, Sn과 Ag를 포함하는 합금, Sn과 Ag와 Cu를 포함하는 합금 등을 사용할 수 있다.
제1 실시형태의 응용예2에 의하면, 응용예1에 따른 반도체 패키지에 또 다른 반도체 패키지를 탑재한 POP 구조의 반도체 패키지를 실현할 수 있다. 이때, 패키지(30) 접속용의 패드(11)의 패드 본체(11a)의 평탄면과 접합부(50)를 접합하고 있으므로, 패드(11)와 접합부(50)의 접촉 면적을 크게 하는 것이 가능하다. 이에 따라, 패드(11)와 접합부(50)의 접속 신뢰성을 향상할 수 있다.
<제1 실시형태의 응용예3>
제1 실시형태의 응용예3에서는, 제1 실시형태에 따른 배선 기판(10)(도 1 참조)에 반도체 칩을 탑재한 반도체 패키지의 다른 예를 나타낸다. 또, 제1 실시형태의 응용예3에 있어서, 제1 실시형태와 동일 구성 부품에는 동일한 참조 부호를 부여하고 설명을 생략한다.
도 9는, 제1 실시형태의 응용예3에 따른 반도체 패키지를 예시하는 단면도이다. 도 9를 참조하는 것에 있어서, 반도체 패키지(70)는, 도 1에 나타낸 배선 기판(10)과, 반도체 칩(71)과, 돌기 전극(72)과, 언더필 수지(73)와, 전극(75)이 형성된 전자 부품(74)과, 접합부(76)를 갖는다.
반도체 칩(71)의 돌기 전극(72)은, 반도체 칩(71)의 패드(도시 생략)와, 배선 기판(10)의 솔더 레지스트층(18)으로부터 노출하는 배선층(17)(패드)을 전기적으로 접속하고 있다. 돌기 전극(72)으로서는, 예를 들면, 솔더 범프를 사용할 수 있다. 언더필 수지(73)는, 반도체 칩(71)과 배선 기판(10)의 솔더 레지스트층(18) 사이에 충전되어 있다.
전자 부품(74)의 전극(75)은, 접합부(76)를 통해 전자 부품 탑재용의 패드(11)와 전기적으로 접속되어 있다. 접합부(76)는, 예를 들면 솔더나 도전성 페이스트일 수 있다. 전자 부품(74)은, 예를 들면, 칩 캐패시터, 칩 저항, 칩 인덕터일 수 있다. 다른 외부 디바이스 접속용의 패드(11)(전자 부품(74)과 접속되어 있지 않은 패드(11))에는, 예를 들면, 솔더볼 등의 외부 접속 단자(77)가 형성되어 있다.
이와 같이, 배선 기판(10)의 지지체(300)에 접하고 있던 측과 반대측의 면을, 반도체 칩 탑재면으로 해도 된다. 또한, 배선 기판(10)의 반도체 칩 탑재면과는 반대측의 면에 칩 캐패시터 등의 전자 부품을 실장해도 된다. 또, 배선 기판(10)에 있어서, 외부 접속 단자 등이 되는 패드의 직경 및 피치는, 반도체 칩이나 전자 부품과 접속되는 패드의 직경이나 피치보다, 크게 할 수 있다.
또한, 제1 실시형태의 응용예2와 마찬가지로, 반도체 패키지(70)에 또 다른 반도체 패키지(40)를 탑재한 POP 구조의 반도체 패키지(80)를 실현할 수 있다(도 10 참조).
<제1 실시형태의 변형예2>
다음의 제1 실시형태의 변형예2에서는, 제1 실시형태에 있어서, 지지체에 형성하는 제1 금속층의 상면을 조화하는 예를 나타낸다. 또, 제1 실시형태의 변형예2에 있어서, 제1 실시형태와 동일 구성 부품에는 동일한 참조 부호를 부여하고 설명을 생략한다.
변형예2에서, 도 2의 (a)에 나타낸 공정 대신에, 다음의 도 11의 (a)에 나타낸 공정으로 해도 된다. 도 11의 (a)에 나타낸 공정에서는, 지지체(300)를 준비한다. 지지체(300)의 상면에, 상면(310a)이 조화된 제1 금속층(310)을 형성한다.
상면(310a)이 조화된 제1 금속층(310)(니켈층)은, 예를 들면, 황산니켈, 붕산, 및 염화니켈을 혼합한 것을 포함하는 도금액을 사용한 전해 도금법에 의해 형성할 수 있다. 이 경우, 사용하는 도금액의 조성이나 전류 밀도를 조정함으로써, 전해 도금법으로 형성된 제1 금속층(310)(니켈층)의 상면(310a)은 조화된다. 이에 의해, 제1 금속층(310)의 상면(310a)은 미세한 요철 형상이 형성될 수 있다. 또는, 지지체(300)의 상면에, 상면(310a)이 조화되어 있지 않은 제1 금속층(310)을 형성하고, 에칭에 의해 상면(310a)을 에칭해서 조화해도 된다.
그 후, 도 11의 (b)에 나타낸 바와 같이, 제1 실시형태와 같은 공정에 의해, 지지체(300) 상에 배선층이나 절연층을 적층한다. 이어서, 도 11의 (c)에 나타낸 바와 같이, 제1 실시형태와 같은 공정에 의해, 지지체(300)나 제1 금속층(310) 및 제2 금속층(330)을 제거한다. 제1 금속층(310)의 상면(310a)의 요철 형상은 절연층(12)의 외부 노출면(12a)에 전사되므로, 절연층(12)의 외부 노출면(12a)은 조화면이 된다.
도 11의 (c)에 나타낸 공정 후, 도 11의 (c)에 나타낸 구조체를 절단 영역(C)에서 절단(다이싱)하여 개편화함으로써, 복수의 배선 기판(배선 기판(10A)이라고 함)이 완성된다.
도 7과 같이, 배선 기판(10A)에 반도체 칩(31)을 탑재하여 반도체 패키지(90)로 할 수 있다(도 12 참조). 도 12에 있어서, 절연층(12)의 외부 노출면(12a)은 조화면으로 되어 있으므로, 절연층(12)과 언더필 수지(33) 사이에 소위 앵커 효과가 발생한다. 이에 따라, 배선 기판(10)과 반도체 칩(31) 간의 접합 강도를 향상할 수 있다.
본원에서 열거되는 모든 예 및 조건적 언어는 본 발명자에 의해 본 기술을 더 나아가게 하는 데 기여한 개념 및 본 발명의 독자의 이해를 돕도록 교시적인 목적을 지향하고 있으며, 이렇게 구체적으로 열거된 예 및 조건에 대한 제한 없이도 이해될 것이며, 명세서에서의 이러한 예의 조직화는 본 발명의 우열을 나타내는 것은 아니다. 본 발명의 실시형태를 상세히 설명하였지만, 본 발명의 사상 및 범주에서 벗어나지 않고 다양한 변경, 치환, 및 대체가 이루어질 수 있음을 이해할 것이다.
10, 10A 배선 기판 11, 42, 44 패드
11a 패드 본체 11b 차양부
12, 14, 16 절연층 12a 외부 노출면
12s, 310x, 310y 오목부 12t 둑부
12u 패드 형성부 12x, 14x, 16x 비어홀
13, 15, 17 배선층
18, 43, 45 솔더 레지스트층
18x, 320x, 320y 개구부 21 배선 패턴
30, 40, 60, 70, 80, 90 반도체 패키지 31, 47, 71 반도체 칩
32, 48, 72 돌기 전극 33, 73 언더필 수지
41 기판 46 관통 전극
49 수지부 50, 76 접합부
74 전자 부품 75 전극
77 외부 접속 단자 300 지지체
310 제1 금속층 310a 상면
320 레지스트층 330 제2 금속층

Claims (10)

  1. 배선 기판으로서,
    상기 배선 기판의 최외층이 되고 외부 노출면을 갖는 절연층,
    상기 외부 노출면 측에 형성된 패드 형성부, 및
    상기 외부 노출면으로부터 돌기하는 패드를 포함하고,
    상기 패드 형성부는,
    상기 외부 노출면보다 오목한 오목부, 및
    평면에서 볼 때 상기 오목부를 둘러싸며, 상기 외부 노출면으로부터 돌기하는 둑부(weir part)를 포함하고,
    상기 패드는,
    상기 오목부 및 상기 둑부의 내측에 형성되는 패드 본체, 및
    상기 둑부 상에 형성되는 차양부(eave part)를 포함하고,
    상기 패드 본체는 상기 둑부로 돌기하는 단부를 포함하고,
    상기 차양부는 상기 패드 본체의 단부로부터 수평 방향으로 돌기하고,
    상기 패드 본체의 단부는 평탄면을 포함하는 배선 기판.
  2. 제1항에 있어서,
    상기 절연층과 상기 둑부는, 동일한 절연성 수지로 일체로 형성되어 있는 배선 기판.
  3. 제1항에 있어서,
    상기 오목부의 단면 형상은, 상기 외부 노출면 측보다 상기 오목부의 저면 측이 폭이 좁은 테이퍼 형상인 배선 기판.
  4. 제1항에 있어서,
    상기 오목부 및 상기 둑부와 접하는 상기 패드의 면은, 조화면(roughened surface)으로 되어 있는 배선 기판.
  5. 제1항에 있어서,
    상기 오목부의 저면에 형성된 상기 패드 본체의 부분에 접속되는 비어 배선을 더 포함하고,
    상기 비어 배선의 단면 형상은, 상기 외부 노출면 측보다 상기 외부 노출면과는 반대면 측이 비어 배선의 폭이 넓은 테이퍼 형상인 배선 기판.
  6. 제1항에 있어서,
    상기 외부 노출면은 조화면으로 되어 있는 배선 기판.
  7. 반도체 패키지로서,
    배선 기판 및 상기 배선 기판 상에 실장되는 반도체 칩을 포함하고,
    상기 배선 기판은,
    상기 배선 기판의 최외층이 되고 외부 노출면을 갖는 절연층,
    상기 외부 노출면 측에 형성된 패드 형성부, 및
    상기 외부 노출면으로부터 돌기하는 패드를 포함하고,
    상기 패드 형성부는,
    상기 외부 노출면보다 오목한 오목부, 및
    평면에서 볼 때 상기 오목부를 둘러싸며, 상기 외부 노출면으로부터 돌기하는 둑부를 포함하고,
    상기 패드는,
    상기 오목부 및 상기 둑부의 내측에 형성되는 패드 본체, 및
    상기 둑부 상에 형성되는 차양부를 포함하고,
    상기 패드 본체는 상기 둑부로 돌기하는 단부를 포함하고,
    상기 차양부는 상기 패드 본체의 단부로부터 수평 방향으로 돌기하고,
    상기 패드 본체의 단부는 평탄면을 포함하는 반도체 패키지.
  8. 지지체의 상면에 제1 금속층을 형성하는 공정과,
    상기 제1 금속층의 상면에 개구부를 포함한 레지스트층을 형성하는 공정과,
    상기 개구부를 통하여 상기 제1 금속층의 일부를 선택적으로 제거하여, 평면 형상이 상기 개구부의 외주 측으로 더 확대되고, 상기 지지체의 상면을 노출시키는 저면을 포함하는 오목부를 형성하는 공정과,
    상기 오목부에 노출하는 상기 지지체의 상면과 상기 오목부의 내벽면을 덮는 제2 금속층을 형성하는 공정과,
    상기 제2 금속층으로부터 상기 개구부 내로 연장하는 패드를 형성하는 공정과,
    상기 레지스트층을 제거하는 공정과,
    상기 제1 금속층의 상면에 상기 패드를 피복하는 절연층을 형성하는 공정과,
    상기 지지체를, 상기 제1 금속층 및 상기 제2 금속층에 대해서 선택적으로 제거하는 공정과,
    상기 제1 금속층 및 상기 제2 금속층을, 상기 패드에 대해서 선택적으로 제거하는 공정을 포함하는 배선 기판의 제조 방법.
  9. 제8항에 있어서,
    상기 레지스트층을 제거하는 공정과 상기 절연층을 형성하는 공정 사이에, 상기 제1 금속층 및 상기 제2 금속층으로부터 노출하는 상기 패드의 면을 조화하는 공정을 더 포함하는 배선 기판의 제조 방법.
  10. 제8항에 있어서,
    상기 제1 금속층을 형성하는 공정은 상기 제1 금속층의 상면을 조화하는 공정을 포함하는 배선 기판의 제조 방법.
KR1020140081667A 2013-07-03 2014-07-01 배선 기판 및 그 제조 방법, 반도체 패키지 KR20150004749A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-140119 2013-07-03
JP2013140119A JP6161437B2 (ja) 2013-07-03 2013-07-03 配線基板及びその製造方法、半導体パッケージ

Publications (1)

Publication Number Publication Date
KR20150004749A true KR20150004749A (ko) 2015-01-13

Family

ID=52132676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140081667A KR20150004749A (ko) 2013-07-03 2014-07-01 배선 기판 및 그 제조 방법, 반도체 패키지

Country Status (3)

Country Link
US (1) US9433109B2 (ko)
JP (1) JP6161437B2 (ko)
KR (1) KR20150004749A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6462360B2 (ja) * 2014-12-27 2019-01-30 京セラ株式会社 配線基板
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2016207893A (ja) * 2015-04-24 2016-12-08 イビデン株式会社 プリント配線板およびその製造方法
JP2017011251A (ja) * 2015-06-24 2017-01-12 京セラ株式会社 配線基板およびその製造方法
US20160381793A1 (en) * 2015-06-24 2016-12-29 Kyocera Corporation Wiring board and method for manufacturing the same
JP2017123377A (ja) * 2016-01-05 2017-07-13 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2017135193A (ja) * 2016-01-26 2017-08-03 イビデン株式会社 プリント配線板、及び、そのプリント配線板の製造方法
US10615109B2 (en) * 2018-05-10 2020-04-07 Advanced Semiconductor Engineering, Inc. Substrate, semiconductor device package and method of manufacturing the same
CN110783728A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种柔性连接器及制作方法
JP7198154B2 (ja) * 2019-05-22 2022-12-28 新光電気工業株式会社 配線基板、及び配線基板の製造方法
CN113838760A (zh) * 2020-06-23 2021-12-24 群创光电股份有限公司 电路架构及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4541763B2 (ja) 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
WO2007052674A1 (ja) * 2005-11-02 2007-05-10 Ibiden Co., Ltd. 半導体装置用多層プリント配線板及びその製造方法
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JP5210839B2 (ja) * 2008-12-10 2013-06-12 新光電気工業株式会社 配線基板及びその製造方法
JP5221315B2 (ja) * 2008-12-17 2013-06-26 新光電気工業株式会社 配線基板及びその製造方法
JP5675443B2 (ja) * 2011-03-04 2015-02-25 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP5886617B2 (ja) * 2011-12-02 2016-03-16 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
JP2013065876A (ja) * 2012-11-22 2013-04-11 Princo Corp 多層基板及びその製造方法

Also Published As

Publication number Publication date
US9433109B2 (en) 2016-08-30
JP2015015313A (ja) 2015-01-22
JP6161437B2 (ja) 2017-07-12
US20150009645A1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
KR20150004749A (ko) 배선 기판 및 그 제조 방법, 반도체 패키지
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6375159B2 (ja) 配線基板、半導体パッケージ
KR102032172B1 (ko) 배선 기판 및 그 제조 방법
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US9613893B2 (en) Wiring substrate and method for manufacturing the same
US10720392B2 (en) Wiring substrate
JP6761064B2 (ja) 配線基板及びその製造方法
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
US10779406B2 (en) Wiring substrate
JP2009212146A (ja) 基板およびその製造方法
JP6705718B2 (ja) 配線基板及びその製造方法
JP6341714B2 (ja) 配線基板及びその製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
US20160073515A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP2010219477A (ja) 電子部品内蔵配線基板の製造方法
JP2018125349A (ja) 半導体装置及びその製造方法
US9961767B2 (en) Circuit board and method of manufacturing circuit board
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP2012147032A (ja) 基板の製造方法
JP6671256B2 (ja) 配線基板及びその製造方法
TWI771573B (zh) 配線基板、半導體裝置及配線基板的製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination