JP2007214572A - ベアチップ内蔵型印刷回路基板及びその製造方法 - Google Patents

ベアチップ内蔵型印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP2007214572A
JP2007214572A JP2007029627A JP2007029627A JP2007214572A JP 2007214572 A JP2007214572 A JP 2007214572A JP 2007029627 A JP2007029627 A JP 2007029627A JP 2007029627 A JP2007029627 A JP 2007029627A JP 2007214572 A JP2007214572 A JP 2007214572A
Authority
JP
Japan
Prior art keywords
bare chip
printed circuit
circuit board
built
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007029627A
Other languages
English (en)
Inventor
Kyung-Jin Han
ハン、キョン−ジン
Hyung-Tae Kim
キム、ヒュン−タエ
Moon-Il Kim
キム、ムーン−イル
Jae-Kul Lee
リー、ジャエ−クル
Doo-Hwan Lee
リー、ドー−ホワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2007214572A publication Critical patent/JP2007214572A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ベアチップ内蔵型印刷回路基板及びその製造方法を提供する。
【解決手段】本発明は、（Ａ）基板の内部にベアチップを電極パッドが露出されるように内蔵する段階と、（Ｂ）電極パッド表面に電極バンプを形成する段階とを含むベアチップ内蔵型印刷回路基板の製造方法は、既存のベアチップの状態で進行された再配線工程が印刷回路基板の一般製造工程中で可能となり工程の単純化及び低費用のベアチップ内蔵型印刷回路基板の量産体制を構築することができる。
【選択図】図５

Description

本発明は、印刷回路基板に関するもので、より詳細には、電子素子内蔵型印刷回路基板及びその製造方法に関する。
最近、電子機器の部品のサイズは小さくなり、一つの製品にさまざまな機能を具備した高仕様製品に対する要求は増大されている。このような消費者の欲求に応じるために、既存の表面に実装された部品が基板の内部に内蔵されている。しかしこのような内蔵（Ｅｍｂｅｄｄｉｎｇ）技術は費用増加の問題をもたらすことになり、このような費用増加は小型化及び電気的特性の向上を介して解決されるべきである。すなわち、内蔵（Ｅｍｂｅｄｄｉｎｇ）基板の商用化を活性化するためにはよりチープな内蔵（Ｅｍｂｅｄｄｉｎｇ）技術が必要である。
現在までの内蔵技術は大部分、チップフィニッシュメタル（ＩＣ ｆｉｎｉＳｈ ｍｅｔａｌ）であって、一般的に用いられる薄い（１μｍ程の厚み）アルミニウムパッド（Ａｌ ｐａｄ）上に内蔵の後、レーザ加工の難しい側面、及びレーザ加工での回路形成公差の問題のため、チップの全面にエリアアレイタイプ（Ａｒｅａ ａｒｒａｙ ｔｙｐｅ）で分布された金や銅のバンプが形成されているウェーハレベルパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）の状態で適用されて来た。ところが、このようなエリアアレイタイプ（Ａrｅａ ａｒｒａｙ ｔｙｐｅ）への再配線だけでなく、金属バンプ（Ｍｅｔａｌｂｕｍｐ）を形成するのに必要となる経費のために全体的なパッケージの価格が上昇することになる。
図１は、従来技術による素子内蔵型印刷回路基板の断面図であって、電極バンプ２７の形成されたチップ２２がコア基板２３の内部に内蔵された状態を示す。
図面のように、従来に素子を内蔵するためには、素子のパッドに電極バンプ２７を形成する段階を経たし、これは通常的に外注業社により行われた。したがって、このようなバンピング（Ｂｕｍｐｉｎｇ）工程に応じて追加的な費用及び時間が必要となった。
本発明は、電極パッドにバンピングの工程を省略してもベアチップをその自体で内蔵することができる印刷回路基板及びその製造方法を提供する。
本発明の一実施形態によれば、（Ａ）基板の内部にベアチップを電極パッドが露出されるように内蔵する段階と、（Ｂ）電極パッド表面に電極バンプを形成する段階を含むベアチップ内蔵型印刷回路基板の製造方法が提供される。
（Ｂ）段階は回路パターンを形成する段階を含むことができる。回路パターンを電極バンプと同時に形成することで、製造段階を減らすことができる。また、回路パターンと上記電極バンプは電気的に繋がれることもできる。
本発明の別の実施形態によれば、（ａ）貫通ホールが形成された絶縁基板の一面にテープを附着し、貫通ホールの内部のテープにベアチップを電極パッドの方向で附着する段階と、（ｂ）貫通ホールの内部に充填材を充填して、テープを除去する段階と、（ｃ）テープが除去された面の絶縁基板及び充填材表面に金属層を形成する段階と、及び（ｄ）金属層の一部を除去して電極バンプを形成する段階と、を含むベアチップ内蔵型印刷回路基板の製造方法が提供される。
（ｂ）段階と（ｃ）段階の間に、上記絶縁基板及び上記充填材の一面をクリーニングする段階をさらに含むことが好ましい。これはベアチップの周辺の充填材及び絶縁基板を平坦化させて金属層が容易くメッキされるようにして内蔵基板の信頼性を向上させるためである。
（ｃ）段階は、（ｃ１）絶縁基板の一面に拡散防止層を積層する段階と、（ｃ２）拡散防止層の上面に厚膜を積層する段階を含むことが好ましい。一般的にアルミニウム材質の電極パッドの上面に銅層をメッキする場合、境界面から拡散（ｄｉｆｆｕｓｉｏｎ）が起きることになる。したがって、これを防止するためにチタン、白金などの拡散防止層を形成することが好ましい。このような拡散防止層はさらに薄ら電極パッドと厚い電極バンプ間の接着を向上させる機能をすると知られている。
一方、（ｄ）段階は、回路パターンを同時に形成する段階を含むことが好ましい。すなわち、金属層を除去する時、電極バンプだけでなく回路パターンも同時に形成することで一つの工程を介して二つの成果を得ることができる。
本発明の別の実施形態によれば、貫通ホールが形成された絶縁基板と、貫通ホールの内部を充填する充填材と、一面に形成された電極パッドが充填材の表面に露出されるように充填材に内蔵されたベアチップと、電極パッドの表面に附着された電極バンプと、を含むベアチップ内蔵型印刷回路基板が提供される。
金属層は、電極パッドの表面に位置する拡散防止層と拡散防止層の上面に位置する厚膜を含むことが好ましく、拡散防止層はチタンを含むことが好ましい。
このような印刷回路基板の構造は、電極バンプが印刷回路基板の表面に露出されていて、以後の積層工程時容易くビアホールと連結が可能となるようにする。
本発明は、既存のベアチップの状態で進行された再配線の工程を、印刷回路基板の一般製造工程の過程で進行することを可能とさせて工程の単純化及び低費用のベアチップ内蔵型印刷回路基板の量産体制を構築することができる。
以下、本発明によるベアチップ内蔵型印刷回路基板及びその製造方法（Ｂａｒｅ ｃｈｉｐ ｅｍｂｅｄｄｅｄｅ ＰＣＢ ａnｄ ｍｅｔｈｏｄ ｏｆ ｔｈｅ ｓａｍｅ）の実施例を添付図面を参照して詳しく説明する。添付図面を参照して説明することにおいて、図面符号にかかわらず同一であるか、または対応する構成要素は同一な参照番号を付与してこれに対する重複される説明は略する。
図２ａは、本発明の好ましい第１実施例によるベアチップ内蔵型印刷回路基板の製造方法の順序図であり、図２ｂは、本発明の好ましい第１実施例によるベアチップ内蔵型印刷回路基板の製造工程図である。図２ｂを参照すると、基板２１、電極パッド２４、ベアチップ２３、充填材２５、回路パターン２８、電極バンプ２９が示されている。
図２ａのＳ１１は、基板の内部にベアチップを電極パッドが露出されるように内蔵する段階である。このようなベアチップ２３は、図２ｂの（ａ）のように充填材２５を用いて挿入することができるが、ドリルを用いて溝を掘った後接着剤を用いて挿入することもできる。重要なことは基板２１の表面にベアチップ２３の電極パッド２４が露出されるようにすることである。
図２ａのＳ１２は、電極パッドの表面に電極バンプを形成する段階である。電極バンプ２９はメッキで形成されることが一般的であるが、スパッタや、その他のスクリーンプリントにより形成されることもできる。このような電極バンプ２９を形成する前に拡散防止層を電極パッドの表面に形成することもできる。
一方、回路パターン２８を電極バンプ２９と同時に、または段階を異にして形成することができるし、回路パターン２８は直接に電極バンプ２９と繋がることもできる。
図３ａは、本発明の好ましい第２実施例によるベアチップ内蔵型印刷回路基板の製造方法の順序図であり、図３ｂは本発明の好ましい第２実施例によるベアチップ内蔵型印刷回路基板の製造工程を示す概念図であり、図４は本発明の好ましい第３実施例によるベアチップの平面図である。図３ｂと図４を参照すると、絶縁基板３１、テープ３２、ベアチップ３３、電極パッド３４、充填材３５、金属層３６、拡散防止層３６ａ、厚膜３６ｂ、貫通ホール３８、電極バンプ３９、印刷回路基板１００が示されている。
図３ａのＳ２１段階は、図３ｂの（ａ）に該当することであって、貫通ホール３８が形成された絶縁基板３１の一面にテープ３２を附着し、貫通ホール３８の内部のテープ３２にベアチップ３３を電極パッド３４の方向で附着する段階である。
絶縁基板３１は一般的にプリプレグ（Ｐｒｅｐｒｅｇ）を用いることが好ましい。プリプレグは、レジンとガラス繊維を混合したものであり、印刷回路基板の絶縁材料として一般的に用いられる。しかし、絶縁の目的を果たすことができれば絶縁基板３１として別の材料を用いても関係ない。
このような絶縁基板３１を用意して、ベアチップ３３が挿入される貫通ホール３８を穿孔する。穿孔の方法としては機械的ドリルが好ましい。貫通ホール３８は、ベアチップ３３が挿入される空間よりすこし大きく形成することが好ましいが、過度に大きく形成する必要はない。過度な大きさの貫通ホール３８は、ベアチップ３３が挿入された後に空いている空間を充填するのに充填材３５を多く必要とするし、絶縁基板３１の強度を落とすおそれがある。
以後、絶縁基板３１にテープ３２を附着する。テープ３２は少なくとも一面に接着性があることが好ましい。これは、絶縁基板３１と容易く接着して貫通ホール３８の内部にベアチップ３３を固定するためである。
テープ３２が絶縁基板３１の一面に附着されると、開放された貫通ホール３８の他面にベアチップ３３を挿入してテープ３２に付着して固定する。この時、ベアチップ３３の電極パッド３４をテープ３２方向にすることが重要である。これは、後の金属層３６を電極パッド３４の上面に形成するためである。
ベアチップ３３はウェーハから切り出したチップであってパッケージング直前の状態のものである。図４に示すように、ベアチップ３３の一面には外部電極と繋がる電極パッド３４が多数形成されている。
図３ａのＳ２２段階は、図３ｂの（ｂ）、（ｃ）に該当することであって、貫通ホール３８の内部に充填材３５を充填して、テープ３２を除去する段階である。
Ｓ２１段階からベアチップ３３がテープ３２面に付着固定されれば、以後に充填材３５を貫通ホール３８の内部に充填する。充填材３５としてはエポキシを一般的に用いるが、絶縁性及び接着性の性質を有する材料であれば、特別に制限はない。
以後、充填材３５が硬化されると、テープ３２を除去する。テープ３２の除去された面は、図３ｂの（c）のようにベアチップ３３の電極パッド３４が外部に露出することになる。
図３ａのＳ２３段階は、金属層３６を形成する段階であって、図３ｂの（ｄ）、（ｅ）に該当する。金属層３６は電極バンプ３９を形成する程に厚くメッキしなくてはならない。
したがって、無電解メッキやスパッタ（Ｓｐｕｔｔｅｒ）を用いて、シード層（Ｓｅｅｄ lａyｅr）になる拡散防止層３６ａを形成する。拡散防止層３６ａはシード層の役目だけではなく拡散防止層３６ａの上面にメッキされる厚膜３６ｂと電極パッド３４の間に発生する拡散を防止する役目もする。
一般的に電極パッド３４としては、アルミニウムが用いられ、厚膜３６ｂとしては銅が用いられる。アルミニウムと銅は金属の属性上、直接接触する場合は境界面で拡散（ｄｉｆｆｕｓｉｏｎ）が起きて応力に容易くこわれる性質がある。
したがって、上記のような拡散防止層３６ａは必須である。このような拡散防止層３６ａとしてチタンが一般的に用いられる。しかし、同一な目的を果たすことができる金属であれば、別の材料を用いても良い。
チタンで拡散防止層３６ａを形成する場合、液状での析出が難しいためスパッタなどのドライプロセス（Ｄｒｙ ｐｒｏｃｅｓｓ）を用いて形成することが一般的である。
このような拡散防止層３６ａが形成されると、電解メッキを活用して相対的に短時間に厚膜（５μｍ）を形成する。
図３ｂの（ｆ）は、図３ａのＳ２４段階に該当することで、拡散防止層３６ａと厚膜３６ｂを含む金属層３６を写真蝕刻（Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）工程でエッチング加工して絶縁基板３１及び充填材３５にベアチップ３３が内蔵された状態で電極バンプ３９を形成することになる。これにより、印刷回路基板１００が完成される。一方、エッチング時、回路パターンを同時に形成することができる。
以上の図３ｂの製造工程は、サブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）工法によるか、またはセミアディティブ（Ｓｅｍｉ−ａｄｄｉｔｉｖｅ）工法を用いて同一目的を果たすことができるが、以下ではセミアディティブ工法を用いた方法を詳しく説明する。
図５は、本発明の好ましい第４実施例によるベアチップ内蔵型印刷回路基板の製造方法の概念図である。図５を参照すると、絶縁基板３１、ベアチップ３３、電極パッド３４、充填材３５、拡散防止層３６ａ、厚膜３６ｂ、金属層３６、電極バンプ３９、ドライフィルム４１、パターン４４、回路パターン４９、印刷回路基板１００が示されている。
本実施例は、図３ｂの（ｄ）段階までは、図３ｂの実施例と同一であるので略する。以後の工程を説明すれば下記の通りである。
図５の（ｇ）段階は、拡散防止層３６ａの上面に感光性のドライフィルム４１を附着し、露光及び現像工程を経た後、パターン４４を形成した形態を示している。この時、本実施例では回路パターン４９と電極バンプ３９が形成される部分を同時に現像する。
現像された部分には拡散防止層３６ａが露出される。拡散防止層３６ａは金属層であるので以後の図５の（ｈ）段階で電解メッキにより厚膜３６ｂを形成する。
以後、図５の（ｉ）にようにドライフィルム４１を除去した後、図５の（ｊ）のようにエッチングをして拡散防止層３６ａを除去すると電極パッド３４表面には電極バンプ３９が形成され、絶縁基板３１の上面には回路パターン４９が形成される。
以上のサブトラクティブ工法とセミエディティブ工法は、皆回路パターンを形成するための一般的な方法である。ベアチップの電極バンプはこのような工程を進行する途中に自然に形成されるようになり別途の電極バンプを形成するための工程が必要ではない。
図３ｂの（ｆ）と図５の（ｊ）の印刷回路基板１００は、ＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ）やプリプレグ（Ｐｒｅｐｒｅｇ）を用いて積層工程を続いて進行することができる。また、積層後レーザドリルや機械的ドリルを用いてビアルを形成し、ビアの内部をメッキして電極バンプと回路パターンを連結する配線工程が完了されると、ベアチップの内蔵された印刷回路基板が完成される。
図６は、本発明の好ましい第５実施例によるベアチップの内蔵された印刷回路基板の断面図である。図６を参照すると、絶縁基板３１、ベアチップ３３、電極パッド３４、充填材３５、金属層３６、拡散防止層３６ａ、厚膜３６ｂ、貫通ホール３８、電極バンプ３９、印刷回路基板１００が示されている。
絶縁基板３１の内部の貫通ホール３８は、充填材で充填されている。絶縁基板３１はプリプレグ（Ｐｒｅｐｒｅｇ）を一般的に用いる。貫通ホール３８は、機械的な方法で形成することが好ましい。貫通ホール３８の内部は充填材３５が充填されているが、充填材３５としてはエポキシを用いることができる。充填材３５は絶縁性及び接着性を同時に有することが好ましい。
一方、充填材３５の内部にはベアチップ３３が内蔵されている。ベアチップ３３は、電極パッド３４の形成された面が充填材３５の表面に露出されることが好ましい。電極パッドの上面には電極バンプ３９が形成されている。結果的に電極バンプ３９は印刷回路基板１００の表面に突き出された形状となる。このような形状は以後の積層工程時、積層される絶縁基板の内部に電極ポンプ３９が突き出されるのでレーザドリルなどの加工で比較的容易くビアホールを形成することができる。
電極バンプ３９は、金属層で２個以上の層が結合されることが好ましいが、電極パッド３４と接触する拡散防止層３６ａと拡散防止層３６ａの上面に位置する厚膜３６ｂを含むことができる。特に、拡散防止層３６ａとしてチタンなどの材質を用いることが好ましい。チタンは電極パッド３４の一般的な材質であるアルミニウムと、厚膜３６ｂの一般的な材質である銅の間に位置して、拡散（Ｄｉｆｆｕｓｉｏｎ）が起きることを防止する。銅とアルミニウムの間に拡散が起きる場合、接触面が壊れる可能性がある。
厚膜３６ｂは一般的に電解メッキで形成されるが、電解メッキは比較的に短時間に厚い層を形成することができるという長所がある。このような厚膜３６ｂは、一般的に銅層から構成される。しかし、同一な効果を有する金属であれば異なる金属を用いることもできる。
本発明の技術思想が上述した実施例により具体的に記述されたが、上述した実施例はその説明のためのことであって、その制限のためではないし、本発明の技術分野の通常の専門家であれば本発明の技術思想の範囲内で多様な実施例が可能であることを理解することができるであろう。
従来技術による素子内蔵型印刷回路基板の断面図である。 本発明の好ましい第１実施例によるベアチップ内蔵型印刷回路基板の製造方法の順序図である。 本発明の好ましい第１実施例によるベアチップ内蔵型印刷回路基板の製造工程図である。 本発明の好ましい第２実施例によるベアチップ内蔵型印刷回路基板の製造方法の順序図である。 本発明の好ましい第２実施例によるベアチップ内蔵型印刷回路基板の製造工程を示す概念図である。 本発明の好ましい第３実施例によるベアチップの底面図である。 本発明の好ましい第４実施例によるベアチップ内蔵型印刷回路基板の製造方法の概念図である。 本発明の好ましい第５実施例によるベアチップ内蔵型印刷回路基板の断面図である。
符号の説明
３１ 絶縁基板
３２ テープ
３３ ベアチップ
３４ 電極パッド
３５ 充填材
３６ 金属層
３６ａ 拡散防止層
３６ｂ 厚膜
３８ 貫通ホール
３９ 電極バンプ
１００ 印刷回路基板

Claims (10)

  1. （Ａ）基板の内部にベアチップを電極パッドが露出されるように内蔵する段階と、
    （Ｂ）前記電極パッドの表面に電極バンプを形成する段階を含むベアチップ内蔵型印刷回路基板の製造方法。
  2. 前記（Ｂ）段階は、回路パターンを形成する段階を含む請求項１に記載のベアチップ内蔵型印刷回路基板の製造方法。
  3. 前記回路パターンと前記電極バンプは電気的に繋がる請求項２に記載のベアチップ内蔵型印刷回路基板の製造方法。
  4. （ａ）貫通ホールが形成された絶縁基板の一面にテープを附着し、前記貫通ホールの内部のテープにベアチップを電極パッド方向で附着する段階と、
    （ｂ）前記貫通ホールの内部に充填材を充填し、前記テープを除去する段階と、
    （ｃ）前記テープが除去された面の前記絶縁基板及び前記充填材の表面に金属層を積層する段階と、及び
    （ｄ）前記金属層の一部を除去して電極バンプを形成する段階と、
    を含むベアチップ内蔵型印刷回路基板の製造方法。
  5. 前記（ｂ）段階と前記（ｃ）段階の間に、
    前記絶縁基板及び前記充填材の一面をクリーニングする段階をさらに含む請求項４に記載のベアチップ内蔵型印刷回路基板の製造方法。
  6. 前記（ｃ）段階は、
    （ｃ１）絶縁基板の一面に拡散防止層を積層する段階と、
    （ｃ２）前記拡散防止層の上面に厚膜を積層する段階を含む請求項４に記載のベアチップ内蔵型印刷回路基板の製造方法。
  7. 前記（ｄ）段階は、前記金属層の一部を除去して前記絶縁基板の一面に回路パターンを同時に形成する段階を含む請求項４に記載のベアチップ内蔵型印刷回路基板の製造方法。
  8. 貫通ホールが形成された絶縁基板と、
    前記貫通ホールの内部を充填する充填材と、
    一面に形成された電極パッドが前記充填材の表面に露出されるように前記充填材に内蔵されたベアチップと、
    前記電極パッドの表面に附着された電極バンプと、
    を含むベアチップ内蔵型印刷回路基板。
  9. 前記電極バンプは、前記電極パッドの表面に位置する拡散防止層と前記拡散防止層の表面に積層される厚膜を含む請求項８に記載のベアチップ内蔵型印刷回路基板。
  10. 前記拡散防止層はチタンを含む請求項８に記載のベアチップ内蔵型印刷回路基板。
JP2007029627A 2006-02-09 2007-02-08 ベアチップ内蔵型印刷回路基板及びその製造方法 Pending JP2007214572A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060012512A KR100736635B1 (ko) 2006-02-09 2006-02-09 베어칩 내장형 인쇄회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2007214572A true JP2007214572A (ja) 2007-08-23

Family

ID=37832239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007029627A Pending JP2007214572A (ja) 2006-02-09 2007-02-08 ベアチップ内蔵型印刷回路基板及びその製造方法

Country Status (6)

Country Link
US (2) US8184448B2 (ja)
JP (1) JP2007214572A (ja)
KR (1) KR100736635B1 (ja)
CN (1) CN100576977C (ja)
DE (1) DE102007005920A1 (ja)
FI (1) FI20075088L (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016002803A1 (ja) * 2014-07-04 2016-01-07 三菱マテリアル株式会社 パワーモジュール用基板ユニット及びパワーモジュール
JP2018056314A (ja) * 2016-09-28 2018-04-05 京セラ株式会社 印刷配線板の製造方法および印刷配線板

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100576976C (zh) * 2007-11-21 2009-12-30 健鼎（无锡）电子有限公司 直接埋入被动组件的电路板制造方法
KR101019642B1 (ko) * 2009-04-27 2011-03-07 삼성전기주식회사 인쇄회로기판 제조 방법
US8390083B2 (en) * 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
WO2012051340A1 (en) 2010-10-12 2012-04-19 Analog Devices, Inc. Microphone package with embedded asic
CN102693968B (zh) 2012-05-25 2014-12-03 华为技术有限公司 芯片堆叠封装结构
KR101420514B1 (ko) * 2012-10-23 2014-07-17 삼성전기주식회사 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법
US9202162B2 (en) 2012-11-09 2015-12-01 Maxim Integrated Products, Inc. Embedded radio frequency identification (RFID) package
CN104576883B (zh) 2013-10-29 2018-11-16 普因特工程有限公司 芯片安装用阵列基板及其制造方法
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
CN105050338B (zh) * 2015-07-07 2017-12-26 深圳市迅捷兴科技股份有限公司 内层带有镶嵌物的电路板压合结构及其制造方法
CN107124822A (zh) * 2017-05-30 2017-09-01 邹时月 一种裸芯片嵌入式电路板的制造方法
CN107046771A (zh) * 2017-05-30 2017-08-15 邹时月 一种埋入式电路板的制造方法
CN211045436U (zh) * 2019-07-07 2020-07-17 深南电路股份有限公司 线路板
CN113766731A (zh) * 2020-06-02 2021-12-07 苏州旭创科技有限公司 一种电路板组件的组装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124248A (ja) * 1998-10-16 2000-04-28 Fujitsu Ltd 半導体装置の製造方法
JP2001345559A (ja) * 2000-02-09 2001-12-14 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2004055967A (ja) * 2002-07-23 2004-02-19 Matsushita Electric Ind Co Ltd 電子部品内蔵基板の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293637A (en) 1977-05-31 1981-10-06 Matsushita Electric Industrial Co., Ltd. Method of making metal electrode of semiconductor device
US4635356A (en) 1984-12-28 1987-01-13 Kabushiki Kaisha Toshiba Method of manufacturing a circuit module
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US5563449A (en) * 1995-01-19 1996-10-08 Cornell Research Foundation, Inc. Interconnect structures using group VIII metals
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
US6162652A (en) * 1997-12-31 2000-12-19 Intel Corporation Process for sort testing C4 bumped wafers
KR101084526B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
JP3813402B2 (ja) 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
KR20080031522A (ko) 2000-02-25 2008-04-08 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
JP3895156B2 (ja) 2000-12-28 2007-03-22 日本特殊陶業株式会社 配線基板
US6770965B2 (en) 2000-12-28 2004-08-03 Ngk Spark Plug Co., Ltd. Wiring substrate using embedding resin
US6894399B2 (en) * 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US7071024B2 (en) * 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US7183658B2 (en) * 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
JP3934906B2 (ja) 2001-10-19 2007-06-20 京セラ株式会社 回路基板
TW546800B (en) * 2002-06-27 2003-08-11 Via Tech Inc Integrated moduled board embedded with IC chip and passive device and its manufacturing method
JP2004007006A (ja) 2003-09-16 2004-01-08 Kyocera Corp 多層配線基板
FI117814B (fi) 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
TWI260056B (en) * 2005-02-01 2006-08-11 Phoenix Prec Technology Corp Module structure having an embedded chip
TWI275149B (en) * 2005-05-09 2007-03-01 Phoenix Prec Technology Corp Surface roughing method for embedded semiconductor chip structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124248A (ja) * 1998-10-16 2000-04-28 Fujitsu Ltd 半導体装置の製造方法
JP2001345559A (ja) * 2000-02-09 2001-12-14 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2004055967A (ja) * 2002-07-23 2004-02-19 Matsushita Electric Ind Co Ltd 電子部品内蔵基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016002803A1 (ja) * 2014-07-04 2016-01-07 三菱マテリアル株式会社 パワーモジュール用基板ユニット及びパワーモジュール
JP2016027645A (ja) * 2014-07-04 2016-02-18 三菱マテリアル株式会社 放熱板付パワーモジュール用基板及びパワーモジュール
US9837363B2 (en) 2014-07-04 2017-12-05 Mitsubishi Materials Corporation Power-module substrate unit and power module
JP2018056314A (ja) * 2016-09-28 2018-04-05 京セラ株式会社 印刷配線板の製造方法および印刷配線板

Also Published As

Publication number Publication date
CN100576977C (zh) 2009-12-30
US8929091B2 (en) 2015-01-06
FI20075088L (fi) 2007-08-10
US20110277320A1 (en) 2011-11-17
US8184448B2 (en) 2012-05-22
DE102007005920A1 (de) 2007-09-06
FI20075088A0 (fi) 2007-02-07
US20070181988A1 (en) 2007-08-09
CN101018456A (zh) 2007-08-15
KR100736635B1 (ko) 2007-07-06

Similar Documents

Publication Publication Date Title
KR100736635B1 (ko) 베어칩 내장형 인쇄회로기판 및 그 제조 방법
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
JP5101169B2 (ja) 配線基板とその製造方法
JP4361826B2 (ja) 半導体装置
US9226382B2 (en) Printed wiring board
CN1882224B (zh) 配线基板及其制造方法
KR100997199B1 (ko) 전자소자 내장형 인쇄회로기판 제조방법
US8698303B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2007053327A (ja) 電子部品実装構造及びその製造方法
KR20070059186A (ko) 상호접속 소자를 제조하는 구조와 방법, 및 이 상호접속소자를 포함하는 다층 배선 기판
JP2008218979A (ja) 電子パッケージ及びその製造方法
CN103871998A (zh) 单层无芯基板
JP2009032720A (ja) 半導体装置及びその製造方法
JP6341714B2 (ja) 配線基板及びその製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP4759041B2 (ja) 電子部品内蔵型多層基板
KR100783462B1 (ko) 전자 소자 내장형 인쇄회로기판 및 그 제조방법
KR100923501B1 (ko) 패키지 기판 제조방법
JP4870501B2 (ja) 電子部品内蔵基板の製造方法
JP2019212692A (ja) 配線基板及びその製造方法
JP2004288711A (ja) 電子部品内蔵型多層基板
KR20070030700A (ko) 전자 부품 내장 기판 및 그 제조 방법
US20240030149A1 (en) Wiring substrate, semiconductor device, and method of manufacturing the wiring substrate
JP5511922B2 (ja) 配線基板とその製造方法
JP2010103290A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019