JP3934906B2 - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP3934906B2 JP3934906B2 JP2001322657A JP2001322657A JP3934906B2 JP 3934906 B2 JP3934906 B2 JP 3934906B2 JP 2001322657 A JP2001322657 A JP 2001322657A JP 2001322657 A JP2001322657 A JP 2001322657A JP 3934906 B2 JP3934906 B2 JP 3934906B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- solder resist
- resist layer
- circuit pattern
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子および受動素子を実装するための回路基板に関する。
【0002】
【従来の技術】
従来、半導体素子や受動素子を実装するための回路基板は、セラミック等からなる絶縁基板の上下主面に形成される回路パターンの電気的導通を取るためにビアホール,スルーホール等の貫通導体が設けられる。この貫通導体は、例えば一般に以下の3種類の方法により形成される。
【0003】
(1)セラミック等の絶縁基板を焼結させる前に、セラミックグリーンシート状態で貫通孔を設け、この貫通孔に金属ペーストを注入して同時焼結させる同時焼結法。
【0004】
(2)セラミック等の絶縁基板を焼結後、レーザ法またはブラスト法等によって貫通孔を形成し、その後導電性ペースト等を貫通孔に注入し、熱硬化させる導電性ペースト法。
【0005】
(3)セラミック等の絶縁基板を焼結後、レーザ法またはブラスト法等によって貫通孔を形成し、その後絶縁基板の両主面にスパッタリング法、メッキ法等により導電性の薄膜を成膜することで、貫通孔の内面の薄膜を介して両主面の電気的導通を取るオープンホール法。
【0006】
また、従来、半導体素子をフリップチップ法により実装する回路基板には、上記(1)の同時焼結法または(2)の導電性ペースト注入法により形成された貫通導体が用いられてきた。それは、(3)のオープンホール法にて形成した回路基板の場合、貫通孔の内面の薄膜を介して両主面の導通を取っており、貫通孔内に何も埋め込まれていないため、回路基板を半導体素子収納用パッケージ(以下、半導体パッケージという)等に半田等によって実装した際、下側主面の余分な半田が貫通孔を通って上側主面に這い上がり、上側主面の回路パターンをショートさせるという問題を起こしやすいためである。
【0007】
近年、半導体素子のファインピッチ化、即ち電極間隔や配線間隔の微細化が進み、半導体素子を実装する回路基板に対してもファインピッチ化が求められるようになってきた。
【0008】
【発明が解決しようとする課題】
しかしながら、上記従来の(1)の同時焼結法によって形成した回路基板の場合、セラミックグリーンシートの状態で貫通孔を形成し、金属ペーストを印刷した後焼結させるため、この焼結により絶縁基板が収縮する。従来、この収縮を見込んでセラミックグリーンシートを製品としての絶縁基板よりも大きく形成していたが、焼結による収縮にバラツキが生じるため、電極や配線の設計値からの位置ずれ、電極間隔や配線間隔の設計値からのずれが生じて、ファインピッチ化が困難であるという問題があった。
【0009】
また、従来の(2)の導電性ペースト注入法によって形成した回路基板の場合、ファインピッチ化させるために貫通孔の径を小さくすると、貫通孔のアスペクト比(絶縁基板の厚みに対する貫通孔の径の比)が小さくなり、導電性ペーストが貫通孔に入りにくくなり、導通不良を起こしやすいという問題があった。さらに、貫通孔に導電ペーストが完全に埋まってないと、貫通孔の導体内に空隙が発生し、その空隙がその後の熱工程等で膨張して貫通導体の導体に膨れが発生するという問題があった。
【0010】
従って、本発明は上記事情に鑑みて完成されたものであり、その目的は、ファインピッチ化された半導体素子をフリップチップ法によって実装できる回路基板を提供することにある。
【0011】
【課題を解決するための手段】
本発明の回路基板は、絶縁基板の主面に形成された回路パターンと、該回路パターンの電極パッドに設けられた導体バンプと、前記回路パターン内に設けられ、太さが0.5mm以下の貫通孔の内面に導体層が形成された貫通導体とを具備して成り、前記回路パターンに前記導体バンプを介して半導体素子および受動素子が電気的に接続される回路基板であって、前記半導体素子に接続される前記導体バンプはその周囲にCr,Ti,Taおよびこれらの窒化物のうちの少なくとも一種から成る第一の半田レジスト層が形成され、前記受動素子に接続される前記導体バンプはその周囲に前記第一の半田レジスト層およびその上に積層された樹脂から成る第二の半田レジスト層が形成されており、前記貫通導体は前記絶縁基板を貫通する貫通孔の内面に形成された前記導体層上に前記第一の半田レジスト層および前記第二の半田レジスト層が順次積層されており、さらに前記回路パターンは前記絶縁基板の表面に被着した、Cr,Ti,TaおよびTa2Nのうちの少なくとも一種から成る密着金属層を具備していることを特徴とするものである。
【0012】
本発明は、上記の構成により、貫通導体は貫通孔の内面に導体層が形成されその導体層を介して絶縁基板の上下主面の回路パターンが導通されるスルーホールとなっているため、貫通孔は焼結後の絶縁基板にレーザ法やブラスト法等により形成することができ、その結果、位置精度が良く微小な径の貫通孔を形成することができる。即ち、ファインピッチ化された半導体素子を実装するのに好適な回路基板となる。
【0013】
また、半導体素子と電気的に接続される導体バンプは、その周囲にCr,Ti,Taおよびこれらの窒化物のうちの少なくとも一種から成る第一の半田レジスト層が形成されているため、導体バンプの周囲から半田が流れ出さず、導体バンプを確実に半導体素子に接続することができ、また間隔の狭い隣接する導体バンプ同士が短絡するのを防ぐことができるため、ファインピッチ化された半導体素子をフリップチップ法によって正確に実装することができる。また、第一の半田レジスト層を形成した後に導体バンプを形成することができ、その場合、第一の半田レジスト層によって囲まれる、導体バンプが形成される面積を一定にすることで、半田の表面張力により導体バンプの高さを一定に保つことができる。
【0014】
さらに、受動素子に接続される導体バンプは、その周囲に第一の半田レジスト層とその上に積層された樹脂から成る第二の半田レジスト層が形成されているため、受動素子を強固に接続するための大きな導体バンプの半田が周囲に流れ出さす、回路パターンがショートすることを防ぐことができる。
【0015】
加えて、貫通導体は、その内面の導体層上に第一の半田レジスト層および第二の半田レジスト層が順次積層されているため、回路基板を半導体パッケージ等に収容し半田等によって実装した際、下側主面の余分な半田等が貫通導体を通って上側主面に這い上がることを防ぐことができる。
【0016】
【発明の実施の形態】
本発明の回路基板について以下に詳細に説明する。図1(a)は本発明の回路基板の平面図、図1(b)は(a)のA−A’線における断面図である。同図において、1はセラミックス等からなる絶縁基板、2は絶縁基板1に設けられたスルーホールタイプの貫通導体、3は複数の導電性の薄膜を積層して成る回路パターン、4は回路パターン3の電極パッドに形成された導体バンプ、5は導体バンプ4の周囲に形成されたCr,Ti,Taおよびこれらの窒化物のうちの少なくとも一種から成る第一の半田レジスト層、6は第一の半田レジスト層5の上に積層された樹脂から成る第二の半田レジスト層である。7は半導体素子が実装される領域、8は抵抗素子,コンデンサ素子,インダクタ素子等の受動素子が実装される領域を示す。
【0017】
本発明の回路基板は、絶縁基板1の主面に形成された回路パターン3と、回路パターン3の電極パッドに設けられた導体バンプ4と、回路パターン3内に設けられ、太さが0.5mm以下の貫通孔の内面に導体層が形成された貫通導体2とを具備して成り、回路パターン3に導体バンプ4を介して半導体素子および受動素子が電気的に接続されるものである。そして、半導体素子に接続される導体バンプ4はその周囲にCr,Ti,Taおよびこれらの窒化物のうちの少なくとも一種から成る第一の半田レジスト層5が形成され、受動素子に接続される導体バンプ4はその周囲に第一の半田レジスト層5およびその上に積層された樹脂から成る第二の半田レジスト層6が形成されており、貫通導体2は絶縁基板1を貫通する貫通孔の内面に形成された導体層上に第一の半田レジスト層5および第二の半田レジスト層6が順次積層されており、さらに回路パターン3は絶縁基板1の表面に被着した、Cr,Ti,TaおよびTa2Nのうちの少なくとも一種から成る密着金属層を具備している。
【0018】
本発明の絶縁基板1は、酸化アルミニウム(Al2O3)質焼結体、ムライト(3Al2O3・2SiO2)質焼結体、窒化アルミニウム(AlN)質焼結体、炭化珪素(SiC)質焼結体、ガラスセラミック焼結体等のセラミック焼結体から成る。例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化珪素(SiO2)、酸化マグネシウム(MgO)、酸化カルシウム(CaO)等の原材料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状と成し、これをドクターブレード法等によってセラミックグリーンシートを形成し、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施し、所定の形状と成して約1600℃程度の高温で焼成することによって製作される。
【0019】
絶縁基板1に設けられる貫通導体2を成す貫通孔は、回路基板の回路パターン3の配線や電極のファインピッチ化のためにその太さ(貫通孔の断面形状が円形の場合は直径に相当)は0.5mm以下が必要であり、炭酸ガスレーザやYAGレーザ等を用いたレーザ法や、サンドブラスト法等によって形成される。貫通孔の太さは小さいほどよいが、10μm未満では、貫通孔を形成する際に除去されるべき絶縁基板1の部位が十分に除去できなくなり、貫通孔が未開通の状態になりやすいので、10μm以上とするのがよい。なお、貫通孔の断面形状は円形、楕円形、多角形等の種々の形状とし得る。
【0020】
また、貫通導体2を成す貫通孔の内面に形成される導体層および回路パターン3は、例えば密着金属層、拡散防止層および主導体層を順次積層させた3層構造を有している。
【0021】
密着金属層は、Ti,Cr,Ta,Nb,Ta2N,Ni−Cr合金等のうち少なくとも1種より成るのがよく、蒸着法、スパッタリング法、イオンプレーティング法等の薄膜形成法により被着され、フォトリソグラフィ法により所定のパターンに形成される。密着金属層の厚さは0.01〜0.2μm程度が良く、0.01μm未満では、絶縁基板1の表面に強固に被着することが困難となり、0.2μmを超えると、成膜時の内部応力によって剥離が生じ易くなる。
【0022】
拡散防止層は、Pt,Pd,Rh,Ru,Ni,Ni−Cr合金,Ti−W合金等のうち少なくとも1種より成るのがよく、その厚さは0.05〜1μm程度が好ましい。0.05μm未満では、ピンホール等の欠陥が発生して拡散防止層としての機能を果たし難くなり、1μmを超えると、成膜時の内部応力によって剥離が生じ易くなる。また、回路基板が熱負荷の小さい状態(50℃以下の環境温度)で使用される場合は、拡散防止層を設けなくてもよい。
【0023】
主導体層は、Au,Ag,Cu等のうち少なくとも1種より成るのがよく、その厚さは0.1〜5μm程度がよい。0.1μm未満では、電気抵抗が大きくなる傾向にあり、5μmを超えると、成膜時の内部応力により剥離を生じ易くなる。また、Cuを用いる場合は、表面酸化防止のためにメッキ法によりNi層とAu層を順次形成するのがよい。
【0024】
貫通導体2の導体層および回路パターン3としてAlを用いる場合は、上記のような3層構造ではなく、1層のみで形成することが可能である。Alの厚さは0.1〜5μm程度がよく、0.1μm未満では電気抵抗が大きくなる傾向にあり、5μmを超えると成膜時の内部応力により剥離を生じ易くなる。
【0025】
導体バンプ4は、印刷法、めっき法、またはスーパーソルダー法と呼ばれる有機溶剤中に半田を溶解させた導体ペーストを被着させる方法等で形成される。導体バンプ4としては、Pb−Sn共晶半田が用いられるが、Pbは環境汚染の問題があるため、PbフリーのSn−Ag半田、Sn−Ag−Bi半田等を用いるのが好ましい。
【0026】
導体バンプ4の周囲に形成されるCr,Ti,Taおよびこれらの窒化物のうちの少なくとも一種から成る第一の半田レジスト層5は、フォトリソグラフィ法およびエッチング法によって精度よくパターン形成されるため、その後形成する導体バンプ4形成用の半田が流れ出さず、半田レジスト層5との界面で表面張力が働くため、導体バンプ4の大きさおよび高さを一定にすることができる。第一の半田レジスト層5は、例えば密着金属層と同様の金属からなり、その厚みも密着金属層と同様である。
【0027】
樹脂からなる第二の半田レジスト層6は、ポリイミド系樹脂、BCB(ベンゾシクロブテン)系樹脂、エポキシ系樹脂等からなる。第二の半田レジスト層6の厚みは1〜50μm程度がよく、1μm未満の場合、回路パターン3上に半田が流れ出てショートが発生し易くなり、50μmを超えると、第二の半田レジスト層6を硬化させた際に硬化収縮によって絶縁基板1に反りを発生させてしまい、半導体素子を良好に実装できなくなる。
【0028】
また、第一の半田レジスト層5を用いずに、半導体素子接続用の導体バンプ4および受動素子接続用の導体バンプ4の周囲に第二の半田レジスト層6を形成した場合、第二の半田レジスト層6は、フォトリソグラフィ法によって回路パターン3の電極パッドを除く絶縁基板1の略全面に形成されるが、フォトリソグラフィ法の現像工程で溶解される第二の半田レジスト層6が完全に溶解されず、電極パッド上に残留し、特に半導体素子接続用の微小な導体バンプ4において接続性が劣化することがある。一方、本発明の場合、半導体素子接続用の導体バンプ4の周囲には第一の半田レジスト層5を形成しているため、有機物が電極パッド上部に残留することがないことから接続信頼性の高い回路基板を提供することができる。
【0029】
導体バンプ4をスーパーソルダー法と呼ばれる有機溶剤中に半田を溶解させた導体ペーストを被着させる方法で形成した場合、貫通導体2の内面および絶縁基板1の主面との接続部が第一の半田レジスト層5と第二の半田レジスト層6とによって二重に覆われており、半田濡れ性のよい回路パターン3が露出していないので、誤って半田が付着することがない。即ち、回路パターン3の電極パッド以外に半田が付着すると、フリップチップ法によって半導体素子を実装する際に半導体素子が傾いたりして良好な実装ができなくなるが、本発明ではこのような不具合が発生しない。
【0030】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更を行うことは何等差し支えない。
【0031】
【発明の効果】
本発明の回路基板は、絶縁基板の主面に形成された回路パターンと、回路パターンの電極パッドに設けられた導体バンプと、回路パターン内に設けられ、太さが0.5mm以下の貫通孔の内面に導体層が形成された貫通導体とを具備して成り、回路パターンに導体バンプを介して半導体素子および受動素子が電気的に接続される回路基板であって、半導体素子に接続される導体バンプはその周囲にCr,Ti,Taおよびこれらの窒化物のうちの少なくとも一種から成る第一の半田レジスト層が形成され、受動素子に接続される導体バンプはその周囲に第一の半田レジスト層およびその上に積層された樹脂から成る第二の半田レジスト層が形成されており、貫通導体は絶縁基板を貫通する貫通孔の内面に形成された導体層上に第一の半田レジスト層および第二の半田レジスト層が順次積層されており、さらに回路パターンは絶縁基板の表面に被着した、Cr,Ti,TaおよびTa2Nの少なくとも一種から成る密着金属層を具備していることにより、貫通導体は貫通孔の内面に導体層が形成されその導体層を介して絶縁基板の上下主面の回路パターンが導通されるスルーホールとなっているため、貫通孔は焼結後の絶縁基板にレーザ法やブラスト法等により形成することができ、その結果、位置精度が良く微小な径の貫通孔を形成することができる。即ち、ファインピッチ化された半導体素子を実装するのに好適な回路基板となる。
【0032】
また、半導体素子と電気的に接続される導体バンプは、その周囲にCr,Ti,Taおよびこれらの窒化物のうちの少なくとも一種から成る第一の半田レジスト層が形成されているため、導体バンプの周囲から半田が流れ出さず、導体バンプを確実に半導体素子に接続することができ、また間隔の狭い隣接する導体バンプ同士が短絡するのを防ぐことができるため、ファインピッチ化された半導体素子をフリップチップ法によって正確に実装することができる。また、第一の半田レジスト層を形成した後に導体バンプを形成することができ、その場合、第一の半田レジスト層によって囲まれる、導体バンプが形成される面積を一定にすることで、半田の表面張力により導体バンプの高さを一定に保つことができる。
【0033】
さらに、受動素子に接続される導体バンプは、その周囲に第一の半田レジスト層およびその上に積層された樹脂から成る第二の半田レジスト層が形成されているため、受動素子を強固に接続するための大きな導体バンプの半田が周囲に流れ出さす、回路パターンがショートすることを防ぐことができる。
【0034】
加えて、貫通導体は、その内面の導体層上に第一の半田レジスト層および第二の半田レジスト層が順次積層されているため、回路基板を半導体パッケージ等に収容し半田等によって実装した際、下側主面の余分な半田等が貫通導体を通って上側主面に這い上がることを防ぐことができる。
【図面の簡単な説明】
【図1】(a)は本発明の回路基板の平面図、(b)は(a)のA−A'線における断面図である。
【符号の説明】
1:絶縁基板
2:貫通導体
3:回路パターン
4:導体バンプ
5:第一の半田レジスト層
6:第二の半田レジスト層
Claims (1)
- 絶縁基板の主面に形成された回路パターンと、該回路パターンの電極パッドに設けられた導体バンプと、前記回路パターン内に設けられ、太さが0.5mm以下の貫通孔の内面に導体層が形成された貫通導体とを具備して成り、前記回路パターンに前記導体バンプを介して半導体素子および受動素子が電気的に接続される回路基板であって、前記半導体素子に接続される前記導体バンプはその周囲にCr,Ti,Taおよびこれらの窒化物のうちの少なくとも一種から成る第一の半田レジスト層が形成され、前記受動素子に接続される前記導体バンプはその周囲に前記第一の半田レジスト層およびその上に積層された樹脂から成る第二の半田レジスト層が形成されており、前記貫通導体は前記絶縁基板を貫通する貫通孔の内面に形成された前記導体層上に前記第一の半田レジスト層および前記第二の半田レジスト層が順次積層されており、さらに前記回路パターンは前記絶縁基板の表面に被着した、Cr,Ti,TaおよびTa 2 Nのうちの少なくとも一種から成る密着金属層を具備していることを特徴とする回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001322657A JP3934906B2 (ja) | 2001-10-19 | 2001-10-19 | 回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001322657A JP3934906B2 (ja) | 2001-10-19 | 2001-10-19 | 回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003133712A JP2003133712A (ja) | 2003-05-09 |
JP3934906B2 true JP3934906B2 (ja) | 2007-06-20 |
Family
ID=19139672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001322657A Expired - Lifetime JP3934906B2 (ja) | 2001-10-19 | 2001-10-19 | 回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3934906B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100736635B1 (ko) | 2006-02-09 | 2007-07-06 | 삼성전기주식회사 | 베어칩 내장형 인쇄회로기판 및 그 제조 방법 |
JP2011146569A (ja) * | 2010-01-15 | 2011-07-28 | Mitsubishi Electric Corp | セラミック回路基板 |
JP5404470B2 (ja) * | 2010-02-25 | 2014-01-29 | 京セラ株式会社 | ガラスセラミック配線基板 |
-
2001
- 2001-10-19 JP JP2001322657A patent/JP3934906B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003133712A (ja) | 2003-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4701506B2 (ja) | 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法 | |
US6936774B2 (en) | Wiring substrate produced by transfer material method | |
KR100691725B1 (ko) | 다층 배선기판 및 그 제조 방법 | |
US7598610B2 (en) | Plate structure having chip embedded therein and the manufacturing method of the same | |
JP4921354B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP5000071B2 (ja) | 半導体装置用基板及び半導体装置 | |
KR20050059418A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2004055965A (ja) | 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
TW202124967A (zh) | 探針卡製造方法以及使用其製造之探針卡 | |
TW202119877A (zh) | 多層配線基板及包括其的探針卡 | |
JP4603383B2 (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
JP3934906B2 (ja) | 回路基板 | |
JP5608430B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP4683715B2 (ja) | 配線基板 | |
JP5996971B2 (ja) | 多層配線基板およびそれを用いたプローブカード | |
JP6418918B2 (ja) | プローブカード用回路基板およびそれを備えたプローブカード | |
JPH07240434A (ja) | バンプ電極、およびその製造方法 | |
JP4241202B2 (ja) | めっきポスト型配線基板の製造方法 | |
JP3847260B2 (ja) | Icウエハを用いたフリップチップ型icの製造方法 | |
JP4019005B2 (ja) | Icウエハ及びそれを用いたフリップチップ型icの製造方法 | |
JP2746798B2 (ja) | 配線基板 | |
JP3726694B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2000340744A (ja) | キャパシタおよびその製造方法 | |
JP2019096817A (ja) | 配線基板およびプローブ基板 | |
JPS6346592B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070309 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070316 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3934906 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |