JPH07240434A - バンプ電極、およびその製造方法 - Google Patents

バンプ電極、およびその製造方法

Info

Publication number
JPH07240434A
JPH07240434A JP3225294A JP3225294A JPH07240434A JP H07240434 A JPH07240434 A JP H07240434A JP 3225294 A JP3225294 A JP 3225294A JP 3225294 A JP3225294 A JP 3225294A JP H07240434 A JPH07240434 A JP H07240434A
Authority
JP
Japan
Prior art keywords
wiring pattern
protective film
solder
bump electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3225294A
Other languages
English (en)
Inventor
Sawako Yamai
佐和子 山井
Mitsumasa Muraishi
光優 村石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3225294A priority Critical patent/JPH07240434A/ja
Publication of JPH07240434A publication Critical patent/JPH07240434A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures

Abstract

(57)【要約】 【目的】 ハンダが保護膜内に入り込むことを防止し、
ハンダバンプの高さを維持することで、バンプ電極にお
ける接続の信頼性を確保する。 【構成】 基板1上には、配線パターン11が形成され
る。この配線パターン11上に密着金属12を形成す
る。密着金属12は、中心部に配線パターン11を露出
する、たとえばリング状に形成する。この密着金属12
の中心開口部に、ポストランド13を形成する。このポ
ストランド13の底部が配線パターン11と接続する。
またポストランド13の頭部がバンプ電極となる。ここ
に、ポストランド13の頭部が露出するように保護膜1
7を形成する。密着金属はポストランド13と配線パタ
ーン11との間に形成されており、バンプ電極上のハン
ダが配線パターン11にまで浸透することを防止する。
さらに、これらの上に保護膜17を形成するため、この
保護膜と密着金属とが密着し、ハンダが配線層にまで浸
透することを防止する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、バンプ電極の構造に
関するものである。特に、薄膜多層基板上へのフリップ
チップICの実装に適したバンプ電極の構造に関するも
のである。また、そのようなバンプ電極の製造方法に関
するものである。
【0002】
【従来の技術】電子回路の小型化にともない、各種電子
部品も一層の小型化が要請されている。フリップチップ
実装は、このような小型化の要請に対応するために有効
な手段の一つであり、今後、ますます利用が増大するも
のと考えられている。フリップチップ実装においては、
基板上に設けられたバンプ電極上にハンダバンプを形成
し、このハンダバンプにより基板上の電極とフリップチ
ップICの電極とを接続する方法が、一般にとられてい
る。
【0003】従来のバンプ電極の一例を、図5を用いて
説明する。すなわちバンプ電極2は、基板1に、電極2
をメッキ等により形成して構成される。さらに、電極2
の周囲に保護膜3を形成し、フォトリソ工程により、保
護膜3の所定の部分にビアホール4を形成する。ここ
で、基板1上に形成された保護膜3は、電極2における
ハンダダムの役割を果たす。そして電極2上に、ハンダ
バンプ(図示せず)を配置することになる。
【0004】
【発明が解決しようとする課題】このような構成におい
て、バンプ電極2は電気抵抗やハンダ濡れ性を考慮し、
銅や金等で形成されるのが一般的である。しかしバンプ
電極2の材質に関しては、これ以外にも保護膜3との密
着性を考慮して決定する必要がある。電極2と保護膜3
との密着性が悪いと、電極2上に形成したハンダバンプ
のハンダが保護膜内に入り込んでしまい、ハンダバンプ
の高さが低くなるおそれがある。
【0005】フリップチップ実装においては、ハンダバ
ンプの高さが高い方が接続の信頼性が高まることが知ら
れている。従って電極2と保護膜3との密着性が悪い
と、接続の信頼性が低下することにもなる。よって、電
極の周囲に有効なハンダダムを形成し、ハンダが保護膜
内部に入り込むことを防止し、接続の信頼性を確保する
ことが必要である。
【0006】
【課題を解決するための手段】すなわちこの発明は、基
板上に配線パターンを形成し、この配線パターン上にリ
ング状の密着金属を形成し、密着金属のリング開口部内
に、配線パターンと接続する電極ポストを形成し、電極
ポストの頭部を表面に露出させるように保護膜を形成し
て構成するバンプ電極である。
【0007】
【作用】配線パターン上に密着金属をリング状に形成
し、この密着金属によって形成される中心開口部に、
銅、ニッケル、金から構成されるポストランドを形成す
る。このポストランドの頭部がバンプ電極となる。ポス
トランドを形成したことによって、バンプ電極の表面と
配線パターンとの間に適切な距離を取ることができる。
また密着金属はポストランドと配線パターンとの間に形
成されているため、ハンダが配線層にまで浸透すること
を防止する。さらに、これらの上に保護膜を形成するた
め、この保護膜と密着金属とが密着し、ハンダが配線層
にまで浸透することを防止する。
【0008】
【実施例】まず図1により、この発明のバンプ電極の構
造を説明する。この発明のバンプ電極は、基板1上に形
成される。基板1としては、たとえばアルミナセラミッ
ク(Al2O3 )基板が適当であるが、これ以外にもガ
ラスセラミック(たとえば2MgO・2Al2O3・5S
iO2)、ムライト(3Al2O3・SiO2 )、窒化ア
ルミニウム(AlN)等も考えられる。ただし、これら
は発明の範囲を限定するものではない。この基板1上に
は、配線パターン11が形成されている。この配線パタ
ーン11は、銅メッキにより形成している。配線パター
ン11の厚みは、そのパターンに印加される信号によっ
て異なるが、一般的には2ないし5μm程度である。配
線パターン11は、この他にも金、アルミニウム等によ
っても形成することができる。
【0009】配線パターン11上には、リング状の密着
金属12が形成される。密着金属には、保護膜との密着
性が良いことが要求される。さらに、ハンダ濡れ性が低
いことが要求される。具体的には、保護膜との密着性、
耐腐食性等を考慮するとクロムが適している。すなわち
クロムは表面に酸化膜が形成されるため、ハンダ濡れ性
が低い。また密着金属としてはこの他にもチタンが適し
ていると考えられる。この実施例では、以下密着金属と
してクロムを用いた例を説明する。
【0010】密着金属12によって形成されるリングの
中心開口部分に、ポストランド13が形成される。ポス
トランド13は、この実施例においては3層構造となっ
ており、底部たる第1層が銅14、第2層がニッケル1
5、そして頭部たる第3層が金16により構成されてい
る。なお密着金属12の形状は特に限定されるものでは
ないが、中心部に開口部を形成し、その開口部に配線パ
ターン11を露出させるものである。このような構造で
あって、ポストランド13の周囲を取り囲むものであ
る。
【0011】基板1の上面には、ポリイミドによる保護
膜17が形成される。すなわち保護膜17は、基板1、
配線パターン11、密着金属12、そしてポストランド
13をマスクしている。このように薄膜多層基板が形成
され、その表面にはポストランド13の第3層である金
16が露出している。これがバンプ電極となる。
【0012】次に、この発明によるバンプ電極の製造方
法を、図2ないし図4を用いて説明する。まず図2で
は、基板1上に配線パターン11と密着金属を形成する
までを、次に図3では、配線パターン11上にポストラ
ンド13を形成するまでを、そして図4では保護膜17
を形成し、バンプ電極が形成されるまでを説明する。
【0013】まず図2において、基板1に、スパッタ法
を用いてカレントフィルム21を膜付けする(図2
a)。カレントフィルム21には、銅、アルミニウム等
を用いることが望ましい。このカレントフィルム21
は、後述するメッキ処理の際に電圧印加用の電極として
利用する。
【0014】次に、カレントフィルム21の上に、フォ
トリソ工程によりレジストパターン22を形成する(図
2b)。そしてこのレジストパターン22をメッキマス
クとして、カレントフィルム21の上に電解メッキにて
第1の銅メッキ23を行い(図2c)、その後レジスト
パターン22を除去する。この第1の銅メッキ23が、
図1に示す配線パターン11となる(図2d)。
【0015】次に、カレントフィルム21、および銅メ
ッキ23上に、再度レジストパターン24を形成する
(図2e)。これをメッキマスクとして、銅メッキ23
上に電解メッキにてクロムメッキを行う(図2f)。最
後に、レジストパターン24を除去する(図2g)。こ
れにより銅メッキ23上に、リング状のクロム層25が
パターニングされる。このクロム層25が、図1に示す
密着金属12となる。
【0016】次に図3において、ポストランド13を形
成するまでを説明する。まず、クロム層25の中心開口
部だけを残して、カレントフィルム21、およびクロム
層25上に、レジストパターン31を形成する(図3
a)。次に、配線パターン11上に電解メッキにて第2
の銅メッキ32を行う(図3b)。この第2の銅メッキ
32が、ポストランド13の第1層となる。
【0017】なお、配線パターン11とポストランド1
3の第1層との関係であるが、これらが異種金属である
場合、相互拡散を起こす可能性がある。従って層間に拡
散防止のための金属層を形成する必要がある。一方、こ
れらが同種の金属であれば相互拡散のおそれはなく、配
線パターン11の上に直接ポストランド13を接続する
ことができる。実施例においては、両者共に銅を用い、
拡散防止層を形成することを省いた。
【0018】第2の銅メッキ32に続けて、ハンダの拡
散防止膜としてニッケル33の電解メッキを行う(図3
c)。さらにニッケル32の酸化防止膜として、金34
の電解メッキを行う(図3d)。その後、レジストパタ
ーン31を除去する。さらに、カレントフィルム21を
エッチングする。これによりカレントフィルム21が除
去され、配線パターン11の下部となった部分を除いて
基板1が再度露出する(図3e)。このようにしてポス
トランド13が形成される。
【0019】さらに、図4を参照しながらバンプ電極が
形成されるまでを説明する。まず、ポリイミドの前駆体
をスピンコートによって塗布する。これを約100℃で
加熱し、硬化処理を行ってポリイミド層41を形成する
(図4a)。次にポリイミド層41の上面にレジスト4
2を塗布し(図4b)、フォトリソ工程によってポスト
ランド13上のポリイミドを取り除く(図4c)。最後
にレジスト42を除去し、無酸素雰囲気中で350℃の
ファイナルキュアを行うことにより、バンプ電極を形成
する。(図4d)。
【0020】以下、この発明によるバンプ電極について
説明する。バンプ電極の表面層として用いられる金16
は、ハンダ濡れ性が良く、また電気抵抗が低いため、電
極材料としては優れているが、保護層17を構成するポ
リイミドとの密着性は必ずしも高くない。一方、密着金
属12はポリイミドとの密着性が高いため、密着金属1
2と保護膜17とが剥離することはない。このため、ハ
ンダバンプを形成するハンダがポストランド13の側壁
を伝って保護膜17内部に入り込んだ場合であっても、
密着金属12に達したところで阻止される。このよう
に、ハンダが保護膜17の下に入り込むのを防止するこ
とができる。
【0021】かつ、密着金属はハンダ濡れ性が悪いた
め、仮に保護膜のポリイミドが欠如した場合であって
も、ハンダバンプが潰れることがない。従ってハンダバ
ンプの高さを高いままに維持することができ、これによ
っても接続の信頼性を確保することが可能となる。
【0022】さらに、この実施例では基板のバンプラン
ドをポスト状に形成している。このため、バンプ電極の
表面から配線パターンまでの距離を大きく取ることがで
き、ハンダが配線パターンにまで到達するおそれが減少
する。これが密着金属12の存在と相まって、ハンダは
より一層配線パターンに到達しにくくなる。従って下部
導体、すなわち配線パターン11がハンダに食われるこ
とを防止することができ、これによっても接続の信頼性
を確保することができる。
【0023】
【発明の効果】以上説明したように、この発明によるバ
ンプ電極はハンダが保護膜内に入り込むことを防止する
ことができ、ハンダバンプの高さを維持することができ
る。このため、接続の信頼性を確保することが可能とな
る。
【図面の簡単な説明】
【図1】この発明によるバンプ電極の構造を示す図であ
る。
【図2】この発明によるバンプ電極の製造方法を示す図
である。
【図3】この発明によるバンプ電極の製造方法を示す図
である。
【図4】この発明によるバンプ電極の製造方法を示す図
である。
【図5】従来のバンプ電極の一例を示す図である。
【符号の説明】
1・・・基板 11・・・配線パターン 12・・・密着金属 13・・・ポストランド 17・・・保護膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 配線パターンが形成された基板と、この
    配線パターン上に形成され、前記配線パターンが露出す
    る開口部を有する密着金属と、この密着金属の開口部に
    形成され、その底部において前記配線パターンと接続す
    る電極ポストとを有し、前記基板、前記配線パターンお
    よび前記密着金属を保護膜により被覆し、前記電極ポス
    トの頭部を前記保護膜の表面に露出させることにより構
    成したことを特徴とするバンプ電極。
  2. 【請求項2】 請求項1に記載したバンプ電極の形成方
    法において、(a)基板上に配線パターンを形成する工
    程と、(b)前記配線パターン上に、前記配線パターン
    が露出する開口部を有する密着金属を形成する工程と、
    (c)前記密着金属の開口部内に、前記配線パターンと
    接続する電極ポストを形成する工程と、(d)前記基板
    上に保護膜を形成し、前記電極ポストの頭部を露出させ
    る工程と、を含むことを特徴とする、バンプ電極の製造
    方法。
JP3225294A 1994-03-02 1994-03-02 バンプ電極、およびその製造方法 Pending JPH07240434A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3225294A JPH07240434A (ja) 1994-03-02 1994-03-02 バンプ電極、およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3225294A JPH07240434A (ja) 1994-03-02 1994-03-02 バンプ電極、およびその製造方法

Publications (1)

Publication Number Publication Date
JPH07240434A true JPH07240434A (ja) 1995-09-12

Family

ID=12353832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3225294A Pending JPH07240434A (ja) 1994-03-02 1994-03-02 バンプ電極、およびその製造方法

Country Status (1)

Country Link
JP (1) JPH07240434A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278183B1 (en) 1999-04-16 2001-08-21 Ming-Tung Shen Semiconductor device and method for manufacturing the same
JP2002252461A (ja) * 2001-02-26 2002-09-06 Kyocera Corp 配線基板およびその製造方法
KR100802621B1 (ko) * 2006-07-10 2008-02-14 엘지전자 주식회사 인쇄 회로기판 및 인쇄 회로기판의 비아 형성방법
JP2012505555A (ja) * 2008-12-19 2012-03-01 インテル コーポレイション 集積回路のバンプ応力緩和層
CN102693951A (zh) * 2011-03-23 2012-09-26 索尼公司 半导体器件及其制造方法以及配线板的制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278183B1 (en) 1999-04-16 2001-08-21 Ming-Tung Shen Semiconductor device and method for manufacturing the same
US6420210B2 (en) 1999-04-16 2002-07-16 Computech International Ventures Limited Semiconductor device and method for manufacturing the same
JP2002252461A (ja) * 2001-02-26 2002-09-06 Kyocera Corp 配線基板およびその製造方法
JP4688314B2 (ja) * 2001-02-26 2011-05-25 京セラ株式会社 配線基板の製造方法
KR100802621B1 (ko) * 2006-07-10 2008-02-14 엘지전자 주식회사 인쇄 회로기판 및 인쇄 회로기판의 비아 형성방법
JP2012505555A (ja) * 2008-12-19 2012-03-01 インテル コーポレイション 集積回路のバンプ応力緩和層
CN102693951A (zh) * 2011-03-23 2012-09-26 索尼公司 半导体器件及其制造方法以及配线板的制造方法

Similar Documents

Publication Publication Date Title
US9856135B2 (en) Microelectronic interconnect element with decreased conductor spacing
JPH02272737A (ja) 半導体の突起電極構造及び突起電極形成方法
US6576540B2 (en) Method for fabricating substrate within a Ni/Au structure electroplated on electrical contact pads
JPH0837376A (ja) 多層回路基板の製造方法
JP3003624B2 (ja) 半導体装置
JPH10335337A (ja) 半導体装置及びその製造方法
US7202421B2 (en) Electronic elements, method for manufacturing electronic elements, circuit substrates, method for manufacturing circuit substrates, electronic devices and method for manufacturing electronic devices
EP1003209A1 (en) Process for manufacturing semiconductor device
JPH07240434A (ja) バンプ電極、およびその製造方法
JP3559468B2 (ja) 薄膜配線基板の製造方法
JPH02224336A (ja) 半導体装置の製造方法
JPH0766207A (ja) 表面実装型電子部品及びその製造方法並びに半田付け方法
JP2721580B2 (ja) 半導体装置の製造方法
JP2760360B2 (ja) はんだバンプとその製造方法
JPS63122248A (ja) 半導体装置の製造方法
JPH03101233A (ja) 電極構造及びその製造方法
JPH0974096A (ja) はんだバンプ実装用端子電極形成方法
JPH01238044A (ja) 半導体装置
JPS62188343A (ja) 半導体装置の製造方法
JPH03139841A (ja) はんだバンプ構造
JPS60140737A (ja) 半導体装置の製造方法
JPH0621651A (ja) 多層配線回路板及びその製造方法
EP1357588A1 (en) A substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same
JPH0466384B2 (ja)
JPS61256688A (ja) 回路基板の製造方法