JP2721580B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2721580B2 JP2721580B2 JP2128169A JP12816990A JP2721580B2 JP 2721580 B2 JP2721580 B2 JP 2721580B2 JP 2128169 A JP2128169 A JP 2128169A JP 12816990 A JP12816990 A JP 12816990A JP 2721580 B2 JP2721580 B2 JP 2721580B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- solder
- semiconductor device
- electrode pad
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、例えばフェイスダウンボンディングで使用
される半導体装置の製造方法に関するものである。
される半導体装置の製造方法に関するものである。
（従来の技術） ワイヤレスボンディングのために、半導体装置の電極
パッドにバンプを設け、印刷配線基板等にフェイスダウ
ンボンディングにより一括して接続する方法が広く行わ
れている。以下液晶パネル上にドライバーICを実装する
例について説明する。
パッドにバンプを設け、印刷配線基板等にフェイスダウ
ンボンディングにより一括して接続する方法が広く行わ
れている。以下液晶パネル上にドライバーICを実装する
例について説明する。
第２図（ａ）に示されるように、半導体基板１の表面
に形成された集積回路（IC）の電極パッド（図示されて
いない）上に、適宜のバリアメタルを介して、例えば、
Auのバンプ６を形成する。
に形成された集積回路（IC）の電極パッド（図示されて
いない）上に、適宜のバリアメタルを介して、例えば、
Auのバンプ６を形成する。
次に第２図（ｂ）に示されるように、バンプ６の表面
に導電性ペースト８を付着させる。
に導電性ペースト８を付着させる。
次に第２図（ｃ）に示されるように、このバンプ６を
液晶パネル10の表面のパネル側電極９と接続させる。
液晶パネル10の表面のパネル側電極９と接続させる。
前述の方式は比較的低コストで高密度にICを実装で
き、修理も容易である。
き、修理も容易である。
バンプの構造としては、第２図（ａ）〜（ｃ）に示さ
れるAu一層のもの、または第３図に示されるCuによる核
となるバンプ６−１の表面にAuの膜７を施した二層構造
のものが一般的である。Auを使用するのは、接続部の低
抵抗化を図るためのものであって、第３図のように、そ
の表面以外にCuを使用するのは、材料コストの低減を図
るためである。
れるAu一層のもの、または第３図に示されるCuによる核
となるバンプ６−１の表面にAuの膜７を施した二層構造
のものが一般的である。Auを使用するのは、接続部の低
抵抗化を図るためのものであって、第３図のように、そ
の表面以外にCuを使用するのは、材料コストの低減を図
るためである。
（発明が解決しようとする課題） しかしながら、前述のようなバンプ６又は核となるバ
ンプ６−１を用い導電性ペースト８によってボンディン
グした構造では、バンプ自体の材料であるAuやCuが、固
いため、バンプの根元に大きな応力が加わると、半導体
基板１の側で第４図に示されるようなクラック12が発生
し易く、信頼性の低下を来す虞れがあった。
ンプ６−１を用い導電性ペースト８によってボンディン
グした構造では、バンプ自体の材料であるAuやCuが、固
いため、バンプの根元に大きな応力が加わると、半導体
基板１の側で第４図に示されるようなクラック12が発生
し易く、信頼性の低下を来す虞れがあった。
（課題を解決するための手段） 本発明の半導体装置の製造方法は、電極パッドを有す
る基板上に導体層を形成する工程と、前記導体層上に、
前記電極パッドに対応する部分を開口するようにフォト
レジストを形成する工程と、前記電極パッド上の前記導
体層上に半田を堆積する工程と、前記フォトレジストを
剥離する工程と、前記半田の形成部位以外の前記導体層
を除去する工程と、ウェットバック処理により、前記半
田をほぼ球形にする工程と、該ほぼ球形の半田の表面に
Auの被膜を施す工程と、をこの順に実行するものであ
る。
る基板上に導体層を形成する工程と、前記導体層上に、
前記電極パッドに対応する部分を開口するようにフォト
レジストを形成する工程と、前記電極パッド上の前記導
体層上に半田を堆積する工程と、前記フォトレジストを
剥離する工程と、前記半田の形成部位以外の前記導体層
を除去する工程と、ウェットバック処理により、前記半
田をほぼ球形にする工程と、該ほぼ球形の半田の表面に
Auの被膜を施す工程と、をこの順に実行するものであ
る。
（作用） 本発明では、ウェットバック処理した半田表面にAuの
被膜を施すため、 （１）バンプの根元にかかる応力を低減でき、半導体装
置の信頼性を向上し、 （２）接続部の抵抗を下げ、 （３）半田の全面の酸化を防止し バンプ構造を安定に
する、 ことができる。
被膜を施すため、 （１）バンプの根元にかかる応力を低減でき、半導体装
置の信頼性を向上し、 （２）接続部の抵抗を下げ、 （３）半田の全面の酸化を防止し バンプ構造を安定に
する、 ことができる。
（実施例） 本発明によるバンプの製造及びこれを使用したICの実
装方法の一実施例について説明する。
装方法の一実施例について説明する。
第１図（ａ）に示されるように、半導体基板１の表面
に回路素子を形成し、その所要の部分に形成されたAlの
電極パッド２の周辺をシリコン窒化膜の絶縁層３で被覆
する。
に回路素子を形成し、その所要の部分に形成されたAlの
電極パッド２の周辺をシリコン窒化膜の絶縁層３で被覆
する。
次に第１図（ｂ）に示すように、電極パッド２の上部
の開口部を含む全面にバリアメタル層４を形成する。そ
の材料としてはTi,Cu等を使用し、スパッタリングによ
って形成する。
の開口部を含む全面にバリアメタル層４を形成する。そ
の材料としてはTi,Cu等を使用し、スパッタリングによ
って形成する。
次に第１図（ｃ）に示すように、表面にフォトレジス
ト５を塗布し、電極パッド２の表面を開口するようにパ
ターニングする。
ト５を塗布し、電極パッド２の表面を開口するようにパ
ターニングする。
次に第１図（ｄ）に示すように、その開口部及びその
周縁にわたって、電解メッキにより半田を堆積し茸型の
核となるバンプ６−１を形成する。
周縁にわたって、電解メッキにより半田を堆積し茸型の
核となるバンプ６−１を形成する。
次に第１図（ｅ）に示すように、フォトレジスト５を
剥離する。
剥離する。
次に第１図（ｆ）に示すように、バンプ６の基部以外
のバリアメタル層４を、エッチングにより除去する。
のバリアメタル層４を、エッチングにより除去する。
次に第１図（ｇ）に示すように、250℃のグリセリン
浴に浸積してウェットバック処理をすると、半田は温度
により変形し、表面張力により、核となるバンプ６−１
は同図のように球形に近くなる。このような形状にする
と、根元の応力を小さくできる。
浴に浸積してウェットバック処理をすると、半田は温度
により変形し、表面張力により、核となるバンプ６−１
は同図のように球形に近くなる。このような形状にする
と、根元の応力を小さくできる。
次に第１図（ｈ）に示すように、Auの無電解メッキ液
に浸積して核となるバンプ６−１の半田表面にAuの被膜
７を堆積すると、内部が半田で表面にAuの被膜を施した
二層構造のバンプが形成される。
に浸積して核となるバンプ６−１の半田表面にAuの被膜
７を堆積すると、内部が半田で表面にAuの被膜を施した
二層構造のバンプが形成される。
第１図（ｉ）は以上のような構造のバンプに導電性ペ
ースト８を転写し、液晶パネル10のパネル側電極９へボ
ンディングした状態の略断面図である。
ースト８を転写し、液晶パネル10のパネル側電極９へボ
ンディングした状態の略断面図である。
（発明の効果） 本発明は以上のような製造方法であるから、半導体装
置とパネル間の熱膨張率の差その他によってバンプの根
元にかかる応力を低減でき、接続部の抵抗を下げ、半田
層の酸化を防止しバンプ構造を安定にし、半導体装置の
信頼性を向上することができる。
置とパネル間の熱膨張率の差その他によってバンプの根
元にかかる応力を低減でき、接続部の抵抗を下げ、半田
層の酸化を防止しバンプ構造を安定にし、半導体装置の
信頼性を向上することができる。
第１図（ａ）〜（ｈ）は本発明の一実施例の各製造工程
の略断面図、第１図（ｉ）は半導体装置とパネルの接続
状態の略断面図、第２図（ａ）〜（ｃ）は従来の接続の
各工程の略断面図、第３図は従来のバンプの他の例の略
断面図、第４図はクラックの発生を示す略断面図であ
る。 １……半導体基板、２……電極パッド、３……SiN絶縁
層、４……バリアメタル層、６……バンプ、６−１……
核となるバンプ、７……Auの被膜、８……導電性ペース
ト、９……パネル側電極、10……液晶パネル
の略断面図、第１図（ｉ）は半導体装置とパネルの接続
状態の略断面図、第２図（ａ）〜（ｃ）は従来の接続の
各工程の略断面図、第３図は従来のバンプの他の例の略
断面図、第４図はクラックの発生を示す略断面図であ
る。 １……半導体基板、２……電極パッド、３……SiN絶縁
層、４……バリアメタル層、６……バンプ、６−１……
核となるバンプ、７……Auの被膜、８……導電性ペース
ト、９……パネル側電極、10……液晶パネル
Claims (1)
- 【請求項１】電極パッドを有する基板上に導体層を形成
する工程と、 前記導体層上に、前記電極パッドに対応する部分を開口
するようにフォトレジストを形成する工程と、 前記電極パッド上の前記導体層上に半田を堆積する工程
と、 前記フォトレジストを剥離する工程と、 前記半田の形成部位以外の前記導体層を除去する工程
と、 ウェットバック処理により、前記半田をほぼ球形にする
工程と、 該ほぼ球形の半田の表面にAuの被膜を施す工程と、をこ
の順に実行することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2128169A JP2721580B2 (ja) | 1990-05-17 | 1990-05-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2128169A JP2721580B2 (ja) | 1990-05-17 | 1990-05-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0422131A JPH0422131A (ja) | 1992-01-27 |
| JP2721580B2 true JP2721580B2 (ja) | 1998-03-04 |
Family
ID=14978112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2128169A Expired - Fee Related JP2721580B2 (ja) | 1990-05-17 | 1990-05-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2721580B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2516606Y2 (ja) * | 1992-05-07 | 1996-11-06 | 株式会社大真空 | 表面実装型電子部品 |
| US5665639A (en) * | 1994-02-23 | 1997-09-09 | Cypress Semiconductor Corp. | Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal |
| US5989993A (en) * | 1996-02-09 | 1999-11-23 | Elke Zakel | Method for galvanic forming of bonding pads |
| KR100234694B1 (ko) * | 1996-10-29 | 1999-12-15 | 김영환 | 비지에이 패키지의 제조방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51151069A (en) * | 1975-06-20 | 1976-12-25 | Matsushita Electric Ind Co Ltd | Electrode forming method of a semiconductor element |
| JPS54160166A (en) * | 1978-06-09 | 1979-12-18 | Hitachi Ltd | Electrode forming method for semiconductor device |
| JPS55156339A (en) * | 1979-05-25 | 1980-12-05 | Hitachi Ltd | Forming method of bump electrode |
| JPS6329940A (ja) * | 1986-07-23 | 1988-02-08 | Nec Corp | 半導体装置の製造方法 |
| JPH0287526A (ja) * | 1988-09-26 | 1990-03-28 | Hitachi Ltd | 半導体装置の製造方法 |
-
1990
- 1990-05-17 JP JP2128169A patent/JP2721580B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0422131A (ja) | 1992-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2540652B2 (ja) | 半導体装置 | |
| JP3029398B2 (ja) | 半導体のチップと基板間の電気的連結構造 | |
| JP2000091371A (ja) | 半導体装置およびその製造方法 | |
| JPH0432541B2 (ja) | ||
| JP3693056B2 (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
| JP2721580B2 (ja) | 半導体装置の製造方法 | |
| JPH0357617B2 (ja) | ||
| JP2001244289A (ja) | 半導体装置およびその製造方法 | |
| JPH02251145A (ja) | 突起電極形成方法 | |
| JP3813497B2 (ja) | バンプ形成方法および半導体装置の実装構造体 | |
| JP2811741B2 (ja) | 半導体装置の製造方法 | |
| JPH0922883A (ja) | 半導体装置の製造方法 | |
| JP2000299339A (ja) | 半導体装置の製造方法 | |
| JP3800298B2 (ja) | バンプの形成方法及び半導体装置の製造方法 | |
| JPH03218644A (ja) | 回路基板の接続構造 | |
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| JPH07201922A (ja) | 基板上へのハンダバンプの形成方法 | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| JPH118250A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH11163019A (ja) | 半導体装置およびその製造方法 | |
| JPH07240434A (ja) | バンプ電極、およびその製造方法 | |
| JP2762958B2 (ja) | バンプの形成方法 | |
| JP3028413B1 (ja) | 電子回路装置 | |
| JP2777345B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |