JPH0422131A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0422131A JPH0422131A JP2128169A JP12816990A JPH0422131A JP H0422131 A JPH0422131 A JP H0422131A JP 2128169 A JP2128169 A JP 2128169A JP 12816990 A JP12816990 A JP 12816990A JP H0422131 A JPH0422131 A JP H0422131A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- solder
- film
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 abstract description 5
- 230000004888 barrier function Effects 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 238000007772 electroless plating Methods 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- 238000007598 dipping method Methods 0.000 abstract 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract 1
- 239000000463 material Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 235000008429 bread Nutrition 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 235000011187 glycerol Nutrition 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、例えばフェイスダウンボンディングで使用さ
れる半導体装置のバンプの構造に関するものである。
れる半導体装置のバンプの構造に関するものである。
（従来の技術）
ワイヤレスボンディングのために、半導体装置の電極パ
ッドにバンプを設け、印刷配線基板等にフェイスダウン
ボンディングにより一括して接続する方法が広く行われ
ている。以下液晶パネル上にドライバーＩＣを実装する
例について説明する。
ッドにバンプを設け、印刷配線基板等にフェイスダウン
ボンディングにより一括して接続する方法が広く行われ
ている。以下液晶パネル上にドライバーＩＣを実装する
例について説明する。
第２図（ａ）ＶＣ示されるように、半導体基板１の表面
に形成された集積回路（ＩＣ）の電極パッド（図示され
ていない）上に、適宜のバリアメタルを介して、例えば
、Ａｕのバンプ６を形成する。
に形成された集積回路（ＩＣ）の電極パッド（図示され
ていない）上に、適宜のバリアメタルを介して、例えば
、Ａｕのバンプ６を形成する。
？Ｘ、ＶＣ第２図＋ｂ）に示されるよって、バンプ６の
表面に導電性ペースト８を付着させる。
表面に導電性ペースト８を付着させる。
次に第２図（（’ｉて示されるよって、このバング６全
液晶パネル１０の表面のパネル側イ唖９と接続させるっ ｌｉ′ｉＪ述の方式は比較的低コストで高密度にＩＣを
実装でき、修理も容易である。
液晶パネル１０の表面のパネル側イ唖９と接続させるっ ｌｉ′ｉＪ述の方式は比較的低コストで高密度にＩＣを
実装でき、修理も容易である。
バンプの構造としては、第２図（ａ；〜（ｃ） Ｉｃ
示すしるＡｕ−層のもの、または第３図に示されるＣｕ
による核となるパンフロー１の表面でＡｕの膜７を施し
た二層構造のものが一般的であるっＡｕを使用するのは
、接続部の低抵抗化を図るためのものであって、第３図
のように、その表面以外てＣｕを使用するのは、材料コ
ストの低減を図るためである。
示すしるＡｕ−層のもの、または第３図に示されるＣｕ
による核となるパンフロー１の表面でＡｕの膜７を施し
た二層構造のものが一般的であるっＡｕを使用するのは
、接続部の低抵抗化を図るためのものであって、第３図
のように、その表面以外てＣｕを使用するのは、材料コ
ストの低減を図るためである。
（発明が解決しようとするＩＩＩり
しかしながら、前述のようなパンフロ又は核となるバン
プ６−１を用い導電性ペースト８によってボンディング
した構造では、バンブ自体の材料であるＡｕやＣｕが、
固いため、バンブの根元て大きな応力が加わると、半導
体基板＋１７）側で第４図だ示されるようなりラックＩ
２が発生し易く、信頼性の低下を来す虞れがあった。
プ６−１を用い導電性ペースト８によってボンディング
した構造では、バンブ自体の材料であるＡｕやＣｕが、
固いため、バンブの根元て大きな応力が加わると、半導
体基板＋１７）側で第４図だ示されるようなりラックＩ
２が発生し易く、信頼性の低下を来す虞れがあった。
（Ｂ題を解決するための手段）
本発明においてに、バングの構造を内側の大部分を半田
で構成しその表面にＡｕの被膜を施した二層構造（てし
た。
で構成しその表面にＡｕの被膜を施した二層構造（てし
た。
（作用）
半田は比較内軟いので、ボンディング時に生じる応力を
半田で吸収することができるっ（実施例） 本発明によるバンブの製造及びこれを使用したＩＣの実
装方法の一実施例について説明する。
半田で吸収することができるっ（実施例） 本発明によるバンブの製造及びこれを使用したＩＣの実
装方法の一実施例について説明する。
ｈＪｒＪ１図（ａ）Ｋ示されるように、半導体基板ｌの
表面に回路素子を形成し、その所要の部分に形成された
Ａｔの電極パッド２０周辺をシリコン窒化膜の絶縁層３
で微温するっ 次に第１図ｆｂ）に示すように、！唖バッド２の上部の
開口部を含む全面にバリアメタル層４を形成する。その
材料としてにＩ”ｉ 、 Ｃｕ等を使用し、スパッタリ
ングによって形成する。
表面に回路素子を形成し、その所要の部分に形成された
Ａｔの電極パッド２０周辺をシリコン窒化膜の絶縁層３
で微温するっ 次に第１図ｆｂ）に示すように、！唖バッド２の上部の
開口部を含む全面にバリアメタル層４を形成する。その
材料としてにＩ”ｉ 、 Ｃｕ等を使用し、スパッタリ
ングによって形成する。
次に第１図（ｃ）に示すよって、表面：でフォトレジス
ト５を塗布し、電極パッド２の表面を開口するようにパ
ターニングする。
ト５を塗布し、電極パッド２の表面を開口するようにパ
ターニングする。
次に第１図ｆｄ）に示すように、この開口部及びその周
縁にわたって、電解メツキにより半田を堆積し耳型の核
となるバンブ６−１を形成する３次に第１図（ｅ）に示
すように、フォトレジスト５を剥離する。
縁にわたって、電解メツキにより半田を堆積し耳型の核
となるバンブ６−１を形成する３次に第１図（ｅ）に示
すように、フォトレジスト５を剥離する。
次に第１図（ｆ）に示すように、バンブ６の基部以外の
バリアメタル層４を、エツチングでより除去する。
バリアメタル層４を、エツチングでより除去する。
次に第１図（ｇ）に示すように、２５０℃のグリセリン
浴に浸積してウェットパック処理をすると、半田は温度
により変形し、表面張力により、核となるバンブ６−１
は同図のように球形に近くなる。
浴に浸積してウェットパック処理をすると、半田は温度
により変形し、表面張力により、核となるバンブ６−１
は同図のように球形に近くなる。
このような形状にすると、根元の応力を小さくできる。
次に第１図（ｈ）ＶＣ示すよって、Ａｕの無電解メツキ
液に浸積して核となるバンブ６−１の半田表面てＡｕの
被膜７を堆積すると、内部が半田で表面てＡｕの破膜を
施した二層構造のバンブが形成されるっ 第１図ｆｉ）は以上のような構造のバンブに導電性ペー
スト８を転写し、液晶パネル１００パネル側電極９ヘボ
ンデイングした状態の略断面図である。
液に浸積して核となるバンブ６−１の半田表面てＡｕの
被膜７を堆積すると、内部が半田で表面てＡｕの破膜を
施した二層構造のバンブが形成されるっ 第１図ｆｉ）は以上のような構造のバンブに導電性ペー
スト８を転写し、液晶パネル１００パネル側電極９ヘボ
ンデイングした状態の略断面図である。
（発明の効果）
本発明は以上のような構造であるから、半導体装置とパ
ネル間の熱膨張率の差その他によって生じる応力の大部
分は半田層で吸収されるため、信頼性を大福に向上する
ことができる。
ネル間の熱膨張率の差その他によって生じる応力の大部
分は半田層で吸収されるため、信頼性を大福に向上する
ことができる。
第１図（ａ）〜（ｈ）は本発明の一実施例の各製造工程
の略断面図、第１図（１）は半導体装置とパネルの接続
状態の略断面図、第２図（ａ）〜（Ｃ）は従来の接続の
各工程の略断面図、第３図は従来のバンブの他の例の略
断面図、第４図はクラックの発生を示す略断面図である
。 １・半導体基板、 ２ 電極パッド、ＳｉＮ絶縁層、
４・・・バリアメタル層、ンブ、 ６−１・核と
なるバンブ、 被膜、 ８・・、４冒性ペースト、 ９礒、 １
０ 液晶パネル ３ ・・ ６−パ フ Ａｕの パネル仙ｊ′市
の略断面図、第１図（１）は半導体装置とパネルの接続
状態の略断面図、第２図（ａ）〜（Ｃ）は従来の接続の
各工程の略断面図、第３図は従来のバンブの他の例の略
断面図、第４図はクラックの発生を示す略断面図である
。 １・半導体基板、 ２ 電極パッド、ＳｉＮ絶縁層、
４・・・バリアメタル層、ンブ、 ６−１・核と
なるバンブ、 被膜、 ８・・、４冒性ペースト、 ９礒、 １
０ 液晶パネル ３ ・・ ６−パ フ Ａｕの パネル仙ｊ′市
Claims (1)
- １ 半導体基板の電極パッド上に形成された半田層の表
面にＡｕの被膜を施したことを特徴とするバンプ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2128169A JP2721580B2 (ja) | 1990-05-17 | 1990-05-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2128169A JP2721580B2 (ja) | 1990-05-17 | 1990-05-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0422131A true JPH0422131A (ja) | 1992-01-27 |
| JP2721580B2 JP2721580B2 (ja) | 1998-03-04 |
Family
ID=14978112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2128169A Expired - Fee Related JP2721580B2 (ja) | 1990-05-17 | 1990-05-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2721580B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590954U (ja) * | 1992-05-07 | 1993-12-10 | 株式会社大真空 | 表面実装型電子部品 |
| US5665639A (en) * | 1994-02-23 | 1997-09-09 | Cypress Semiconductor Corp. | Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal |
| US5989993A (en) * | 1996-02-09 | 1999-11-23 | Elke Zakel | Method for galvanic forming of bonding pads |
| KR100234694B1 (ko) * | 1996-10-29 | 1999-12-15 | 김영환 | 비지에이 패키지의 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51151069A (en) * | 1975-06-20 | 1976-12-25 | Matsushita Electric Ind Co Ltd | Electrode forming method of a semiconductor element |
| JPS54160166A (en) * | 1978-06-09 | 1979-12-18 | Hitachi Ltd | Electrode forming method for semiconductor device |
| JPS55156339A (en) * | 1979-05-25 | 1980-12-05 | Hitachi Ltd | Forming method of bump electrode |
| JPS6329940A (ja) * | 1986-07-23 | 1988-02-08 | Nec Corp | 半導体装置の製造方法 |
| JPH0287526A (ja) * | 1988-09-26 | 1990-03-28 | Hitachi Ltd | 半導体装置の製造方法 |
-
1990
- 1990-05-17 JP JP2128169A patent/JP2721580B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51151069A (en) * | 1975-06-20 | 1976-12-25 | Matsushita Electric Ind Co Ltd | Electrode forming method of a semiconductor element |
| JPS54160166A (en) * | 1978-06-09 | 1979-12-18 | Hitachi Ltd | Electrode forming method for semiconductor device |
| JPS55156339A (en) * | 1979-05-25 | 1980-12-05 | Hitachi Ltd | Forming method of bump electrode |
| JPS6329940A (ja) * | 1986-07-23 | 1988-02-08 | Nec Corp | 半導体装置の製造方法 |
| JPH0287526A (ja) * | 1988-09-26 | 1990-03-28 | Hitachi Ltd | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590954U (ja) * | 1992-05-07 | 1993-12-10 | 株式会社大真空 | 表面実装型電子部品 |
| US5665639A (en) * | 1994-02-23 | 1997-09-09 | Cypress Semiconductor Corp. | Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal |
| US5989993A (en) * | 1996-02-09 | 1999-11-23 | Elke Zakel | Method for galvanic forming of bonding pads |
| KR100234694B1 (ko) * | 1996-10-29 | 1999-12-15 | 김영환 | 비지에이 패키지의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2721580B2 (ja) | 1998-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR840000477B1 (ko) | 회로 패키지들의 제조방법 | |
| US20070285884A1 (en) | Interposer with flexible solder pad elements | |
| JPH1064955A (ja) | 半導体素子の実装構造 | |
| JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
| JP2000091371A (ja) | 半導体装置およびその製造方法 | |
| JPH0322437A (ja) | 半導体装置の製造方法 | |
| JP2781560B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0422131A (ja) | 半導体装置の製造方法 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JP3263875B2 (ja) | 表面実装型電子部品の製造方法及び表面実装型電子部品 | |
| JPH03218644A (ja) | 回路基板の接続構造 | |
| KR100336769B1 (ko) | 웨이퍼 레벨의 칩 사이즈 패키지 및 그 제조방법 | |
| KR100343454B1 (ko) | 웨이퍼 레벨 패키지 | |
| JPS63122155A (ja) | 半導体チツプの接続バンプ | |
| JP2002083841A (ja) | 実装構造及びその製造方法 | |
| JPS6348427B2 (ja) | ||
| JPH11163019A (ja) | 半導体装置およびその製造方法 | |
| JPH118250A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000195890A (ja) | 半導体装置の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JP3645391B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3932771B2 (ja) | 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JPS62287647A (ja) | 半導体チツプの接続バンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |