JPH03218644A - 回路基板の接続構造 - Google Patents
回路基板の接続構造Info
- Publication number
- JPH03218644A JPH03218644A JP1401890A JP1401890A JPH03218644A JP H03218644 A JPH03218644 A JP H03218644A JP 1401890 A JP1401890 A JP 1401890A JP 1401890 A JP1401890 A JP 1401890A JP H03218644 A JPH03218644 A JP H03218644A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- layer
- pad
- electrode
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 41
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 27
- 229910052802 copper Inorganic materials 0.000 abstract description 9
- 239000010949 copper Substances 0.000 abstract description 9
- 239000010931 gold Substances 0.000 abstract description 9
- 229910052737 gold Inorganic materials 0.000 abstract description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 7
- 230000001681 protective effect Effects 0.000 abstract description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 16
- 229910052804 chromium Inorganic materials 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 238000007747 plating Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- -1 AuAg Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体回路基板、セラミック回路基板、フレ
キシブル回路基板、ガラス回路基板またはプリント回路
基板などの回路基板を、他の回路基板に電気的に接続す
るために好適に実施される回路基板の接続構造に関する
。
キシブル回路基板、ガラス回路基板またはプリント回路
基板などの回路基板を、他の回路基板に電気的に接続す
るために好適に実施される回路基板の接続構造に関する
。
従来の技術
従来、上記各種の回路基板の＄極を他の回路基板の電極
に接続する方法としては、ＷＢ（ＷｉｒｅＢｏｎｄｉｎ
ｇ）法やＦ Ｃ （ Ｆｌｉｐ Ｃｈｉｐ）法などがあ
る。
に接続する方法としては、ＷＢ（ＷｉｒｅＢｏｎｄｉｎ
ｇ）法やＦ Ｃ （ Ｆｌｉｐ Ｃｈｉｐ）法などがあ
る。
ＷＢ法は、ＡｕやＡＩなどの細線を用いて、方の回路基
板の各電極を、他方の回路基板の対応する各電極に順次
接続する方法である。
板の各電極を、他方の回路基板の対応する各電極に順次
接続する方法である。
ＦＣ法は、両回路基板を対向した状態で、たとえば半田
バンプを加熱溶融することによって電極間を接続する方
法である。この方法は、接続すべき電極数に比例して結
線時間も増大してしまう前記Ｗ Ｂ法と比較して、接続
すべき電極数が増加しても結線時間が変わらないという
特徴を有する。
バンプを加熱溶融することによって電極間を接続する方
法である。この方法は、接続すべき電極数に比例して結
線時間も増大してしまう前記Ｗ Ｂ法と比較して、接続
すべき電極数が増加しても結線時間が変わらないという
特徴を有する。
第３図に、半導体回路基板１と他の回路基板７を、従来
のＦＣ法を用いて接続した平面図を示す。
のＦＣ法を用いて接続した平面図を示す。
第３図中、電極接続部は点線で示されている。
また第４図は、第３図の切断面線ＩＶ−ＩＶから両回路
基板１，７をその厚み方向に亘って切断した断面図であ
る。第４図を参照して、半導体回路基板１の表面にはア
ルミニウムの配線２が形成され、この配線２上にその一
部がエッチング除去された穿孔部を有する窒化ケイ素か
ら成る表面保護膜３が被着されている。
基板１，７をその厚み方向に亘って切断した断面図であ
る。第４図を参照して、半導体回路基板１の表面にはア
ルミニウムの配線２が形成され、この配線２上にその一
部がエッチング除去された穿孔部を有する窒化ケイ素か
ら成る表面保護膜３が被着されている。
さらに、この表面保護膜３上には、穿孔部を中心に第１
層４ａをクロム、第２層４ｂを銅、第３層４ｃを金とす
る３層構造のパッド４が形成され、配線２とともに電極
を楕成している。
層４ａをクロム、第２層４ｂを銅、第３層４ｃを金とす
る３層構造のパッド４が形成され、配線２とともに電極
を楕成している。
一方、他の回路基板７にも上記と同様に、表面保護膜１
０が一部除去され、露出したアルミニウムの配線９上に
、第１層１１ａをクロム、第２層１ｌｂを銅、第３層１
１ｃを金とする３層構造のパッド１１が形成され、配線
９とともに電極を構成している。
０が一部除去され、露出したアルミニウムの配線９上に
、第１層１１ａをクロム、第２層１ｌｂを銅、第３層１
１ｃを金とする３層構造のパッド１１が形成され、配線
９とともに電極を構成している。
半導体回路基板１の電極と他の回路基板７の電極とは、
半田バンブ５を介して電気的に接続され、さらに、耐湿
性等の信頼性を向上させるために、基板１．７間に樹脂
６が注入されている。
半田バンブ５を介して電気的に接続され、さらに、耐湿
性等の信頼性を向上させるために、基板１．７間に樹脂
６が注入されている。
このような半田バンプ５による接続において、半導体回
路基板１自身の不良または接続不良などのために樹脂６
を注入する前に、不良の半導体回路基板を取外す必要が
生じる場合がある。
路基板１自身の不良または接続不良などのために樹脂６
を注入する前に、不良の半導体回路基板を取外す必要が
生じる場合がある。
不良の半導体回路基板１の取外しは、一般に回路基板７
を加熱し、半田バンプ５を軟化させ、力学的に外力を加
えて行われている。
を加熱し、半田バンプ５を軟化させ、力学的に外力を加
えて行われている。
このとき従来は第４図に矢符ｄ１およびｄ３で示すよう
に、半導体回路基板ｌのパッド４の外径ｄ１よりも回路
基板７のバッド１１の外径ｄ３を小さくして、半田バン
プ５の破断部分を回路基板７に近い部分、すなわちパッ
ド１１の第３層１１Ｃと半田バンブ５の接続部付近とし
、かつ、残存する半田の量が一様になるようにして、良
品の半導体回路基板の取付けが容易になるようにしてい
た。
に、半導体回路基板ｌのパッド４の外径ｄ１よりも回路
基板７のバッド１１の外径ｄ３を小さくして、半田バン
プ５の破断部分を回路基板７に近い部分、すなわちパッ
ド１１の第３層１１Ｃと半田バンブ５の接続部付近とし
、かつ、残存する半田の量が一様になるようにして、良
品の半導体回路基板の取付けが容易になるようにしてい
た。
発明が解決しようとする課題
しかしながら、上述した従来の接続方法では、両基板１
，７の接続後半田バンプの外径が上下で不均等となって
いる。
，７の接続後半田バンプの外径が上下で不均等となって
いる。
このため、たとえば半導体回路基板１の発熱や環境温度
の変化によって半導体回路基板１と回路基板７の熱膨張
率の差に伴う熱応力が発生した場合、半田バンプ５に加
わる熱応力は回路基板７側の方が半導体回路基板１側よ
りも大きくなり、また回路基板７側に応力集中を招き、
回路基板７側の接続信頼性が低下するという問題があっ
た。
の変化によって半導体回路基板１と回路基板７の熱膨張
率の差に伴う熱応力が発生した場合、半田バンプ５に加
わる熱応力は回路基板７側の方が半導体回路基板１側よ
りも大きくなり、また回路基板７側に応力集中を招き、
回路基板７側の接続信頼性が低下するという問題があっ
た。
したがって本発明の目的は、上記従来技術の問題点を解
決した回路基板の接続横造を提供することである。
決した回路基板の接続横造を提供することである。
課題を解決するための手段
本発明は、電極を有する第１の回路基板と、第１の回路
基板の電極に対応する位置に電極を有する第２の回路基
板とを、半田バンプを加熱溶融することによって電気的
に接続する回路基板の接続構造において、 第１の回路基板または第２の回路基板のいずれか一方の
回路基板の他方の電極に対応する大きさの電極に、半田
バンプによって接続されない部分を設けることを特徴と
する回路基板の接続構造である。
基板の電極に対応する位置に電極を有する第２の回路基
板とを、半田バンプを加熱溶融することによって電気的
に接続する回路基板の接続構造において、 第１の回路基板または第２の回路基板のいずれか一方の
回路基板の他方の電極に対応する大きさの電極に、半田
バンプによって接続されない部分を設けることを特徴と
する回路基板の接続構造である。
作 用
本発明に従えば、第１の回路基板ｔたは第２の回路基板
のいずれか一方の電極に半田バンプによって接続されな
い部分を構成することによって、半田バンプの接続後の
外径を上下均等に保ちながら、接続面積を一方を他方よ
りも小さくすることができる。
のいずれか一方の電極に半田バンプによって接続されな
い部分を構成することによって、半田バンプの接続後の
外径を上下均等に保ちながら、接続面積を一方を他方よ
りも小さくすることができる。
実施例
第１図は本発明による回路基板の接続構造の一実施例を
示す断面図で、回路基板７ｌＩｌのパツド１１に半田が
付かない層１２を構成したものである。
示す断面図で、回路基板７ｌＩｌのパツド１１に半田が
付かない層１２を構成したものである。
第１図を参照して、シリコンまたはガリウムヒ素などの
基板上に拡散層が形成され、これによって多数のトラン
ジスタや、ダイオードなどが構成されている半導体回路
基板１の一方表面には、たとえばＡＩ，Ｎｉ，Ｔｉまた
はＷなどから成る配線２が形成されている。この配線２
上には、その一部がエッチング除去された穿孔部を有す
る表面保護膜３が設けられている。この表面保護膜は、
たとえばＳｉＮ，Ｓｉｎ２またはポリイミドなどから成
る。
基板上に拡散層が形成され、これによって多数のトラン
ジスタや、ダイオードなどが構成されている半導体回路
基板１の一方表面には、たとえばＡＩ，Ｎｉ，Ｔｉまた
はＷなどから成る配線２が形成されている。この配線２
上には、その一部がエッチング除去された穿孔部を有す
る表面保護膜３が設けられている。この表面保護膜は、
たとえばＳｉＮ，Ｓｉｎ２またはポリイミドなどから成
る。
さらにこの表面保護Ｍ３上には、穿孔部を中心としてス
パッタリング法やエレクトロンビーム法などの蒸着法ま
たはメッキ法などによって、第１層４ａをクロム、第２
層４ｂを銅、第３層４Ｃを金とする３層楕遣のバッド４
が形成され、配線２とともに電極を構成する． 本実施例では、パッドを３層構造としたけれども、たと
えばパッドは親半田金属層とバリアメタル層との２層構
造にしてもよい。この場合、親半田金属層は、半田バン
ブとの親和性を向上するためのものであって、たとえば
Ｃｕ，Ｎｉ，Ａｕ，Ａｇ，Ｐｔなどの金属およびそれら
の合金を用いることができる。バリアメタル層は、前記
親半田金属層上に設けられた半田バンプ５が拡散して電
極２側へ浸透するのを防止するためのものであり、たと
えばＴｉ，Ｗ，Ｃｒなとの金属およびそれらの合金が使
用できる． 一方、回路基板７上にも上記と同様に表面保護膜１０が
一部除去され、表面が露出した配線９上に、第１層１１
ａをクロム、第２層１ｌｂを銅、第３層１１ｃを金とす
る３層構造のパツド１１が形成され、配線９とともに電
極を構成する。配線９および表面保護膜１０を構成する
物質は前記と同様である。
パッタリング法やエレクトロンビーム法などの蒸着法ま
たはメッキ法などによって、第１層４ａをクロム、第２
層４ｂを銅、第３層４Ｃを金とする３層楕遣のバッド４
が形成され、配線２とともに電極を構成する． 本実施例では、パッドを３層構造としたけれども、たと
えばパッドは親半田金属層とバリアメタル層との２層構
造にしてもよい。この場合、親半田金属層は、半田バン
ブとの親和性を向上するためのものであって、たとえば
Ｃｕ，Ｎｉ，Ａｕ，Ａｇ，Ｐｔなどの金属およびそれら
の合金を用いることができる。バリアメタル層は、前記
親半田金属層上に設けられた半田バンプ５が拡散して電
極２側へ浸透するのを防止するためのものであり、たと
えばＴｉ，Ｗ，Ｃｒなとの金属およびそれらの合金が使
用できる． 一方、回路基板７上にも上記と同様に表面保護膜１０が
一部除去され、表面が露出した配線９上に、第１層１１
ａをクロム、第２層１ｌｂを銅、第３層１１ｃを金とす
る３層構造のパツド１１が形成され、配線９とともに電
極を構成する。配線９および表面保護膜１０を構成する
物質は前記と同様である。
さらに、このパッドｌｌ上には、外径（第１図中矢符ｄ
２で示す）がパッドの外径（第１図中矢符ｄ１で示す）
よりも小さい半田が付かない層１２が形成されている。
２で示す）がパッドの外径（第１図中矢符ｄ１で示す）
よりも小さい半田が付かない層１２が形成されている。
この層１２は、たとえばポリイミド、Ｔｉなどから成り
パッドと同様に、スパッタリング法やエレクトロンビー
ム法などの蒸着法あるいはメッキ法などを用いて形成す
る．またこの層１２は、接続の信頼性および半導体回路
基１の取り外しを考慮して、パッド１１と半田バンプ５
との接続面の５０〜９５％の範囲を占めるような大きさ
にすることが好ましい。
パッドと同様に、スパッタリング法やエレクトロンビー
ム法などの蒸着法あるいはメッキ法などを用いて形成す
る．またこの層１２は、接続の信頼性および半導体回路
基１の取り外しを考慮して、パッド１１と半田バンプ５
との接続面の５０〜９５％の範囲を占めるような大きさ
にすることが好ましい。
半導体回路基板１の電極と回路基板７の電極とは、レジ
ストパターン形成法を用いたメッキ法やメタルマスクを
用いた蒸着法などによって形成された半田バンプ５を介
して電気的に接続される。
ストパターン形成法を用いたメッキ法やメタルマスクを
用いた蒸着法などによって形成された半田バンプ５を介
して電気的に接続される。
さらに、耐湿性等の信頼性を向上させるために、両基板
１、７間に樹脂６を注入してもよい。
１、７間に樹脂６を注入してもよい。
以上、本発明の回路基板の接続構造によると、半田バン
ブ５の外径が上下均等になり、さらに回路基板７側では
層１２の部分を除くパッド１１面で半田バンブ５による
接続が行われる。
ブ５の外径が上下均等になり、さらに回路基板７側では
層１２の部分を除くパッド１１面で半田バンブ５による
接続が行われる。
第２図も本発明による回路基板の接続構造の一実施例を
示す断面図で、回路基板７側のパツド１１内側に半田が
付かない部分を構成したものである． 第２図を参照して、シリコンまたはガリウムヒ素などの
基板上に拡散層が形成され、これによって多数のトラン
ジスタや、ダイオードなどが構成されている半導体回路
基板１の一方表面には、たとえばＡＩ ，Ｎｉ，Ｔｉま
たはＷなどから成る配Ｍ．２が形成されている。この配
線２上には、その一部がエッチング除去された穿孔部を
有する表面保護膜３が設けられている。この表面保護膜
は、たとえばＳｉＮ，Ｓｉｎ２またはポリイミドなどか
ら成る。
示す断面図で、回路基板７側のパツド１１内側に半田が
付かない部分を構成したものである． 第２図を参照して、シリコンまたはガリウムヒ素などの
基板上に拡散層が形成され、これによって多数のトラン
ジスタや、ダイオードなどが構成されている半導体回路
基板１の一方表面には、たとえばＡＩ ，Ｎｉ，Ｔｉま
たはＷなどから成る配Ｍ．２が形成されている。この配
線２上には、その一部がエッチング除去された穿孔部を
有する表面保護膜３が設けられている。この表面保護膜
は、たとえばＳｉＮ，Ｓｉｎ２またはポリイミドなどか
ら成る。
さらにこの表面保護膜３上には、穿孔部を中心としてス
パッタリング法やエレクトロンビーム法などの蒸着法ま
たはメッキ法などによって、第１層４ａをクロム、第２
層４ｂを銅、第３層４Ｃを金とする３層構造のパッド４
が形成され、配線２とともに電極を構成する。
パッタリング法やエレクトロンビーム法などの蒸着法ま
たはメッキ法などによって、第１層４ａをクロム、第２
層４ｂを銅、第３層４Ｃを金とする３層構造のパッド４
が形成され、配線２とともに電極を構成する。
本実施例では、パッドを３層構造としたけれども、たと
えばパッドは親半田金属層とバリアメタル層との２層構
造にしてもよい。この場合、親半田金属層は、半田バン
プとの親和性を向上するためのものであって、たとえば
Ｃｕ，Ｎｉ，ＡｕＡｇ，Ｐｔなどの金属およびそれらの
合金を用いることができる。バリアメタル層は、前記親
半田金属層上に設けられた半田バンプ５が拡散して電極
２側へ浸透するのを防止するためのものであり、たとえ
ばＴｉ，Ｗ，Ｃｒなとの金属およびそれらの合金が使用
できる。
えばパッドは親半田金属層とバリアメタル層との２層構
造にしてもよい。この場合、親半田金属層は、半田バン
プとの親和性を向上するためのものであって、たとえば
Ｃｕ，Ｎｉ，ＡｕＡｇ，Ｐｔなどの金属およびそれらの
合金を用いることができる。バリアメタル層は、前記親
半田金属層上に設けられた半田バンプ５が拡散して電極
２側へ浸透するのを防止するためのものであり、たとえ
ばＴｉ，Ｗ，Ｃｒなとの金属およびそれらの合金が使用
できる。
一方、回路基板７上にも上記と同様に、表面保護膜１０
が一部除去され、露出した配線９上に３層構造のパッド
１１が形成されている。このパツド１１は、第１層１１
ａを半田が付かないポリイミｔ’、Ｔｉなとの材料、第
２層１ｌｂを銅、第３層１１ｃを金で横成しており、第
２層１ｌｂおよび第３層１１ｃには、エッチングによっ
て第２図中矢符で示す外径ｄ２の穿孔部を設けている。
が一部除去され、露出した配線９上に３層構造のパッド
１１が形成されている。このパツド１１は、第１層１１
ａを半田が付かないポリイミｔ’、Ｔｉなとの材料、第
２層１ｌｂを銅、第３層１１ｃを金で横成しており、第
２層１ｌｂおよび第３層１１ｃには、エッチングによっ
て第２図中矢符で示す外径ｄ２の穿孔部を設けている。
半導体回路基板１の電極と回路基板７の電極とは、レジ
ストパターン形成法を用いたメッキ法やメタルマスクを
用いた蒸着法などによって形成された半田バンプ５を介
して電気的に接続される。
ストパターン形成法を用いたメッキ法やメタルマスクを
用いた蒸着法などによって形成された半田バンプ５を介
して電気的に接続される。
さらに、耐湿性等の信頼性を向上させるなめに、両基板
１．７間に樹脂６を注入してもよい。
１．７間に樹脂６を注入してもよい。
以上、本発明の回路基板の接続楕造によると、半田バン
プ５の外径が上下均等になるとともに、回路基板７側て
は、穿孔部を除くパッド１１面で半田バンプによる接続
が行われる。
プ５の外径が上下均等になるとともに、回路基板７側て
は、穿孔部を除くパッド１１面で半田バンプによる接続
が行われる。
発明の効果
以上説明したように、第１の回路基板または第２の回路
基板のいずれか一方の電極に、半田バンプによって接続
されない部分を構成して接続面積を他方よりも小さくす
るとともに、半田バンプの外径を上下対称の安定した形
状に保つことによって、不良の回路基板の交換性を損な
うことなく、従来のような半田バンプ接続部への応力集
中を緩和することができて、接続信頼性が向上する６
基板のいずれか一方の電極に、半田バンプによって接続
されない部分を構成して接続面積を他方よりも小さくす
るとともに、半田バンプの外径を上下対称の安定した形
状に保つことによって、不良の回路基板の交換性を損な
うことなく、従来のような半田バンプ接続部への応力集
中を緩和することができて、接続信頼性が向上する６
第１図は本発明の回路基板の接続楕造を示す断面図、第
２図は本発明の回路基板の接続構造を示す断面図、第３
図は従来技術の回路基板の接続構造を示す平面図、第４
図は従来技術の回路基板の接続構造を示す断面図である
。 ｌ・・・半導体回路基板、２・・・配線、３・・・表面
保護膜、４・・・パッド、５・・・牛田バンブ、６・・
・樹脂、７・・回路基板、９・・・配線、１０・・・表
面保護膜、１１バソド、１２・・半田が付かない層
２図は本発明の回路基板の接続構造を示す断面図、第３
図は従来技術の回路基板の接続構造を示す平面図、第４
図は従来技術の回路基板の接続構造を示す断面図である
。 ｌ・・・半導体回路基板、２・・・配線、３・・・表面
保護膜、４・・・パッド、５・・・牛田バンブ、６・・
・樹脂、７・・回路基板、９・・・配線、１０・・・表
面保護膜、１１バソド、１２・・半田が付かない層
Claims (1)
- 【特許請求の範囲】 電極を有する第１の回路基板と、第１の回路基板の電極
に対応する位置に電極を有する第２の回路基板とを、半
田バンプを加熱溶融することによって電気的に接続する
回路基板の接続構造において、 第１の回路基板または第２の回路基板のいずれか一方の
回路基板の他方の電極に対応する大きさの電極に、半田
バンプによって接続されない部分を設けることを特徴と
する回路基板の接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1401890A JPH03218644A (ja) | 1990-01-24 | 1990-01-24 | 回路基板の接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1401890A JPH03218644A (ja) | 1990-01-24 | 1990-01-24 | 回路基板の接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03218644A true JPH03218644A (ja) | 1991-09-26 |
Family
ID=11849455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1401890A Pending JPH03218644A (ja) | 1990-01-24 | 1990-01-24 | 回路基板の接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03218644A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999010928A1 (en) * | 1997-08-21 | 1999-03-04 | Citizen Watch Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7119003B2 (en) | 2001-06-20 | 2006-10-10 | International Business Machines Corporation | Extension of fatigue life for C4 solder ball to chip connection |
| JP2008252053A (ja) * | 2007-03-05 | 2008-10-16 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| USRE42158E1 (en) | 2004-02-18 | 2011-02-22 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| JP2016174134A (ja) * | 2015-03-17 | 2016-09-29 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2018536994A (ja) * | 2015-11-27 | 2018-12-13 | スナップトラック・インコーポレーテッド | 薄いはんだストップ層を備える電子部品及び製造方法 |
-
1990
- 1990-01-24 JP JP1401890A patent/JPH03218644A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999010928A1 (en) * | 1997-08-21 | 1999-03-04 | Citizen Watch Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7119003B2 (en) | 2001-06-20 | 2006-10-10 | International Business Machines Corporation | Extension of fatigue life for C4 solder ball to chip connection |
| USRE42158E1 (en) | 2004-02-18 | 2011-02-22 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| JP2008252053A (ja) * | 2007-03-05 | 2008-10-16 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| JP2016174134A (ja) * | 2015-03-17 | 2016-09-29 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2018536994A (ja) * | 2015-11-27 | 2018-12-13 | スナップトラック・インコーポレーテッド | 薄いはんだストップ層を備える電子部品及び製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| KR100375460B1 (ko) | 전기 접속용 도전 패드를 형성하기 위한 방법 및 형성된 도전 패드 | |
| US5731066A (en) | Electronic circuit device | |
| JPH03218644A (ja) | 回路基板の接続構造 | |
| WO2001056081A1 (en) | Flip-chip bonding arrangement | |
| JPH08340029A (ja) | フリップチップｉｃ及びその製造方法 | |
| JPH04196392A (ja) | 薄膜配線回路用はんだ付け電極 | |
| JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
| JP2760360B2 (ja) | はんだバンプとその製造方法 | |
| JPH08172273A (ja) | セラミック配線基板及びその実装構造体 | |
| JP2721580B2 (ja) | 半導体装置の製造方法 | |
| JPH09129646A (ja) | 半導体装置 | |
| KR100343454B1 (ko) | 웨이퍼 레벨 패키지 | |
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| JP2000138250A (ja) | 半導体装置およびその製造方法 | |
| JP3153115B2 (ja) | 回路基板 | |
| JPH03200343A (ja) | 半田バンプの形成方法 | |
| JPH11135533A (ja) | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
| JPH01264233A (ja) | 混成集積回路の電極構造 | |
| JPH08191187A (ja) | 多層回路配線基板 | |
| JPH0969539A (ja) | バンプ形成方法及び半導体装置 | |
| JPH09186190A (ja) | 突起電極の構造およびその形成方法 | |
| JPH0745664A (ja) | 半導体装置の実装方法 |