JPH03200343A - 半田バンプの形成方法 - Google Patents
半田バンプの形成方法Info
- Publication number
- JPH03200343A JPH03200343A JP1340131A JP34013189A JPH03200343A JP H03200343 A JPH03200343 A JP H03200343A JP 1340131 A JP1340131 A JP 1340131A JP 34013189 A JP34013189 A JP 34013189A JP H03200343 A JPH03200343 A JP H03200343A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- solder
- solder bump
- thin film
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims description 23
- 239000010409 thin film Substances 0.000 claims abstract description 19
- 229910052745 lead Inorganic materials 0.000 claims abstract description 6
- 229910052718 tin Inorganic materials 0.000 claims abstract description 6
- 238000000576 coating method Methods 0.000 claims abstract description 5
- 229910052738 indium Inorganic materials 0.000 claims abstract description 5
- 229910020174 Pb-In Inorganic materials 0.000 claims abstract description 4
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 4
- 229910052709 silver Inorganic materials 0.000 claims abstract description 4
- 229910052737 gold Inorganic materials 0.000 claims abstract description 3
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 239000010408 film Substances 0.000 abstract description 5
- 239000004642 Polyimide Substances 0.000 abstract description 3
- 239000011810 insulating material Substances 0.000 abstract description 3
- 229920001721 polyimide Polymers 0.000 abstract description 3
- 238000007747 plating Methods 0.000 abstract description 2
- 229910020220 Pb—Sn Inorganic materials 0.000 abstract 2
- 239000000463 material Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半田バンプの形成方法に関する。
さらに詳しくは、半導体ウェハ、半導体チップ等の半導
体素子類やセラミック回路基板、ガラス回路基板、プリ
ント配線基板等の基板類に形成されているＣｕ配線上ま
たは旧配線上に半田バンプを形成する方法の改良に関す
る。
体素子類やセラミック回路基板、ガラス回路基板、プリ
ント配線基板等の基板類に形成されているＣｕ配線上ま
たは旧配線上に半田バンプを形成する方法の改良に関す
る。
［従来の技術］
従来、半田バンプの形成手段として、本出願人は特願昭
６３−３０１５３５号を先に提案している。
６３−３０１５３５号を先に提案している。
この本出願人の先提案では、バンプ材料として特に有用
な半田材料として開発したｔ’ｂ−３ｎ系合金をワイヤ
状に形成してなる半田ワイヤを用いて、半田ワイヤの先
端を加熱球状化して配線に当触切断するワイヤボンダ法
により半田バンプを形成するものである。
な半田材料として開発したｔ’ｂ−３ｎ系合金をワイヤ
状に形成してなる半田ワイヤを用いて、半田ワイヤの先
端を加熱球状化して配線に当触切断するワイヤボンダ法
により半田バンプを形成するものである。
［発明が解決しようとする課題］
前述の本出願人の先提案では、Ｃ［ｌ配線上またはＮｉ
配線上に半田バンプを形成する場合、加熱球状化された
半田ワイヤの先端のブリネリ硬さ（）ＩＢ＝１０）に対
してＣｍ配線、Ｎ１配線が硬すぎることから、半田バン
プとＣ１１配線、 Ｎｉ配線との有効な接合強度を得る
ことができないという問題点を有している。
配線上に半田バンプを形成する場合、加熱球状化された
半田ワイヤの先端のブリネリ硬さ（）ＩＢ＝１０）に対
してＣｍ配線、Ｎ１配線が硬すぎることから、半田バン
プとＣ１１配線、 Ｎｉ配線との有効な接合強度を得る
ことができないという問題点を有している。
本発明は、このような問題点を考慮してなされたもので
、半田バンプとＣ［ｌ配線、Ｎｉ配線とを強固に接合す
ることのできる半田バンプの形成方法を提供することを
課題とする。
、半田バンプとＣ［ｌ配線、Ｎｉ配線とを強固に接合す
ることのできる半田バンプの形成方法を提供することを
課題とする。
［課題を解決するための手段］
前述の課題を解決するため、本発明に係る半田バンプの
形成方法は、次のような手段を採用する。
形成方法は、次のような手段を採用する。
即ち、請求項１では、［’ｂ、 Ｉｎ、 Ｓｎを主要
元素とする半田ワイヤを用いてワイヤボンダ法によりＣ
ｕ配線上またはｌ配線上に半田バンプを形成する半田バ
ンプの形成方法において、Ｃｕ配線上またはＮ配線上の
バンプ形成予定部分に予めＡｕ、 Ａｇ、 ｔＪ。
元素とする半田ワイヤを用いてワイヤボンダ法によりＣ
ｕ配線上またはｌ配線上に半田バンプを形成する半田バ
ンプの形成方法において、Ｃｕ配線上またはＮ配線上の
バンプ形成予定部分に予めＡｕ、 Ａｇ、 ｔＪ。
Ｐｄ、 Ｐｂ、 Ｓｎ、 Ｉｎ、 Ｐｂ−８ｎ
、 Ｐｂ−Ｉｎからなる薄膜を被覆しておくことを特
徴とする。
、 Ｐｂ−Ｉｎからなる薄膜を被覆しておくことを特
徴とする。
また、請求項２では、請求項１の半田バンプの形成方法
において、薄膜の膜厚を０．００１μｍ以上とすること
を特徴とする。
において、薄膜の膜厚を０．００１μｍ以上とすること
を特徴とする。
［作用コ
前述の手段によると、半田バンプとＣｏ配線、Ｎ配線と
の間に介在することになる薄膜（特に、膜厚を（１，Ｈ
ｌ μｍ以上とすると）が半田バンプとＣ。
の間に介在することになる薄膜（特に、膜厚を（１，Ｈ
ｌ μｍ以上とすると）が半田バンプとＣ。
配線、 Ｎｉ配線との接合強度を補強するため、半田バ
ンプとＣｕ配線、ｌ配線とを強固に接合することのでき
る半田バンプの形成方法を提供するという課題が解決さ
れる。
ンプとＣｕ配線、ｌ配線とを強固に接合することのでき
る半田バンプの形成方法を提供するという課題が解決さ
れる。
［実施例］
以下、本発明に係る半田バンプの形成方法の実施例を図
面に基いて説明する。
面に基いて説明する。
第１図は、本発明に係る半田バンプの形成方法の第１実
施例を示すものである。
施例を示すものである。
この実施例では、プリント配線基板１に無電解メツキ手
段により形成され光Ｃｕ配線２上に半田バンプ３を形成
するものを示しである。
段により形成され光Ｃｕ配線２上に半田バンプ３を形成
するものを示しである。
この実施例のＣｏ配線２は、半導体チップ４の実装のた
めの部分を残してポリイミド等の絶縁材からなる保護膜
５が被覆されている。
めの部分を残してポリイミド等の絶縁材からなる保護膜
５が被覆されている。
このようなＣ１１配線２に対して、まず、第１図Ａに示
すように半田バンプ形成予定部分（半導体チップ４の実
装のための部分）に無電解Ｓｎメツキ手段により薄膜６
を被覆する。
すように半田バンプ形成予定部分（半導体チップ４の実
装のための部分）に無電解Ｓｎメツキ手段により薄膜６
を被覆する。
続いて、第１図Ｂに示すように、前述した本出願人の先
提案に係るワイヤボンダ法によって、薄膜６上に半田バ
ンプ３を形成する。この半田バンプ３を形成する半田材
料、必ずしも本出願人の先提案に係るＰｂ−３ｎ系合金
に限られず、Ｐｂ、 Ｉｎ Ｓｎを主要元素とする
一般的なもので差支えない。
提案に係るワイヤボンダ法によって、薄膜６上に半田バ
ンプ３を形成する。この半田バンプ３を形成する半田材
料、必ずしも本出願人の先提案に係るＰｂ−３ｎ系合金
に限られず、Ｐｂ、 Ｉｎ Ｓｎを主要元素とする
一般的なもので差支えない。
面後、第１図（Ｃ）に示すようにリフロー炉等によって
半田バンプ３の半田ワイヤからの切断端を球状化処理し
、第１図（Ｄ）に示すように半導体チップ４を実装する
のである。
半田バンプ３の半田ワイヤからの切断端を球状化処理し
、第１図（Ｄ）に示すように半導体チップ４を実装する
のである。
このような実施例によると、薄膜６の被覆工作は簡単に
行なうことができ、被覆によって半田バンプ３とＣｏ配
線２との間に介在することになる薄膜６が、半田バンプ
３とＣｕ配線２との間で硬度的なりッション機能を奏す
るとともに両者の接合強度を補強することになる。本発
明による実験では、薄膜６の膜厚を０．００１μｍ以上
とすると、極めて良好な半田バンプ３とＣｕ配線２との
接合強度を得ることができた。
行なうことができ、被覆によって半田バンプ３とＣｏ配
線２との間に介在することになる薄膜６が、半田バンプ
３とＣｕ配線２との間で硬度的なりッション機能を奏す
るとともに両者の接合強度を補強することになる。本発
明による実験では、薄膜６の膜厚を０．００１μｍ以上
とすると、極めて良好な半田バンプ３とＣｕ配線２との
接合強度を得ることができた。
第２図は、本発明に係る半田バンプの形成方法の第２実
施例を示すものである。
施例を示すものである。
この実施例では、半導体チップ４に無電解メツキ手段に
より形成されたＮｉ配線７上に半田バンプ３を形成する
ものを示しである。
より形成されたＮｉ配線７上に半田バンプ３を形成する
ものを示しである。
この実施例のｌ配線７は、配線基板８への実装のための
部分を残してポリイミド等の絶縁材からなる保護膜９が
被覆されている。
部分を残してポリイミド等の絶縁材からなる保護膜９が
被覆されている。
このようなｌ配線７に対して、まず、第２図（Ａ）に示
すように半田バンプ形成予定部分（配線基板８への実装
のための部分）に無電解Ａｎメツキ手段により薄膜６を
被覆する。
すように半田バンプ形成予定部分（配線基板８への実装
のための部分）に無電解Ａｎメツキ手段により薄膜６を
被覆する。
続いて、第２図Ｂに示すように、前述した本出願人の先
提案に係るワイヤボンダ法によって、薄膜６上に半田バ
ンプ３を形成する。この半田バンプ３を形成する半田材
料は、必ずしも本出願人の先提案に係るＰｂ−３ｎ系合
金に限られず、Ｐｂ、 ＩｎＳｎを主要元素とする一
般的なもので差支えない。
提案に係るワイヤボンダ法によって、薄膜６上に半田バ
ンプ３を形成する。この半田バンプ３を形成する半田材
料は、必ずしも本出願人の先提案に係るＰｂ−３ｎ系合
金に限られず、Ｐｂ、 ＩｎＳｎを主要元素とする一
般的なもので差支えない。
面後、第２図（Ｃ）に示すようにリフロー炉等によって
半田バンプ３の半田ワイヤからの切断端を球状化処理し
、第２図（Ｄ）に示すように配線基板８へ実装するので
ある。
半田バンプ３の半田ワイヤからの切断端を球状化処理し
、第２図（Ｄ）に示すように配線基板８へ実装するので
ある。
このような実施例によると、第１実施例と同様の作用、
効果を得ることができ、薄膜６の膜厚についても同様の
結果が得られた。
効果を得ることができ、薄膜６の膜厚についても同様の
結果が得られた。
以上、図示した実施例の外に、膜厚６の被覆を電気メツ
キ手段、蒸着手段、スパッタリング手段で行なう実施例
も可能である。
キ手段、蒸着手段、スパッタリング手段で行なう実施例
も可能である。
さらに、薄膜６の材質をＡｇ、 Ｐｔ、 Ｐｄ、 Ｐｂ
、 １ｎＰｂ−Ｓｎ、 Ｐｂ−Ｉｎとする実施例も可
能である。
、 １ｎＰｂ−Ｓｎ、 Ｐｂ−Ｉｎとする実施例も可
能である。
さらに、半田パンプ３の半田ワイヤからの切断端の球状
化処理を行なわずに実装を行う実施例とすることも可能
である。
化処理を行なわずに実装を行う実施例とすることも可能
である。
［発明の効果コ
以上のように本発明に係る半田パンプの形成方法は、請
求項１では、半田パンプとＣｏ配線、Ｎｉ配線との間に
介在することになる薄膜が半田パンプとＣｕ配線、旧配
線との接合強度を補強するため、半田パンプとＣｕ配線
、Ｎｉ配線とが強固に接合される効果がある。
求項１では、半田パンプとＣｏ配線、Ｎｉ配線との間に
介在することになる薄膜が半田パンプとＣｕ配線、旧配
線との接合強度を補強するため、半田パンプとＣｕ配線
、Ｎｉ配線とが強固に接合される効果がある。
さらに、薄膜の被覆工作を簡単に行なうことができるた
め、実装コスト、実装手間が掛らない効果がある。
め、実装コスト、実装手間が掛らない効果がある。
また、請求項２では、請求項１の効果に加えて、半田バ
ンプＣｕ配線、Ｎｉ配線との接合強度がさらに向上する
効果がある。
ンプＣｕ配線、Ｎｉ配線との接合強度がさらに向上する
効果がある。
第１図は本発明に係る半田パンプの形成方法の第１実施
例を示すもので（Ａ）〜（Ｄ）の順に工程を示すもので
あり、第２図は同第２実施例を示すもので（Ａ）〜（Ｄ
）の順に工程を示すものである。
例を示すもので（Ａ）〜（Ｄ）の順に工程を示すもので
あり、第２図は同第２実施例を示すもので（Ａ）〜（Ｄ
）の順に工程を示すものである。
Claims (1)
- 【特許請求の範囲】 １、Ｐｂ、Ｉｎ、Ｓｎを主要元素とする半田ワイヤを用
いてワイヤボンダ法によりＣｕ配線上またはＮｉ配線上
に半田バンプを形成する半田バンプの形成方法において
、Ｃｕ配線上またはＮｉ配線上のバンプ形成予定部分に
予めＡｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｐｂ、Ｓｎ、Ｉｎ、Ｐｂ
−Ｓｎ、Ｐｂ−Ｉｎからなる薄膜を被覆しておくことを
特徴とする半田バンプの形成方法。 ２、請求項１の半田バンプの形成方法において、薄膜の
膜厚を０．００１μｍ以上とすることを特徴とする半田
バンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1340131A JP2768448B2 (ja) | 1989-12-27 | 1989-12-27 | 半田バンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1340131A JP2768448B2 (ja) | 1989-12-27 | 1989-12-27 | 半田バンプの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03200343A true JPH03200343A (ja) | 1991-09-02 |
| JP2768448B2 JP2768448B2 (ja) | 1998-06-25 |
Family
ID=18334023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1340131A Expired - Lifetime JP2768448B2 (ja) | 1989-12-27 | 1989-12-27 | 半田バンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2768448B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5400221A (en) * | 1992-10-21 | 1995-03-21 | Nec Corporation | Printed circuit board mounted with electric elements thereon |
| JPH09102517A (ja) * | 1995-10-05 | 1997-04-15 | Nec Corp | 半導体装置 |
| KR100233996B1 (ko) * | 1996-12-11 | 1999-12-15 | 전주범 | 광로 조절 장치의 개선된 비어 콘택 형성 방법 |
| US7449781B2 (en) | 2001-09-28 | 2008-11-11 | Ibiden Co., Ltd. | Printed wiring board |
-
1989
- 1989-12-27 JP JP1340131A patent/JP2768448B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5400221A (en) * | 1992-10-21 | 1995-03-21 | Nec Corporation | Printed circuit board mounted with electric elements thereon |
| JPH09102517A (ja) * | 1995-10-05 | 1997-04-15 | Nec Corp | 半導体装置 |
| KR100233996B1 (ko) * | 1996-12-11 | 1999-12-15 | 전주범 | 광로 조절 장치의 개선된 비어 콘택 형성 방법 |
| US7449781B2 (en) | 2001-09-28 | 2008-11-11 | Ibiden Co., Ltd. | Printed wiring board |
| US8013256B2 (en) | 2001-09-28 | 2011-09-06 | Ibiden Co., Ltd. | Printed wiring board |
| US8878078B2 (en) | 2001-09-28 | 2014-11-04 | Ibiden Co., Ltd. | Printed wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2768448B2 (ja) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6164523A (en) | Electronic component and method of manufacture | |
| JP4334647B2 (ja) | 半導体デバイス上に導電性バンプを形成する方法 | |
| JPH10509278A (ja) | フリップ・チップ技術のコアメタルのハンダ・ノブ | |
| WO1997018584A1 (fr) | Procede de formation de bosse de contact sur un dispositif a semi-conducteurs | |
| US6519845B1 (en) | Wire bonding to dual metal covered pad surfaces | |
| US6080494A (en) | Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array | |
| JP2001060760A (ja) | 回路電極およびその形成方法 | |
| JP2888385B2 (ja) | 受発光素子アレイのフリップチップ接続構造 | |
| JPH03200343A (ja) | 半田バンプの形成方法 | |
| GB2364172A (en) | Flip Chip Bonding Arrangement | |
| JP2813409B2 (ja) | 半導体チップの接続方法 | |
| JPH0146228B2 (ja) | ||
| JPH03218644A (ja) | 回路基板の接続構造 | |
| JP3544439B2 (ja) | 接続ピンと基板実装方法 | |
| JPH11170083A (ja) | 金メッキされた半田材料及び半田を用いたフラックスレスの半田付け方法 | |
| JPH03152945A (ja) | 半導体チップのワイヤボンディング方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH05144821A (ja) | 半導体装置 | |
| JPH05166811A (ja) | 半田バンプの形成方法 | |
| JP3846948B2 (ja) | ベアチップ実装部品 | |
| JPH11135533A (ja) | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 | |
| JPH04127547A (ja) | Ｌｓｉ実装構造体 | |
| JPH0198238A (ja) | 半導体装置の実装方法 | |
| JPH0969539A (ja) | バンプ形成方法及び半導体装置 | |
| JPS5868945A (ja) | フリツプチツプボンデイング法 |