JPH11170083A - 金メッキされた半田材料及び半田を用いたフラックスレスの半田付け方法 - Google Patents

金メッキされた半田材料及び半田を用いたフラックスレスの半田付け方法

Info

Publication number
JPH11170083A
JPH11170083A JP10275099A JP27509998A JPH11170083A JP H11170083 A JPH11170083 A JP H11170083A JP 10275099 A JP10275099 A JP 10275099A JP 27509998 A JP27509998 A JP 27509998A JP H11170083 A JPH11170083 A JP H11170083A
Authority
JP
Japan
Prior art keywords
gold
core
solder material
solder
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10275099A
Other languages
English (en)
Inventor
Heinrich G Mueller
ジー マーラー ハインリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Space and Mission Systems Corp
Original Assignee
TRW Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TRW Inc filed Critical TRW Inc
Publication of JPH11170083A publication Critical patent/JPH11170083A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B23K35/0238—Sheets, foils layered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/268—Pb as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3013—Au as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12687—Pb- and Sn-base components: alternative to or next to each other
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12715—Next to Group IB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component

Abstract

(57)【要約】 【解決手段】 ハイブリッドパッケージのようなマイク
ロエレクトロニクス組立体１６において要素１２を基板
１４にフラックスレスで半田付けするのに好適な半田材
料１０がコア１８とコア上の金の層２０とを含む。コア
は錫と鉛の合金を含むことができる。コアは好ましくは
本質的に少なくとも約３０wt％の錫と残量の鉛からな
り、約２５０℃よりも低い温度で融解する。金の層は好
ましくは無電解メッキプロセスを用いてコアに付着し、
高度に均一な金の層を形成する。半田材料は約３wt％よ
りも少ない金を含む要素と基板との間の接合を提供す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はマイクロエレクトロ
ニクスのパッケージングの分野に関し、特に、金メッキ
された半田材料及び半田材料を用いたフラックスレスの
半田付け方法に関する。
【０００２】
【従来の技術】共晶取付技術を用いたハイブリッドパッ
ケージのようなマイクロエレクトロニクスの組立体にお
ける基板に異なるタイプの要素が一般に取付けられる。
与えられたハイブリッドパッケージにおいて、異なるタ
イプの要素が異なる半田組成を用いた基板に一般に取付
けられる。使用される代表的な金属合金半田組成は、Ａ
ｕ−Ｓｉ、Ａｕ−Ｇｅ、及びＡｕ−Ｓｎのような金ベー
スの合金を含む。そのような金ベースの合金は空気中で
酸化することがなく、従って、酸化物を分解し接合表面
の濡れを可能にするためのフラックスの使用を要求しな
い。しかしながら、マイクロ光エレクトロニクスデバイ
スのようなある要素にフラックスがもち得る有害な影響
のため、フラックスはハイブリッドパッケージの半田付
けにおいて望ましくない。
【０００３】
【発明が解決しようとする課題】公知の金ベースの半田
組成は、ある範囲の共晶温度を示す。ハイブリッドパッ
ケージにおける異なるタイプの要素は、代表的に半田付
けの間に要素を劣化させずに加熱できる温度上限を有す
る。そのような劣化を避けるため、要素は基板に半田付
け階層アプローチを用いて取付けられ、それにおいて
は、要素はプロセス温度が下がる順序の異なる半田組成
を用いて温度抵抗の下がる順序で半田付けされる。例え
ば、９６．４％Ａｕ−３．６％Ｓｉは約３７０℃の共晶
温度をもち、代表的には約３９０〜４２０℃のプロセス
温度に加熱されて、要素と基板との間の共晶接合を形成
する。このプロセス温度よりも上の温度上限を有する要
素はＡｕ−Ｓｉ半田を用いて最初に基板に取付けられ
る。Ａｕ−Ｇｅ半田は、Ａｕ−Ｓｉ半田の共晶温度より
低く、Ａｕ−Ｓｎ半田の共晶温度よりも高い共晶温度を
もつ。従って、Ａｕ−Ｓｉ半田プロセス温度範囲よりも
低くてＡｕ−Ｓｎ半田プロセス温度よりも高い温度上限
をもつ要素はＡｕ−Ｇｅ半田を用いて次に基板に取付け
られる。半田付けの階層が完了するまで、このプロセス
が繰返される。
【０００４】既存の金ベースの半田は、ハイブリッドパ
ッケージのようなマイクロエレクトロニクス組立体にお
いて、Ａｕ−Ｓｎ半田のプロセス温度より低い温度上限
を有する要素を取付けるのに用いることができないた
め、完全に満足できるものではない。８０％Ａｕ−２０
％Ｓｎの半田は約２８０℃の共晶温度を有し、半田付け
の間に完全な融解が確実に生じるように代表的には約３
１０〜３３０℃に加熱される。このプロセス温度範囲は
いくつかの要素を劣化させ得る。Ｓｎ−Ｐｂ半田のよう
な在来の半田組成はそのような要素を取付けるのに十分
に低いプロセス温度を有するが、これらの半田は満足で
きる接合を形成するためにフラックスを要求する。従っ
て、これらの半田はフラックスにより劣化し得るマイク
ロ光エレクトロニクスデバイスを含むハイブリッドパッ
ケージに用いるのには適していない。
【０００５】よって、(i) フラックスを要求することが
なく、且つ、(ii)比較的低温で融解し、公知の金ベース
の半田で用いられるのに比べてより低いプロセス温度で
要素を取付けるのに好適な、半田組成と、その半田組成
を用いてハイブリッドパッケージのようなマイクロエレ
クトロニクス組立体において要素を基板に取付ける方法
へのニーズがある。
【０００６】
【課題を解決するための手段】本発明は、半田材料と、
上述のニーズを満足する半田材料を用いてハイブリッド
パッケージのようなマイクロエレクトロニクス組立体に
おいて要素を基板にフラックスレスで半田付けする方法
を提供する。半田材料はコアとコアの少なくとも一部分
を被覆する金の層とを含む。コアは錫、鉛及び銀のよう
な微量の他の成分を含むことができる。合金は好ましく
は本質的に少なくとも約３０wt％の錫と残量の鉛とから
なる。この組成は約２５０℃より低い温度で融解する。
このコア組成を含む半田材料はコアの合金を融解し半田
接合を形成するのに約２８０℃よりも低い温度に加熱す
ることができる。合金は好ましくは本質的に約６３wt％
の錫と約３７wt％の鉛との共晶組成からなり、約１８３
℃の共晶温度で融解する。このコア組成を含む半田材料
は要素と基板とを接合するのに約２３０℃よりも低いプ
ロセス温度に加熱することができる。半田材料の加熱は
好ましくは不活性ガス雰囲気下で行われる。
【０００７】金の層は好ましくは無電解メッキプロセス
を用いてコア上に付着される。無電解メッキは非常によ
い被覆と厚さの均一性を有する金の層を提供する。要素
と基板とは代表的にはそれぞれが表面の酸化を防止する
金の層を有する。半田材料は約３wt％よりも少ない金を
含む要素と基板との間の接合を提供するための有効厚さ
を有する。より高い金のパーセンテージは接合の機械特
性を劣化させ得る。マイクロエレクトロニクス組立体に
おいて要素を基板に取付ける方法は、半田材料を要素と
基板との間に配置し、半田材料を有効温度に加熱して、
半田材料を融解して半田接合を形成する。有効温度はコ
アの組成に依存する。接合は好ましくは約３wt％より少
ない金を含む。従って、本発明による半田材料と、マイ
クロエレクトロニクス組立体における要素を基板に取付
ける方法とは、（ｉ）フラックスレスの半田付けを可能
にする（ｉｉ）比較的低いプロセス温度を有し、ハイブ
リッドパッケージにおいて公知の金ベースの半田で用い
ることができるのに比べてより低温で要素を取付けるの
を好適にし、（ｉｉｉ）コントロールされた金含有を有
する接合を形成する。
【０００８】
【発明の実施の形態】図面を参照すると、図１は本発明
による半田材料１０を要素１２とハイブリッドパッケー
ジ１６のようなマイクロエレクトロニクス組立体１６に
おいて要素１２を支持する基板１４との間に配置したよ
うすを示している。半田材料１０は要素１２と基板１４
との間の半田接合の形成に先だって示されている。要素
１２は、例えば、Ｖ形グルーブ、モジュレータ、導波
管、標準電子要素、マイクロ波要素、レンズ、ファイバ
ーホルダー、トランスミッタ、レシーバ、フィードスル
ー、その他とすることができる。基板１４は、例えば、
金属化セラミック、金属化パッケージ、その他とするこ
とができる。
【０００９】半田材料１０はコア１８とコア１８上の層
２０とを含む。コア１８は錫（Ｓｎ）と鉛（Ｐｂ）とを
含むことができる。コア１８上の層２０は本質的に金か
らなる。半田材料１０は約２５０℃より低い融解温度を
有することが好ましく、従って、約２８０℃より低いプ
ロセス温度となる。代表的には、半田材料１０はその融
解温度よりも約３０℃から約５０℃高い温度に加熱さ
れ、完全な融解が生じ、良好な半田接合が形成されるこ
とを確実にする。イナートガス雰囲気を用いるのが好ま
しい。コア１８は本質的に少なくとも約３０wt％の錫と
残量の鉛とからなることができる。図２に示した錫−鉛
平衡状態図を参照すると、本質的に３０wt％の錫と７０
wt％の鉛とからなる合金の液相線温度は約２５５℃であ
る。この組成は約１８３℃（共晶温度）から約２５５℃
の温度範囲にわたって融解する。約３０wt％錫と共晶組
成との間の合金は減少する液相線温度を有する。約６３
wt％よりも多く錫を含む合金は錫の融解温度である２３
２℃に向って増加する液相線温度を有する。
【００１０】コア１８は好ましくは約６３wt％の錫と約
３７wt％の鉛との共晶組成を有し、それによりコア１８
の融解温度はわずかに約１８３℃となる。この組成のプ
ロセス温度は約２３０℃よりも低くなる。この低いプロ
セス温度は、公知の金ベースの半田では半田付けの間に
劣化し得る要素を取付けるのに半田材料１０を用いるこ
とを可能にする。従って、半田材料１０は組立体１６の
半田付けの階層に追加的な低温の段階を提供することが
できる。約１〜５wt％より少ない少量の銀のような他の
成分を少なくとも約３０wt％の錫と鉛とを含んでコア１
８を形成する錫−鉛合金に加えることができる。例え
ば、本質的に約６２．５wt％の錫、３６．１wt％の鉛、
及び１．４wt％の銀からなる合金は約１７９℃の好適な
低い融解温度を有する。半田接合の微細構造と機械特性
を劣化させない少量の他の成分を代りにコア１８を形成
する錫−鉛合金に加えてもよい。
【００１１】以下に詳細に説明するように、半田接合内
の金の量は好ましくは約３wt％より少なく維持されて、
高いパーセンテージに関連した問題を避ける。約３wt％
より低い金レベルは錫−鉛合金の融解温度にコア１８の
好ましい組成範囲にわたって著しい効果を有さない。従
って、半田材料１０のプロセス温度はコア１８の融解温
度に基づいて近似することができる。コア１８は代表的
にはシートの形態を有する。以下に説明するように、半
田材料１０は、半田接合内において金の量に対して十分
な量の錫を含み、接合の良好な機械特性を与えるように
有効厚さを有する。金の層２０は無電解メッキプロセス
を用いてコア１８上に付けるのが好ましい。無電解メッ
キプロセスが実行されて、本質的に約６３wt％の錫と約
３７wt％の鉛からなるコア上に金メッキ層が生成され
た。得られた金の層はコアの実質的に全外表面上で約
０．１μｍの高度に均一な厚さを有していた。コアをメ
ッキするのに用いたメッキ溶液は、カリフォルニア州 A
naheim の、Technic,Inc.から入手可能な OROMERSE MN
であった。メッキ溶液は機械的に撹拌された。溶液の
温度は約８５℃で、メッキ時間は約２分であった。
【００１２】コア上の金メッキの非常によい付着力、実
質的に完全な被覆、及び厚さの均一性は、錫上への金メ
ッキに関連してよく知られた問題に照らすと予想し難い
ものであった。コア１８上の金の層２０は半田材料１０
をフラックスなしに使用することを可能にする。無電解
メッキプロセスはメッキの間にコアの外表面から実質的
にすべての酸化物を除去する。半田材料１０の低い融解
温度とフラックスレスの半田付け可能性との組合わせは
公知の金ベースの半田と比較して重要な利点を提供す
る。特に、半田材料１０はマイクロエレクトロニクス組
立体において公知の金ベースの半田のプロセス温度によ
り劣化し得る要素を取付けるのに使用することができ
る。半田材料１０は半田付けの階層に、公知の金ベース
の半田で用いることができる最も低いプロセス温度（す
なわち、Ａｕ−Ｓｎ半田で用いられる約３１０〜３３０
℃）よりも著しく低いプロセス温度の段階を加える。半
田材料１０は汚染を防止するために溶接密閉されるハイ
ブリッドパッケージで用いるのに特に有利である。フラ
ックスはハイブリッドパッケージの要素に有害な影響を
もち得る。さらに、半田材料１０はマイクロ光エレクト
ロニクスデバイスを含むハイブリッドパッケージにその
ようなデバイスのパフォーマンスを劣化させずに用いる
ことができる。半田材料１０は光エレクトロニクスデバ
イスを取付けるのに、そしてハイブリッドパッケージに
おける光エレクトロニクスデバイスを含んだ他のタイプ
の要素を取付けるのに用いることができる。
【００１３】要素１２は代表的には拡散バリア層２２を
その下面２４上に有し、金の層２６をバリア層２２上に
有する。バリア層２２は無電解メッキプロセスにより付
着されたニッケル層とすることができる。基板１４は代
表的には金の層２８をその上面３０上に有する。金の層
２６及び２８は酸化を防止するために付着される。層２
６及び２８の厚さは代表的には約０．１μｍである。錫
含有合金での金の重量パーセンテージは合金の微細構造
と機械特性に顕著な影響を持つことが知られている。特
に、金の含有の増加は錫−鉛の微細構造を粗雑にし、降
伏強さを減少させる。金は振動剪断条件のもとで剪断方
向に沿って整列したもろいＡｕＳｎ4 又はＡｕ（Ｓｎ，
Ｐｂ）4 の合金構造を形成することができる。加えて、
金は金含有半田接合においてボイドの形成を促進する。
従って、半田材料１０内の金の量は、半田接合の欠陥を
減少させ、満足のいく低サイクル疲れ寿命を達成し、も
ろい破断挙動を減少させるために制限される。半田材料
１０を用いて形成された半田接合内の約３wt％より低い
金レベルはこれらの問題に打勝つのに好ましい。
【００１４】コア１８上の金の層２０、要素１２上の金
の層２６、及び基板１４上の金の層２８のそれぞれの約
０．１μｍの厚さに対して、半田材料１０は好ましくは
少なくとも約５０μｍの厚さを有する。半田材料１０の
この厚さは要素１２と基板１４との間の結果としての接
合内に十分な量の錫及び鉛を提供し、接合は約３wt％よ
り少ない金を含む。より大きな厚さの半田材料１０を用
いて半田接合内の金の重量パーセンテージをさらに低減
することができる。図３は本発明による半田材料１０を
用いたフラックスレスの半田付け方法により形成された
代表的な半田接合の微細構造を示している。図示のよう
に、コア１８上の金の層２０及び要素１２上の金の層２
６、金の層２０、及び基板１４上の金の層２８は溶融半
田内に融解している。コア１８は鉛に富んだ相３６と錫
に富んだ相３８とを含む。
【００１５】金の層２０、２６、及び２８は関連するす
べての金属表面の酸化を防止し、半田付けプロセスをフ
ラックスなしに実行することを可能にする。従って、半
田材料１０はフラックスにより劣化し得るマイクロ光エ
レクトロニクスデバイスのような要素を取付けるのに使
用することができる。半田材料１０はまたマイクロ光エ
レクトロニクス要素が既にその上に存在する組立体にお
ける要素の取付けを可能にする。半田材料１０は公知の
金ベースの半田材料で達成できたのよりも低い温度の段
階を半田付けの階層に加える。本発明についてある好ま
しい態様を参照して詳細に説明したけれども他の態様も
可能である。従って、添付したクレームの範囲はここに
含まれる好ましい態様の記載に限定されるべきではな
い。
【図面の簡単な説明】
【図１】半田接合の形成に先だってマイクロエレクトロ
ニクス組立体における要素と基板との間に本発明による
半田材料を配置したようすを示している。
【図２】錫−鉛相の平衡状態図である。
【図３】半田接合の微細構造を示している。
【符号の説明】
１０ 半田材料 １２ 要素 １４ 基板 １６ ハイブリッドパッケージ １８ コア ２０ 層 ２２ 拡散バリア層 ２４ 下面 ２６ 金の層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 23/10 Ｈ０１Ｌ 23/10 Ｂ Ｈ０５Ｋ 3/34 ５１２ Ｈ０５Ｋ 3/34 ５１２Ｃ

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 マイクロエレクトロニクス組立体におけ
    る基板に要素をフラックスレスで半田付けする方法であ
    って、かかる方法は、 ａ）マイクロエレクトロニクス組立体の要素と基板との
    間に半田材料を配置して、半田材料は、（ｉ）少なくと
    も約３０wt％の錫と鉛を含むコアと、（ｉｉ）少なくと
    もコアの一部分を被覆する本質的に金からなる層と、を
    含み、 ｂ）半田材料を有効温度にまで加熱して半田材料を融解
    し、要素と基板との間の接合を形成する段階を含むこと
    を特徴とする方法。
  2. 【請求項２】 半田接合は約３wt％より少ない金を含む
    ことを特徴とする請求項１に記載の方法。
  3. 【請求項３】 金の層は無電解メッキプロセスを用いて
    コア上に付着していることを特徴とする請求項１に記載
    の方法。
  4. 【請求項４】 要素はマイクロ光エレクトロニクス要素
    であることを特徴とする請求項１に記載の方法。
  5. 【請求項５】 ｉ）要素と基板のそれぞれは金の層を含
    み、 ｉｉ）半田接合は約３wt％より少ない金を含む、 ことを特徴とする請求項１に記載の方法。
  6. 【請求項６】 ｉ）要素と基板のそれぞれは少なくとも
    約０．１μｍの厚さを有する金の層を含み、 ｉｉ）コア上の金の層は少なくとも約０．１μｍの厚さ
    を有し、 ｉｉｉ）半田材料は少なくとも約５０μｍの厚さを有す
    る、ことを特徴とする請求項１に記載の方法。
  7. 【請求項７】 マイクロエレクトロニクス組立体はハイ
    ブリッドパッケージであることを特徴とする請求項１に
    記載の方法。
  8. 【請求項８】 請求項１に記載の方法により形成された
    マイクロエレクトロニクス組立体。
  9. 【請求項９】 ハイブリッドパッケージにおける基板に
    要素をフラックスレスで半田付けする方法であって、か
    かる方法は、 ａ）ハイブリッドパッケージの要素と基板との間に半田
    材料を配置して、半田材料は、（ｉ）本質的に約６３wt
    ％の錫と約３７wt％の鉛とからなるコアと、（ｉｉ）実
    質的にコアを被覆する本質的に金からなる層と、を含
    み、 ｂ）半田材料を約２８０℃よりも低い温度に加熱して半
    田材料を融解し、要素と基板との間の接合を形成する段
    階を含む方法において、接合は約３wt％より少ない金を
    含むことを特徴とする方法。
  10. 【請求項１０】 マイクロエレクトロニクス組立体にお
    ける基板に要素をフラックスレスで半田付けする方法で
    あって、かかる方法は、 ａ）マイクロエレクトロニクス組立体の要素と基板との
    間に半田材料を配置して、半田材料は、（ｉ）本質的に
    少なくとも約３０wt％の錫と残量の鉛とからなるコア
    と、（ｉｉ）少なくともコアの一部分を被覆する本質的
    に金からなる層と、を含み、 ｂ）半田材料を約２８０℃よりも低い温度に加熱して、
    要素と基板との間の接合を形成する段階を含むことを特
    徴とする方法。
  11. 【請求項１１】 半田接合は約３wt％より少ない金を含
    むことを特徴とする請求項１０に記載の方法。
  12. 【請求項１２】 金の層は無電解メッキプロセスを用い
    てコア上に付着していることを特徴とする請求項１０に
    記載の方法。
  13. 【請求項１３】 要素はマイクロ光エレクトロニクス要
    素であることを特徴とする請求項１０に記載の方法。
  14. 【請求項１４】 ｉ）要素と基板のそれぞれは金の層を
    含み、 ｉｉ）半田接合は約３wt％より少ない金を含む、ことを
    特徴とする請求項１０に記載の方法。
  15. 【請求項１５】 マイクロエレクトロニクス組立体はハ
    イブリッドパッケージであることを特徴とする請求項１
    ０に記載の方法。
  16. 【請求項１６】 請求項１０に記載の方法により形成さ
    れたマイクロエレクトロニクス組立体。
  17. 【請求項１７】 ａ）少なくとも約３０wt％の錫と鉛と
    を含むコアと、 ｂ）少なくともコアの一部分を被覆する本質的に金から
    なる層と、を含むことを特徴とする半田材料。
  18. 【請求項１８】 金の層は無電解メッキプロセスを用い
    てコア上に付着していることを特徴とする請求項１７に
    記載の半田材料。
  19. 【請求項１９】 ａ）本質的に少なくとも約３０wt％の
    錫と残量の鉛とからなるコアと、 ｂ）少なくともコアの一部分を被覆する本質的に金から
    なる層と、を含み、半田材料は約２８０℃よりも低い融
    解温度を有することを特徴とする半田材料。
  20. 【請求項２０】 金の層は無電解メッキプロセスを用い
    てコア上に付着していることを特徴とする請求項１９に
    記載の半田材料。
  21. 【請求項２１】 ａ）本質的に約６３wt％の錫と約３７
    wt％の鉛とからなる コアと、ｂ）実質的にコアを被覆する本質的に金からな
    る層と、を含み、金の層は無電解メッキプロセスを用い
    てコア上に付着していることを特徴とする半田材料。
  22. 【請求項２２】 ａ）本質的に少なくとも約３０wt％の
    錫と残量の鉛とからなるコアを提供し、 ｂ）コア上に本質的に金からなる層を付着させる段階を
    含むことを特徴とする半田材料の形成方法。
  23. 【請求項２３】 金の層は無電解メッキプロセスを用い
    てコア上に付着していることを特徴とする請求項２２に
    記載の方法。
  24. 【請求項２４】 ａ）本質的に約６３wt％の錫と約３７
    wt％の鉛とからなるコアを提供し、 ｂ）無電解メッキプロセスを用いて本質的に金からなる
    層をコア上に付着させる段階を含むことを特徴とする半
    田材料の形成方法。
JP10275099A 1997-09-29 1998-09-29 金メッキされた半田材料及び半田を用いたフラックスレスの半田付け方法 Pending JPH11170083A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US93769097A 1997-09-29 1997-09-29
US08/937690 1997-09-29

Publications (1)

Publication Number Publication Date
JPH11170083A true JPH11170083A (ja) 1999-06-29

Family

ID=25470273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10275099A Pending JPH11170083A (ja) 1997-09-29 1998-09-29 金メッキされた半田材料及び半田を用いたフラックスレスの半田付け方法

Country Status (4)

Country Link
US (1) US6203929B1 (ja)
EP (1) EP0904887A1 (ja)
JP (1) JPH11170083A (ja)
KR (1) KR19990029741A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004202581A (ja) * 2002-12-24 2004-07-22 Agilent Technol Inc ハーメチックシールを形成するシステム及び方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176999A (ja) * 2000-11-27 2001-06-29 Tanaka Kikinzoku Kogyo Kk 電子部品の気密封止方法
US8348139B2 (en) * 2010-03-09 2013-01-08 Indium Corporation Composite solder alloy preform
JP5601275B2 (ja) * 2010-08-31 2014-10-08 日立金属株式会社 接合材料、その製造方法、および接合構造の製造方法
KR101626511B1 (ko) 2015-12-01 2016-06-01 동의대학교 산학협력단 유니버설 조인트의 윤활유 공급장치
CN108346952B (zh) * 2018-01-25 2020-11-24 番禺得意精密电子工业有限公司 电连接器固持装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2503564A (en) * 1944-09-02 1950-04-11 Bell Telephone Labor Inc Soldering composition
FR1483574A (ja) * 1965-06-24 1967-09-06
GB2036794A (en) * 1978-11-28 1980-07-02 Semi Alloys Inc Solder Preform
US4645116A (en) * 1982-10-08 1987-02-24 At&T Bell Laboratories Fluxless bonding of microelectronic chips
JPS61137697A (ja) * 1984-12-07 1986-06-25 Hitachi Ltd 成形半田およびその製造方法
JPH0746747B2 (ja) * 1986-09-09 1995-05-17 松下電器産業株式会社 半導体レーザのボンディング方法
GB2221570B (en) * 1988-08-04 1992-02-12 Stc Plc Bonding a semiconductor to a substrate
US5341980A (en) * 1990-02-19 1994-08-30 Hitachi, Ltd. Method of fabricating electronic circuit device and apparatus for performing the same method
US5878943A (en) * 1990-02-19 1999-03-09 Hitachi, Ltd. Method of fabricating an electronic circuit device and apparatus for performing the method
JPH0484449A (ja) * 1990-07-27 1992-03-17 Shinko Electric Ind Co Ltd Ｔａｂテープ
US5086966A (en) * 1990-11-05 1992-02-11 Motorola Inc. Palladium-coated solder ball
US5622305A (en) * 1995-05-10 1997-04-22 Lucent Technologies Inc. Bonding scheme using group VB metallic layer
US6037065A (en) * 1995-12-19 2000-03-14 The Westaim Corporation Spheres useful in a detachable connective medium for ball grid array assemblies
US6119920A (en) * 1996-12-20 2000-09-19 Rf Monolithics, Inc. Method of forming an electronic package with a solder seal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004202581A (ja) * 2002-12-24 2004-07-22 Agilent Technol Inc ハーメチックシールを形成するシステム及び方法

Also Published As

Publication number Publication date
KR19990029741A (ko) 1999-04-26
US6203929B1 (en) 2001-03-20
EP0904887A1 (en) 1999-03-31

Similar Documents

Publication Publication Date Title
US8013428B2 (en) Whisker-free lead frames
KR100213695B1 (ko) 주석-비스무트 솔더 페이스트 및 고온 특성이 개량된 접속을 형성하는데 페이스트를 사용하는방법
US4418857A (en) High melting point process for Au:Sn:80:20 brazing alloy for chip carriers
US5931371A (en) Standoff controlled interconnection
KR20030070075A (ko) 땜납 박 및 반도체 장치 및 전자 장치
US20050139644A1 (en) Electronic devices and methods of forming electronic devices
JP2002307188A (ja) Ｚｎ−Ａｌ系はんだを用いた製品
JPH0788679A (ja) 無鉛すずアンチモン・ビスマス銅はんだ合金
JP2002301588A (ja) はんだ箔および半導体装置および電子装置
JP2004174522A (ja) 複合はんだ、その製造方法および電子機器
JP2002009433A (ja) 高密度カラム・グリッド・アレイ接続とその作製方法
US4634638A (en) High melting point copper-gold-tin brazing alloy for chip carriers
JP2000307228A (ja) 鉛を含まないはんだ接合方法及びこれによって製造された電子モジュール
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
WO2005117112A1 (ja) 半導体装置用リードフレーム
JP2001298051A (ja) はんだ接続部
JPS641060B2 (ja)
JPH02117772A (ja) 金属表面の結合方法
US6203929B1 (en) Gold plated solder material and method of fluxless soldering using solder
KR100454490B1 (ko) 칩-기판 접촉부를 제조하기 위한 방법 및 장치
US6742248B2 (en) Method of forming a soldered electrical connection
EP1716264A2 (en) Lead-free solder composition for substrates
JP2001237279A (ja) 半導体装置及びそれを用いた電子装置
JP2002160089A (ja) 気密端子およびその製造方法
JP2004514559A (ja) ぬれ性の改善された鉛非含有合金

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070606

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140622

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250