JPS641060B2 - - Google Patents

Info

Publication number
JPS641060B2
JPS641060B2 JP57182217A JP18221782A JPS641060B2 JP S641060 B2 JPS641060 B2 JP S641060B2 JP 57182217 A JP57182217 A JP 57182217A JP 18221782 A JP18221782 A JP 18221782A JP S641060 B2 JPS641060 B2 JP S641060B2
Authority
JP
Japan
Prior art keywords
nickel
gold
pin
pins
molybdenum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57182217A
Other languages
English (en)
Other versions
JPS58119663A (ja
Inventor
Nauinchandora Masuta Raji
Sutanree Pitsutoraa Maauin
Ansonii Totsuta Hooru
Jooji Einsurii Nooman
Harii Paamateia Hooru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS58119663A publication Critical patent/JPS58119663A/ja
Publication of JPS641060B2 publication Critical patent/JPS641060B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process

Description

【発明の詳細な説明】 本発明の分野 本発明は、電子的パツケージ部材のろう付け方
法に係り、更に具体的に云えば、多層セラミツク
基板に接続ピンを結合させるための接合手段に係
る。
従来技術 接続ピンを取付けられた多層セラミツク基板の
組立体により半導体チツプ・モジユールを形成す
るための従来技術は、通常大きな問題を有してい
る。その1つの問題は、もろい材料である、
Ni3Sn2及びNi3Sn4の如き、NiSn金属間化合物の
形成である。その問題は、ろう化合物からの錫と
入出力パツドからのめつきされたニツケルとの間
の反応の結果生じる。モジユールの取扱又は脱着
中に接続ピンが応力を受けたとき、上記金属間化
合物は弱い平面となり、その弱い領域に於て破損
が生じることになる。この様な型の破損に於て
は、ピンを再び取付けるために再加工することが
難しい。更に、チツプの再加工回数が増せば、金
属間化合物の層が成長して連続的な層が形成さ
れ、ピンの引張り強さが低下する。
接続ピンを有する半導体モジユールの製造に於
けるもう1つの問題は、不適当なピンの移動であ
り、その結果生じるピンと係合ソケツトとの間の
誤つた整合である。半導体チツプの再加工中に用
いられる350℃の如き温度は、固相及び液相の領
域である。例えば、350℃で行われるチツプ結合
工程中に、Ni−Sn金属間化合物が形成される。
Au−Snは285℃に於て共融であることが知られ
ている。従つて、そのろう化合物は部分的に融解
し、ピンの結合部が軟化する。結合部の流動はピ
ンを傾斜させ、その結合部が固化するとき、その
ピンは誤つた整合を生じる。その結果、そのモジ
ユールは接続ソケツト中に適切に挿入され得ず、
又ピンはチツプの再加工中に基板を保持するため
に用いられる標準的治具中に嵌合しない。
本出願人による特願昭56−185627号の明細書
は、チツプ支持基板に電気的接続ピン及び他の構
成素子を接合する方法について開示している。こ
の方法は、ろう化合物と金属間化合物との間に金
の障壁を設ける。そのろう化合物の融点は、再融
解温度に於ける液体含有量が減少してピンの移動
が防がれる様な温度である。
本発明の要旨 本発明の目的は、多層セラミツク基板に電気的
接続素子をろう付けするための劣化しない丈夫な
手段を提供することである。
第1図及び第2図において、電子回路を支持す
るための組立体は、一表面上にモリブデン・パツ
ド12を付着された多層セラミツク基板10を含
む。モリブデン・パツド12は、未焼結シートに
スクリーン印刷され、約1550℃で焼成される。モ
リブデン・パツド12上にニツケルの被膜14が
拡散される。
本発明の方法に従つて、例えばEngelhard
E696A又はE684A(商品名)の如き有機結合剤中
の純粋な金の金属より成る金ペーストがニツケル
被膜14上にスクリーン印刷される。その金ペー
ストは、上記結合剤及びビヒクルを除去するとと
もに、金の金属を濃密化して金−ニツケルの固溶
体を形成するために、680乃至850℃の範囲の温度
で焼成される。金とニツケルとは、完全に混和し
得る。上記金ペーストは、ガラス相及び添加物と
しての酸化物を何ら有していない。この金の金属
は、水素雰囲気の如き還元性の及び/若しくは湿
つた周囲雰囲気中で略700℃の温度に於て焼結さ
れる。その焼結中に、上記有機結合剤は、周囲雰
囲気中に何ら残渣を残さずに燃焼する。液相の
Au−SnはNiと相互に作用して、Ni−Sn及び金
属間化合物を生じる。
ニツケルを拡散されたモリブデン・パツド上に
金の金属がスクリーン印刷される本発明の方法に
よつて、金はAu−Snろう化合物16中に溶解し
てその融点を上昇せしめ、その結果より多量の固
相を維持することにより結合部18とピン20と
の間の劣化を防ぐ。そのAu−Snろう化合物は、
ニツケルめつきされたユバール(商品名)のピン
20を、セラミツク基板上のニツケルめつき表面
14に結合させる。代替的に、ピン20はAu−
Ni又はAu−Pdの合金で被覆され得る。
金は、被膜14中のニツケルと固溶体を形成し
そしてNi−Sn金属間化合物22の不連続的分散
を生ぜしめ、その結果分散による強化現象によつ
て結合部を強化する。この方法を用いることによ
り、結合部は、多数回のチツプの再融解の関数と
して生じる劣化を生じない。第2図は10回の再融
解処理後の金属間化合物22の分散を示してい
る。
本発明の方法は、例えば、6500Kg/cm2の軟性の
頭部を有するピンの使用を可能にし、従つて故障
がピンの軸及びピンの軸とピン頭部との結合部に
於て生じる。これは、金属間化合物の層の破損に
より故障が生じる場合と異なつて、便利且つ安価
な修理を施され得る。
本発明の方法によれば、従来技術に於て生じた
如き不完全な焼結及び金属間化合物の多孔性を生
ぜしめ得る、不完全な燃焼から生じ得る炭素の残
渣が何ら生じない。過度の多孔性はAu−Snろう
化合物を浸透させ、ニツケルと反応させて、極め
て望ましくないもろい金属間化合物の連続的な層
を形成させる。
本発明の方法によれば、回路チツプを支持する
ために有用なセラミツク基板と接続ピンとの間の
結合部のために、連続的なNi−Sn金属間化合物
の層を何ら有していないAu−Ni固溶体が得られ
る。その金属間化合物は効果的に分散され、従つ
て結合部が破損される可能性が最小限にされる。
金属間化合物が減少されるので、より多量の金が
結合部を強化するために用いられ得る。
代替的に、金はニツケルの被膜上にめつき又は
スクリーン印刷され、680乃至850℃の如き高温に
されて、金−ニツケル固溶体を形成してもよい。
又は、金−ニツケルの陰極を用いて、金−ニツケ
ル固溶体がモリブデン上にスパツタされてもよ
い。
本発明の方法は、次の特徴を有している。
1 劣化しないろう結合部が形成される。
2 再融解の関数として生じるピンの傾斜が生じ
ない。
3 Au−Ni固溶体の形成により分散によつて結
合部が強化される。
4 680乃至850℃の還元性雰囲気中で金が95乃至
100%の密度に焼結される。
5 金の焼結及びニツケルの拡散が同時に行われ
得る。
【図面の簡単な説明】
第1図及び第2図は各々、本発明の方法に従つ
て1回及び10回再融解された後の接続ピンを有す
る多層セラミツク基板を示す断面図である。 10……多層セラミツク基板、12……モリブ
デン・パツド、14……ニツケルの被膜、16…
…Au−Snろう化合物、18……結合部、20…
…ピン、22……Ni−Sn金属間化合物。

Claims (1)

  1. 【特許請求の範囲】 1 下記工程を含む、セラミツク基板に金属被覆
    接続ピンを結合する方法。 (イ) 上記基板表面にモリブデンの層を付着する工
    程。 (ロ) 上記モリブデン層上にニツケルの被膜を付着
    する工程。 (ハ) 上記ニツケル被膜上に金の被膜を付着する工
    程。 (ニ) 上記ニツケル被膜の一部を上記モリブデンの
    層内へ拡散させる工程及び上記ニツケルの被膜
    及び上記金の被膜を連続的な金−ニツケル固溶
    体に変換する工程を、夫々上記(ロ)及び(ハ)の工程
    後別個にもしくは上記(ハ)の工程後同時に行なう
    加熱工程。 (ホ) 上記セラミツク基板に設けられた金属層を介
    して上記ピンをろう付けする工程。
JP57182217A 1981-12-31 1982-10-19 接続ピンの結合方法 Granted JPS58119663A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US336246 1981-12-31
US06/336,246 US4824009A (en) 1981-12-31 1981-12-31 Process for braze attachment of electronic package members

Publications (2)

Publication Number Publication Date
JPS58119663A JPS58119663A (ja) 1983-07-16
JPS641060B2 true JPS641060B2 (ja) 1989-01-10

Family

ID=23315212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57182217A Granted JPS58119663A (ja) 1981-12-31 1982-10-19 接続ピンの結合方法

Country Status (4)

Country Link
US (1) US4824009A (ja)
EP (1) EP0083436B1 (ja)
JP (1) JPS58119663A (ja)
DE (1) DE3279431D1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58184748A (ja) * 1982-04-23 1983-10-28 Tanaka Kikinzoku Kogyo Kk 半導体用リ−ドピンのろう付方法
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
US4664309A (en) * 1983-06-30 1987-05-12 Raychem Corporation Chip mounting device
JPS60198760A (ja) * 1984-03-22 1985-10-08 Nec Corp ろう付け方法
JPS60198762A (ja) * 1984-03-22 1985-10-08 Nec Corp ピン付基板およびその製造方法
JPS60198761A (ja) * 1984-03-22 1985-10-08 Nec Corp ろう付け方法
JPS60198763A (ja) * 1984-03-22 1985-10-08 Nec Corp ピン付基板およびその製造方法
US5038195A (en) * 1990-02-09 1991-08-06 Ibm Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate
US5121871A (en) * 1990-04-20 1992-06-16 The United States Of America As Represented By The United States Department Of Energy Solder extrusion pressure bonding process and bonded products produced thereby
US5520752A (en) * 1994-06-20 1996-05-28 The United States Of America As Represented By The Secretary Of The Army Composite solders
JP3444245B2 (ja) * 1999-09-03 2003-09-08 日本電気株式会社 無電解ニッケル/金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法
KR100788011B1 (ko) * 1999-12-21 2007-12-21 어드밴스드 마이크로 디바이시즈, 인코포레이티드 플립 칩 접속부를 신뢰성 있게 하기 위해 솔더를 사용한유기 패키지
US6229207B1 (en) 2000-01-13 2001-05-08 Advanced Micro Devices, Inc. Organic pin grid array flip chip carrier package
US7172511B2 (en) * 2005-01-03 2007-02-06 Casey Thomas P Amusement ride
US8125081B2 (en) * 2006-01-16 2012-02-28 Nec Corporation Semiconductor device, printed wiring board for mounting the semiconductor device and connecting structure for these
US7631879B2 (en) * 2006-06-21 2009-12-15 General Electric Company “L” butt gap seal between segments in seal assemblies
US11583960B2 (en) * 2019-09-25 2023-02-21 Morgan Advanced Ceramics, Inc. High temperature capable braze assembly

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3006069A (en) * 1957-05-23 1961-10-31 Rca Corp Method of sealing a metal member to a ceramic member
US3053699A (en) * 1960-03-25 1962-09-11 Western Electric Co Dip coating process
GB1027525A (ja) * 1962-03-02
US3199189A (en) * 1962-03-29 1965-08-10 Alloys Unltd Inc Gold alloy cladding
US3340602A (en) * 1965-02-01 1967-09-12 Philco Ford Corp Process for sealing
US3496630A (en) * 1966-04-25 1970-02-24 Ltv Aerospace Corp Method and means for joining parts
JPS4814505B1 (ja) * 1969-04-09 1973-05-08
US3648357A (en) * 1969-07-31 1972-03-14 Gen Dynamics Corp Method for sealing microelectronic device packages
US3664868A (en) * 1970-03-16 1972-05-23 American Lava Corp Gold metallizing of refractory metals on ceramic substrates
JPS5288370A (en) * 1976-01-20 1977-07-23 Hitachi Ltd Electronic watch
JPS5353551A (en) * 1976-10-26 1978-05-16 Nippon Electric Co Method of brazing ceramic
JPS54153573A (en) * 1978-05-25 1979-12-03 Mitsubishi Electric Corp Manufacture for compound semiconductor device
US4291815B1 (en) * 1980-02-19 1998-09-29 Semiconductor Packaging Materi Ceramic lid assembly for hermetic sealing of a semiconductor chip
US4418857A (en) * 1980-12-31 1983-12-06 International Business Machines Corp. High melting point process for Au:Sn:80:20 brazing alloy for chip carriers

Also Published As

Publication number Publication date
US4824009A (en) 1989-04-25
EP0083436A2 (en) 1983-07-13
JPS58119663A (ja) 1983-07-16
EP0083436B1 (en) 1989-02-01
DE3279431D1 (en) 1989-03-09
EP0083436A3 (en) 1985-06-19

Similar Documents

Publication Publication Date Title
JPS641060B2 (ja)
US6574859B2 (en) Interconnection process for module assembly and rework
US4418857A (en) High melting point process for Au:Sn:80:20 brazing alloy for chip carriers
JP2590450B2 (ja) バンプ電極の形成方法
KR100548114B1 (ko) 땜납 박 및 반도체 장치 및 전자 장치
KR970010893B1 (ko) 동력학적 땜납 페이스트 조성물
US7388296B2 (en) Wiring substrate and bonding pad composition
JPH0831835A (ja) 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
JP2006237215A (ja) 半導体装置およびその製造方法
EP0082271A2 (en) Methods of brazing adjoining surfaces of elements, brazing alloys, and structures comprising brazed joints
JP3597810B2 (ja) はんだペーストおよび接続構造
JPH02304958A (ja) 電子回路装置
JP2000151095A (ja) プリント配線基板に対する部品のはんだ付け方法、プリント配線基板の作製方法
CN101119827B (zh) 用于具有不同基板的热可靠封装的方法和配置
JP2001274539A (ja) 電子デバイス搭載プリント配線板の電極接合方法
JP2001358277A (ja) ピン立設基板
JP4951932B2 (ja) パワーモジュール用基板の製造方法
JPH07118498B2 (ja) 電気的接合部
JPH11170083A (ja) 金メッキされた半田材料及び半田を用いたフラックスレスの半田付け方法
JPH10335805A (ja) 電子部品の実装方法
JP3544439B2 (ja) 接続ピンと基板実装方法
JP4071049B2 (ja) 鉛フリー半田ペースト
JP4369643B2 (ja) はんだ接合層
JP3596445B2 (ja) 半田接合方法ならびに実装構造
WO2001076335A1 (en) Mounting structure of electronic device and method of mounting electronic device