JPS58119663A - 接続ピンの結合方法 - Google Patents

接続ピンの結合方法

Info

Publication number
JPS58119663A
JPS58119663A JP57182217A JP18221782A JPS58119663A JP S58119663 A JPS58119663 A JP S58119663A JP 57182217 A JP57182217 A JP 57182217A JP 18221782 A JP18221782 A JP 18221782A JP S58119663 A JPS58119663 A JP S58119663A
Authority
JP
Japan
Prior art keywords
nickel
gold
pin
molybdenum
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57182217A
Other languages
English (en)
Other versions
JPS641060B2 (ja
Inventor
ラジ・ナヴインチヤンドラ・マスタ
マ−ヴイン・スタンレ−・ピツトラ−
ポ−ル・アンソニ−・トツタ
ノ−マン・ジヨ−ジ・エインスリ−
ポ−ル・ハリ−・パ−マテイア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS58119663A publication Critical patent/JPS58119663A/ja
Publication of JPS641060B2 publication Critical patent/JPS641060B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明の分野 本発明は、電子的パッケージ部材のろう付は方法に係り
、更に具体的に云えば、多層セラミック基板に接続ピン
を結合させるための接合手段に係る。
従来技術 接続ピンを取付けられた多層セラミック基板の組立体に
より半導体チップ・モジュールを形成するための従来技
術は、通常大きな問題を有している。その1つの問題は
、もろい材料である、N is S n 2及びNi3
Sn4の如き、NiSn金属間化合物の形成である。そ
の問題は、ろう化合物からの錫と人出力パッドからのめ
っきされたニッケルとの間の反応の結果生じる。モジュ
ールの取扱又は脱着中に接続ピンが応力を受けたとき、
上記金属間化合物は弱い平面となり、その弱い領域に於
て破損が生じることになる。この様な型の破損に於ては
、ピンを再び取付けるために再加工することが難しい。
更に、チップの再加工回数が増せば、金属間化合物の層
が成長して連続的な層が形成され、ピンの引張り強さが
低下する。
接続ピンを有する半導体モジュールの製造に於けるもう
1つの問題は、不適当なピンの移動であり、斗の結果生
じるピンと保合ソケットとの間の誤った整合である。半
導体チップの再加工中に用いられる650℃の如き温度
は、固相及び液相の領域である。例えば、350°Cで
行われるチップ結合工程中に、Ni−8n金属間化合物
が形成される。Au−8nは285°Cに於て共融であ
ることが知られている。従って、そのろう化合物は部分
的に融解し、ピンの結合部が軟化する。結合部の流動は
ピンを傾斜させ、その結合部が固化すると凱そのピンは
誤った整合を生じる。その結果、そのモジュールは接続
ソケット中に適切に挿入され得す、又ピンはチップの再
加工中に基板を保持するために用いられる標準的治具中
に嵌合しない。
本出願人による特願昭56−185627号の明細書は
、チップ支持基板に電気的接続ピン及び他の構成素子を
接合する方法について開示している。この方法は、ろう
化合物と金属間化合物との間に金の障壁を設ける。その
ろう化合物の融点は、再融解温度に於ける液体含有量が
減少してピンの移動が防がれる様な温度である。
本発明の要旨 本発明の目的は、多層セラミック基板に電気的接続素子
をろう付けするだめの劣化しない丈夫な手段を提供する
ことである。
第1図及び第2図において、電子回路を支持するための
組立体は、−表面上にモリブデン・パッド12を付着さ
れた多層セラミック基板10を含む。モリブデン・パッ
ド12は、未焼結シートにスクリーン印刷され、約15
50°Cで焼成さ;hる。モリブデン・パッド12上に
ニッケルの被膜14が拡散される。
本発明の方法に従って、例えばEngelhardE6
96A又はE684A(商品名)の如き有機−結合剤中
の純粋な金の金属より成る金ペーストがニッケル被膜1
4上にスクリーン印刷される。その金ペーストは、上記
結合剤及びビヒクルを除去するとともに、金の金属を濃
密化して金−ニッケルの固溶体全形成するために、68
0乃至8500Cの範囲の温度で焼成される。金とニッ
ケルとは、完全に混和し得る。上記金ペーストは、ガラ
ス相及び添−加物としての酸化物を何ら有していない。
この金の金属は、水素雰囲気の如き還元性の及び/若し
くは湿った周囲雰囲気中で略7011fCの温度に於て
焼結される。その焼結中に、上記有機結合剤は、周囲雰
囲気中に何ら残渣を残さずに燃焼する。液相のAu−8
nはNiと相互に作用して、Ni−8n及び金属間化合
物を生じる。
ニッケルを拡散されたモリブデン・ノくラド上に金の金
属がスクリーン印刷される本発明の方法によつ−C1金
はAu−8nろう化合物16中に溶解してその融点を上
昇せしめ、その結果より多量の固相を維持することによ
り結合部18とピン20との間の劣化を防ぐ。そのAu
−8nろう化合物は、ニッケルめっきされたユバール(
商品名)のピン20ケ、セラミック基板上のニッケルめ
っき表面14に結合させる。代替的に、ピン20はAu
−Ni又はAu−Pdの合金で被覆され得る。
金は、被膜14中のニッケルと固浴体を形成しそしてN
i−8n金属間化合物22の不連続的分散?生ぜしめ、
その結果分散による強化現象によって結合部を強化する
。この方法ケ用いることにより、結合部は、多数回のチ
ップの再融解の関数として生じる劣化を生じない。第2
図は10[CIの再融解処理後の金属間化合物22の分
散を示している。
本発明の方法は、例えば、6500にり/Crn2の軟
性の頭部を有するピンの使用ケ可能にし、従って故障が
ピンの軸及びピンの軸とピン頭部との結合部に於て生じ
る。これは、金属間化合物の層の破損により故障が生じ
る揚台と異なって、1更利汀つ安価な修理を施され得る
本発明の方4宍によれば、従来技術に於て生じた如き不
完全な焼結及び金属間化合物の多孔性を生ぜしめf1↓
る、不完全な燃焼から生じ得る炭素の残渣が何ら生じな
い。過度の多孔性はAu−8nろう化合物を浸透させ、
ニッケルと反応させて、極めて望ましくないもろい金属
間化合物の連続的な層全形成させる。
本発明の方法によれば、回路チップを支持するために有
用なセラミック基板と接続ピンとの間の結合部のために
、連続的なNi−8n金属間化合物の層を何ら有してい
ないAu−Ni固溶体が得られる。その金属間化合物は
効果的に分散され、従って結合部が破損される可能性が
最小限に烙れる。金属間化合物が減少されるので、より
多量の金が結合部全強化するために用いられ得る。
代替的に、金はニッケルの被膜上にめっき又はスクリー
ン印刷きれ、680乃至850°Cの如き高温にされて
、金−ニッケル固溶体を形成してもよい。又は、金−ニ
ッケルの陰極を用いて、金−ニッケル固溶体がモリブデ
ン上にスパッタされてもよい。
本発明の方法は、次の特徴を有している。
1、 劣化しないろう結合部が形成される。
2、再融解の関数として生じるピンの傾斜かへ−じない
3、Au−Ni固溶体の形成により分散によって結合部
が強化される。
4.680乃至850°Cの還元性雰囲気中で金が95
乃至100%の密度に焼結される。
5、金の焼結及びニッケルの拡散が同時に行われ得る。
【図面の簡単な説明】
第1図及び第2図は各々、本発明の方法に従って1回及
び10回再融解された後の接続ピンを有する多層セラミ
ック基板を、示す断面図である。 10・・・・多層セラミック基板、12・・°°モリブ
デン・パッド、14・・・・ニッケルの被膜、16・・
・・Au−8nろう化合物、18・・・・結合部、20
・・・・ピン、22・・・・Ni−8n金属間化合物。 第1頁の続き [相]発明者  ノーマン・ジョージ・エインスリー アメリカ合衆国ニューヨーク州 クロトン・オン・ハドソン・テ イータワン・ロード・バーズウ ラド(番地なし) 0発 明 者 ポール・バリー・パーマティアアメリカ
合衆国ニューヨーク州 ワツピンジャーズ・ホールズ・ モントフオード・ロード(番地 なし)

Claims (1)

  1. 【特許請求の範囲】 下記工程を含む、セラミック基板に金属被覆接続ビンを
    結合する方法。 (イ)−F記基板表面にモリブデンの層を付着する工程
    。 (ロ)上記モリブデン層上にニッケルの被膜を付着する
    工程。 (ハ)上記ニッケル被膜上に金の被膜を付着する工程。 に)上記ニッケル被膜の一部を上記モリブデンの層内へ
    拡散させる工程及び上記ニッケルの被膜及び上記金の被
    膜を連続的な金−ニッケル固溶体に変換する工程を、夫
    々上記(ロ)及び0→の工程後別個にもしくは上記(−
    今の工程後回時に行なう加熱工程。 (ホ)上記セラミック基板に設けられ、た金属層を介し
    て上記ピンをろう付けする工程。
JP57182217A 1981-12-31 1982-10-19 接続ピンの結合方法 Granted JPS58119663A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/336,246 US4824009A (en) 1981-12-31 1981-12-31 Process for braze attachment of electronic package members
US336246 1999-06-18

Publications (2)

Publication Number Publication Date
JPS58119663A true JPS58119663A (ja) 1983-07-16
JPS641060B2 JPS641060B2 (ja) 1989-01-10

Family

ID=23315212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57182217A Granted JPS58119663A (ja) 1981-12-31 1982-10-19 接続ピンの結合方法

Country Status (4)

Country Link
US (1) US4824009A (ja)
EP (1) EP0083436B1 (ja)
JP (1) JPS58119663A (ja)
DE (1) DE3279431D1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58184748A (ja) * 1982-04-23 1983-10-28 Tanaka Kikinzoku Kogyo Kk 半導体用リ−ドピンのろう付方法
JPS60198763A (ja) * 1984-03-22 1985-10-08 Nec Corp ピン付基板およびその製造方法
JPS60198760A (ja) * 1984-03-22 1985-10-08 Nec Corp ろう付け方法
JPS60198761A (ja) * 1984-03-22 1985-10-08 Nec Corp ろう付け方法
JPS60198762A (ja) * 1984-03-22 1985-10-08 Nec Corp ピン付基板およびその製造方法
KR101378206B1 (ko) * 2006-06-21 2014-03-26 제너럴 일렉트릭 캄파니 회전기용 시일 조립체 및 회전기

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
US4664309A (en) * 1983-06-30 1987-05-12 Raychem Corporation Chip mounting device
US5038195A (en) * 1990-02-09 1991-08-06 Ibm Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate
US5121871A (en) * 1990-04-20 1992-06-16 The United States Of America As Represented By The United States Department Of Energy Solder extrusion pressure bonding process and bonded products produced thereby
US5520752A (en) * 1994-06-20 1996-05-28 The United States Of America As Represented By The Secretary Of The Army Composite solders
JP3444245B2 (ja) * 1999-09-03 2003-09-08 日本電気株式会社 無電解ニッケル/金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法
EP1243026A1 (en) * 1999-12-21 2002-09-25 Advanced Micro Devices, Inc. Organic packages with solders for reliable flip chip connections
US6229207B1 (en) 2000-01-13 2001-05-08 Advanced Micro Devices, Inc. Organic pin grid array flip chip carrier package
US7172511B2 (en) * 2005-01-03 2007-02-06 Casey Thomas P Amusement ride
US8125081B2 (en) * 2006-01-16 2012-02-28 Nec Corporation Semiconductor device, printed wiring board for mounting the semiconductor device and connecting structure for these
US11583960B2 (en) * 2019-09-25 2023-02-21 Morgan Advanced Ceramics, Inc. High temperature capable braze assembly

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3006069A (en) * 1957-05-23 1961-10-31 Rca Corp Method of sealing a metal member to a ceramic member
US3053699A (en) * 1960-03-25 1962-09-11 Western Electric Co Dip coating process
GB1027525A (ja) * 1962-03-02
US3199189A (en) * 1962-03-29 1965-08-10 Alloys Unltd Inc Gold alloy cladding
US3340602A (en) * 1965-02-01 1967-09-12 Philco Ford Corp Process for sealing
US3496630A (en) * 1966-04-25 1970-02-24 Ltv Aerospace Corp Method and means for joining parts
JPS4814505B1 (ja) * 1969-04-09 1973-05-08
US3648357A (en) * 1969-07-31 1972-03-14 Gen Dynamics Corp Method for sealing microelectronic device packages
US3664868A (en) * 1970-03-16 1972-05-23 American Lava Corp Gold metallizing of refractory metals on ceramic substrates
JPS5288370A (en) * 1976-01-20 1977-07-23 Hitachi Ltd Electronic watch
JPS5353551A (en) * 1976-10-26 1978-05-16 Nippon Electric Co Method of brazing ceramic
JPS54153573A (en) * 1978-05-25 1979-12-03 Mitsubishi Electric Corp Manufacture for compound semiconductor device
US4291815B1 (en) * 1980-02-19 1998-09-29 Semiconductor Packaging Materi Ceramic lid assembly for hermetic sealing of a semiconductor chip
US4418857A (en) * 1980-12-31 1983-12-06 International Business Machines Corp. High melting point process for Au:Sn:80:20 brazing alloy for chip carriers

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58184748A (ja) * 1982-04-23 1983-10-28 Tanaka Kikinzoku Kogyo Kk 半導体用リ−ドピンのろう付方法
JPH0214787B2 (ja) * 1982-04-23 1990-04-10 Tanaka Precious Metal Ind
JPS60198763A (ja) * 1984-03-22 1985-10-08 Nec Corp ピン付基板およびその製造方法
JPS60198760A (ja) * 1984-03-22 1985-10-08 Nec Corp ろう付け方法
JPS60198761A (ja) * 1984-03-22 1985-10-08 Nec Corp ろう付け方法
JPS60198762A (ja) * 1984-03-22 1985-10-08 Nec Corp ピン付基板およびその製造方法
JPH0227818B2 (ja) * 1984-03-22 1990-06-20 Nippon Electric Co
JPH0227817B2 (ja) * 1984-03-22 1990-06-20 Nippon Electric Co
JPH0230185B2 (ja) * 1984-03-22 1990-07-04 Nippon Electric Co
JPH0231502B2 (ja) * 1984-03-22 1990-07-13 Nippon Electric Co
KR101378206B1 (ko) * 2006-06-21 2014-03-26 제너럴 일렉트릭 캄파니 회전기용 시일 조립체 및 회전기

Also Published As

Publication number Publication date
US4824009A (en) 1989-04-25
EP0083436A3 (en) 1985-06-19
EP0083436B1 (en) 1989-02-01
JPS641060B2 (ja) 1989-01-10
EP0083436A2 (en) 1983-07-13
DE3279431D1 (en) 1989-03-09

Similar Documents

Publication Publication Date Title
JPS58119663A (ja) 接続ピンの結合方法
KR970010893B1 (ko) 동력학적 땜납 페이스트 조성물
JPH0831835A (ja) 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
WO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
JPH08125341A (ja) 電子回路装置
JPS58107295A (ja) ろう合金
JPH02304958A (ja) 電子回路装置
JP2000151095A (ja) プリント配線基板に対する部品のはんだ付け方法、プリント配線基板の作製方法
JP2001274539A (ja) 電子デバイス搭載プリント配線板の電極接合方法
JP3660798B2 (ja) 回路基板
JP4951932B2 (ja) パワーモジュール用基板の製造方法
US6742248B2 (en) Method of forming a soldered electrical connection
JPH10335805A (ja) 電子部品の実装方法
JPH11170083A (ja) 金メッキされた半田材料及び半田を用いたフラックスレスの半田付け方法
WO2001076335A1 (en) Mounting structure of electronic device and method of mounting electronic device
JP4071049B2 (ja) 鉛フリー半田ペースト
JP2001244622A (ja) 電子回路装置
JPS6286895A (ja) 電子部品のはんだ付け方法
JP4369643B2 (ja) はんだ接合層
JP3596445B2 (ja) 半田接合方法ならびに実装構造
JP2004327945A (ja) セラミック電子回路部品
JP2696507B2 (ja) 複合ろう材のろう付方法
JP3034126B2 (ja) 端子の接合方法
JPH0864717A (ja) 回路部品の実装方法
JPH0572751B2 (ja)