JPH0572751B2 - - Google Patents
Info
- Publication number
- JPH0572751B2 JPH0572751B2 JP59218411A JP21841184A JPH0572751B2 JP H0572751 B2 JPH0572751 B2 JP H0572751B2 JP 59218411 A JP59218411 A JP 59218411A JP 21841184 A JP21841184 A JP 21841184A JP H0572751 B2 JPH0572751 B2 JP H0572751B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon chip
- solder
- crimp
- alumina ceramic
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000002245 particle Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 61
- 229910052710 silicon Inorganic materials 0.000 abstract description 61
- 239000010703 silicon Substances 0.000 abstract description 61
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 40
- 230000006835 compression Effects 0.000 abstract 6
- 238000007906 compression Methods 0.000 abstract 6
- 238000002844 melting Methods 0.000 description 7
- 230000008018 melting Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000002788 crimping Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000846 In alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- JWVAUCBYEDDGAD-UHFFFAOYSA-N bismuth tin Chemical compound [Sn].[Bi] JWVAUCBYEDDGAD-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1405—Shape
- H01L2224/14051—Bump connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体基体と誘電体基板間を電気的に
結合した圧着型半導体パツケージに係り、特に圧
着のための加圧及び圧着端子に正確な位置合せを
必要としない圧着型半導体パツケージに関する。
結合した圧着型半導体パツケージに係り、特に圧
着のための加圧及び圧着端子に正確な位置合せを
必要としない圧着型半導体パツケージに関する。
半導体集積回路は近年ますます高密度化、高集
積化に拍車がかかり、LSIチツプ（半導体基体）
は大型化の傾向が著しい。従来はLSIチツプと誘
電体基板間ははんだで接続されていたが、LSIチ
ツプの大型化によりLSIチツプと誘電体基板の熱
膨張係数の差に基づく熱疲労破壊がクローズアツ
プされるようになり、LSIチツプと誘電体基板の
熱膨張係数の差に基づく熱疲労破壊が原理的に発
生しないパツケージ構造の一つとして圧着型パツ
ケージ構造が提案されはじめている。
積化に拍車がかかり、LSIチツプ（半導体基体）
は大型化の傾向が著しい。従来はLSIチツプと誘
電体基板間ははんだで接続されていたが、LSIチ
ツプの大型化によりLSIチツプと誘電体基板の熱
膨張係数の差に基づく熱疲労破壊がクローズアツ
プされるようになり、LSIチツプと誘電体基板の
熱膨張係数の差に基づく熱疲労破壊が原理的に発
生しないパツケージ構造の一つとして圧着型パツ
ケージ構造が提案されはじめている。
圧着型パツケージ構造は大電力を扱う電力用半
導体装置でよく用いられる構造であるが、LSIチ
ツプと誘電体基板の結合に適用する考えはまだ一
般的でなく、わずかに特開昭56−142660号公報に
示されているにすぎない。
導体装置でよく用いられる構造であるが、LSIチ
ツプと誘電体基板の結合に適用する考えはまだ一
般的でなく、わずかに特開昭56−142660号公報に
示されているにすぎない。
圧着型パツケージ構造の特長は、LSIチツプと
誘電体基板の各々に設けられた圧着端子が圧着さ
れている接続部が接着されていないためにLSIチ
ツプと誘電体基板の熱膨張係数の差に基づく熱疲
労破壊が原理的に発生しない点であるが、その反
面圧着端子間の接触を保つために何らかの手段で
加圧することが必須であり、このことがパツケー
ジ構造を複雑にし、実用化の妨げになつている。
誘電体基板の各々に設けられた圧着端子が圧着さ
れている接続部が接着されていないためにLSIチ
ツプと誘電体基板の熱膨張係数の差に基づく熱疲
労破壊が原理的に発生しない点であるが、その反
面圧着端子間の接触を保つために何らかの手段で
加圧することが必須であり、このことがパツケー
ジ構造を複雑にし、実用化の妨げになつている。
従来はこの点に関する認識があまり充分でなか
つた。そのため上記公知従来例でも加圧をLSIチ
ツプの背面から行ない構造を採用しており、上記
したパツケージ構造の複雑化への反応は不充分で
あつた。
つた。そのため上記公知従来例でも加圧をLSIチ
ツプの背面から行ない構造を採用しており、上記
したパツケージ構造の複雑化への反応は不充分で
あつた。
本発明の目的は圧着型半導体パツケージにおい
て、圧着のための加圧及び圧着端子の正確な位置
合せを必要としない圧着型半導体パツケージを提
供することである。
て、圧着のための加圧及び圧着端子の正確な位置
合せを必要としない圧着型半導体パツケージを提
供することである。
本発明の圧着型半導体パツケージは、圧着端子
に加えて圧着のための加圧及び圧着端子の正確な
位置合せを自動的に行なうために複数個の微小は
んだ群による接続端子を併用し、半導体基体と誘
電体基板間を電気的かつ機械的に結合しているこ
とを特徴とする。
に加えて圧着のための加圧及び圧着端子の正確な
位置合せを自動的に行なうために複数個の微小は
んだ群による接続端子を併用し、半導体基体と誘
電体基板間を電気的かつ機械的に結合しているこ
とを特徴とする。
一般に、はんだ（例えば鉛−錫合金−、鉛−イ
ンジウム合金、錫−銀合金等）で代表される低融
点金属は圧着端子用材料として好適な比較例高融
点の金属（金、銅、銀、アルミニウム等）よりも
熱膨張係数が大きい。
ンジウム合金、錫−銀合金等）で代表される低融
点金属は圧着端子用材料として好適な比較例高融
点の金属（金、銅、銀、アルミニウム等）よりも
熱膨張係数が大きい。
本発明者らはこの点に着目し、本発明では比較
的高融点の金属による圧着端子の加圧力をはんだ
と比較的高融点に金属との熱膨張係数差により得
ている。すなわち、はんだの融点以上で圧着端子
を接触させ、そのままの状態を保ちながら常温ま
で冷却することによつて圧着端子への加圧力がは
んだと比較的高融点の圧着端子金属との熱膨張係
数差により発生するるのである。
的高融点の金属による圧着端子の加圧力をはんだ
と比較的高融点に金属との熱膨張係数差により得
ている。すなわち、はんだの融点以上で圧着端子
を接触させ、そのままの状態を保ちながら常温ま
で冷却することによつて圧着端子への加圧力がは
んだと比較的高融点の圧着端子金属との熱膨張係
数差により発生するるのである。
さらに、この構造でははんだの溶融時にはんだ
の表面張力によつて自動的に圧着端子の相対位置
が正確に合わせられるという利点も合わせもつて
いる。
の表面張力によつて自動的に圧着端子の相対位置
が正確に合わせられるという利点も合わせもつて
いる。
本発明の一実施例を第１図に従つて説明する。
第１図に示すように、本発明による圧着型半導
体パツケージはアルミナセラミツク基板（誘電体
基板）５とシリコンチツプ（半導体基板）１とを
複数個のシリコンチツプ側圧着端子２とアルミナ
セラミツク基板側圧着端子３の相互接触及び複数
個のはんだ４による接続を併用することにより電
気的及び機械的に結合した構造体である。
体パツケージはアルミナセラミツク基板（誘電体
基板）５とシリコンチツプ（半導体基板）１とを
複数個のシリコンチツプ側圧着端子２とアルミナ
セラミツク基板側圧着端子３の相互接触及び複数
個のはんだ４による接続を併用することにより電
気的及び機械的に結合した構造体である。
はんだ４により結合させるためにシリコンチツ
プ１及びアルミナセラミツク基板５にはそれぞれ
シリコンチツプ側はんだ付電極６及びアルミナセ
ラミツク基板側はんだ付電極７が形成されてい
る。本発明の実施例ではシリコンチツプ１の寸法
は一辺10mmの正方形、シリコンチツプ側圧着端子
２及びアルミナセラミツク基板側圧着端子３はシ
リコンチツプ１の周辺にのみ配置し、その数は一
辺当り20個、合計80個、はんだ４の数はシリコン
チツプ中央部に４個、シリコンチツプ側圧着端子
２及びアルミナセラミツク基板側圧着端子３はい
ずれも直径200μｍ、最小ピツチ400μｍ、高さ50μ
ｍ、シリコンチツプ側はんだ付電極６及びアルミ
ナセラミツク基板側はんだ付電極７はいずれも直
径200μｍ、ピツチ400μｍ、一体化後のシリコン
チツプ１とアルミナセラミツク基板５の間隙はシ
リコンチツプ側圧着端子２とアルミナセラミツク
基板側圧着端子３の高さの合計に等しく、100μ
ｍである。
プ１及びアルミナセラミツク基板５にはそれぞれ
シリコンチツプ側はんだ付電極６及びアルミナセ
ラミツク基板側はんだ付電極７が形成されてい
る。本発明の実施例ではシリコンチツプ１の寸法
は一辺10mmの正方形、シリコンチツプ側圧着端子
２及びアルミナセラミツク基板側圧着端子３はシ
リコンチツプ１の周辺にのみ配置し、その数は一
辺当り20個、合計80個、はんだ４の数はシリコン
チツプ中央部に４個、シリコンチツプ側圧着端子
２及びアルミナセラミツク基板側圧着端子３はい
ずれも直径200μｍ、最小ピツチ400μｍ、高さ50μ
ｍ、シリコンチツプ側はんだ付電極６及びアルミ
ナセラミツク基板側はんだ付電極７はいずれも直
径200μｍ、ピツチ400μｍ、一体化後のシリコン
チツプ１とアルミナセラミツク基板５の間隙はシ
リコンチツプ側圧着端子２とアルミナセラミツク
基板側圧着端子３の高さの合計に等しく、100μ
ｍである。
ここで、本発明による半導体パツケージの製造
工程について第２図に従つて説明する。
工程について第２図に従つて説明する。
第２図ａに示すように、内部の回路を形成した
後、金のめつきによりシリコンチツプ側圧着端子
１が形成され、シリコンチツプ側はんだ（鉛95重
量％、錫５重量％）８がシリコンチツプ側はんだ
付電極６上に形成されたシリコンチツプ１を、す
でに金のめつきによりアルミナセラミツク基板側
圧着端子３が形成され、グリーンシート法により
アルミナセラミツク基板側はんだ付電極７、その
表面には印刷されたはんだの再溶融により鉛95重
量％、錫５重量％のアルミナセラミツク基板側は
んだ９が形成されたアルミナセラミツク基板５に
対向させ、ハーフミラーを用いて位置合せする。
後、金のめつきによりシリコンチツプ側圧着端子
１が形成され、シリコンチツプ側はんだ（鉛95重
量％、錫５重量％）８がシリコンチツプ側はんだ
付電極６上に形成されたシリコンチツプ１を、す
でに金のめつきによりアルミナセラミツク基板側
圧着端子３が形成され、グリーンシート法により
アルミナセラミツク基板側はんだ付電極７、その
表面には印刷されたはんだの再溶融により鉛95重
量％、錫５重量％のアルミナセラミツク基板側は
んだ９が形成されたアルミナセラミツク基板５に
対向させ、ハーフミラーを用いて位置合せする。
次に第２図ｂに示すように、シリコンチツプ１
とアルミナセラミツク基板５がシリコンチツプ側
はんだ８とアルミナセラミツク基板側はんだ９と
接触した状態では位置合せ精度の関係からシリコ
ンチツプ側圧着端子２とアルミナセラミツク基板
側圧着端子３は相対的に少し位置ずれしているの
が通例である。ここでシリコンチツプ側はんだ８
の体積を６〜９×10-4mm3として、シリコンチツ
プ側圧着端子２とアルミナセラミツク基板側圧着
端子３が接触しないようにする。
とアルミナセラミツク基板５がシリコンチツプ側
はんだ８とアルミナセラミツク基板側はんだ９と
接触した状態では位置合せ精度の関係からシリコ
ンチツプ側圧着端子２とアルミナセラミツク基板
側圧着端子３は相対的に少し位置ずれしているの
が通例である。ここでシリコンチツプ側はんだ８
の体積を６〜９×10-4mm3として、シリコンチツ
プ側圧着端子２とアルミナセラミツク基板側圧着
端子３が接触しないようにする。
更に第２図ｃに示すようにこの状態で炉中で鉛
95重量％、錫５重量％のはんだの液相温度より少
し高い温度（350℃）まで加熱するとはんだの表
面張力により少しずれていたシリコンチツプ側圧
着端子２とアルミナセラミツク基板側圧着端子３
との相対位置が正確に合う（自己整合）。その時
点で図に示すようにシリコンチツプ１の裏面から
ばね１１による加圧力を加圧部材１０，１２を介
して加える。ここままではんだ４の融点以下まで
冷却すると、熱膨張係数の差によりシリコンチツ
プ側圧着端子２とアルミナセラミツク基板側圧着
端子３の間に加圧力が働き、第１図に示すような
パツケージ構造が完成する。
95重量％、錫５重量％のはんだの液相温度より少
し高い温度（350℃）まで加熱するとはんだの表
面張力により少しずれていたシリコンチツプ側圧
着端子２とアルミナセラミツク基板側圧着端子３
との相対位置が正確に合う（自己整合）。その時
点で図に示すようにシリコンチツプ１の裏面から
ばね１１による加圧力を加圧部材１０，１２を介
して加える。ここままではんだ４の融点以下まで
冷却すると、熱膨張係数の差によりシリコンチツ
プ側圧着端子２とアルミナセラミツク基板側圧着
端子３の間に加圧力が働き、第１図に示すような
パツケージ構造が完成する。
この構造ではシリコンチツプ１とアルミナセラ
ミツク基板５の熱膨張係数の差にもとづく熱疲労
が懸念されるシリコンチツプ１周辺部ではシリコ
ンチツプ１とアルミナセラミツク基板５が自由に
伸縮でき、熱応力が発生しない圧着構造（シリコ
ンチツプ側圧着端子２とアルミナセラミツク基板
側圧着端子３は接触しているだけで接着はしてい
ない）をとつているため、熱疲労は問題にならな
い。しかも、シリコンチツプ１とアルミナセラミ
ツク基板５の熱膨張係数の差により熱疲労が発生
する可能性のある接着構造はシリコンチツプ１の
中央部のシリコンチツプ１とアルミナセラミツク
基板５の相対的な変位の少ない領域に限られてお
り、はんだ４による接着部も電気的な接続点とし
て充分の信頼性を確保している。はんだ４を配置
する領域はシリコンチツプ１の中央を中心とする
直径５mmの円内であれば充分な信頼性を確保でき
る。
ミツク基板５の熱膨張係数の差にもとづく熱疲労
が懸念されるシリコンチツプ１周辺部ではシリコ
ンチツプ１とアルミナセラミツク基板５が自由に
伸縮でき、熱応力が発生しない圧着構造（シリコ
ンチツプ側圧着端子２とアルミナセラミツク基板
側圧着端子３は接触しているだけで接着はしてい
ない）をとつているため、熱疲労は問題にならな
い。しかも、シリコンチツプ１とアルミナセラミ
ツク基板５の熱膨張係数の差により熱疲労が発生
する可能性のある接着構造はシリコンチツプ１の
中央部のシリコンチツプ１とアルミナセラミツク
基板５の相対的な変位の少ない領域に限られてお
り、はんだ４による接着部も電気的な接続点とし
て充分の信頼性を確保している。はんだ４を配置
する領域はシリコンチツプ１の中央を中心とする
直径５mmの円内であれば充分な信頼性を確保でき
る。
本発明の他の実施例を第３図に従つて説明す
る。第３図に示すように、本実施例では第１図に
示した実施例と異なり、シリコンチツプ１の周辺
部（正確には四隅の４個所）にはんだ４配置し
た。シリコンチツプ１の寸法、シリコンチツプ側
圧着端子２及びアルミナセラミツク基板側圧着端
子３の寸法及びピツチ、また、製造プロセスは第
１図及び第２図に示した実施例と同じであるため
ここでは省略する。
る。第３図に示すように、本実施例では第１図に
示した実施例と異なり、シリコンチツプ１の周辺
部（正確には四隅の４個所）にはんだ４配置し
た。シリコンチツプ１の寸法、シリコンチツプ側
圧着端子２及びアルミナセラミツク基板側圧着端
子３の寸法及びピツチ、また、製造プロセスは第
１図及び第２図に示した実施例と同じであるため
ここでは省略する。
この構造の先に述べた実施例に対する利点を以
下に列挙する。
下に列挙する。
(i) 第２図ｂのプロセスにおいて、シリコンチツ
プ側はんだ８のはんだ量がばらついた場合を想
定する。このプロセスでは(イ)シリコンチツプ側
圧着端子２とアルミナセラミツク基板側圧着端
子３が絶対に接触しないこと、(ロ)シリコンチツ
プ側はんだ８とアルミナセラミツク基板側はん
だ９が必ず接触すること、の両条件を同時に満
足しなければならないが、第４図ａに示すよう
に先に述べた実施例においてシリコンチツプ側
はんだ８１が５×10-4mm3、シリコンチツプ側
はんだ８２が９×10-4mm3の場合にはシリコン
チツプ側圧着端子２とアルミナセラミツク基板
側圧着端子３が接触する部分があり、しかもシ
リコンチツプ側はんだ８１がアルミナセラミツ
ク基板側はんだ９に接触していないという問題
点がある。これに対して、第４図ｂではシリコ
ンチツプ側はんだ８３のはんだ量をシリコンチ
ツプ側はん８１と同じ５×10-4mm3、シリコン
チツプ側はんだ８４のはんだ量をシリコンチツ
プ側はんだ８２と同じ９×10-4mm3としても(イ)
と(ロ)の条件を同時に満足している。
プ側はんだ８のはんだ量がばらついた場合を想
定する。このプロセスでは(イ)シリコンチツプ側
圧着端子２とアルミナセラミツク基板側圧着端
子３が絶対に接触しないこと、(ロ)シリコンチツ
プ側はんだ８とアルミナセラミツク基板側はん
だ９が必ず接触すること、の両条件を同時に満
足しなければならないが、第４図ａに示すよう
に先に述べた実施例においてシリコンチツプ側
はんだ８１が５×10-4mm3、シリコンチツプ側
はんだ８２が９×10-4mm3の場合にはシリコン
チツプ側圧着端子２とアルミナセラミツク基板
側圧着端子３が接触する部分があり、しかもシ
リコンチツプ側はんだ８１がアルミナセラミツ
ク基板側はんだ９に接触していないという問題
点がある。これに対して、第４図ｂではシリコ
ンチツプ側はんだ８３のはんだ量をシリコンチ
ツプ側はん８１と同じ５×10-4mm3、シリコン
チツプ側はんだ８４のはんだ量をシリコンチツ
プ側はんだ８２と同じ９×10-4mm3としても(イ)
と(ロ)の条件を同時に満足している。
このようにして、本実施例でシリコンチツプ
側はんだ８のはんだ量の許容範囲が大きい（４
〜９×10-4mm3、先に述べた実施例で６〜９×
10-4mm3）。
側はんだ８のはんだ量の許容範囲が大きい（４
〜９×10-4mm3、先に述べた実施例で６〜９×
10-4mm3）。
(i) はんだ４の位置がシリコンチツプ１の中心か
ら離れているため、はんだ４による自己整合時
に働くモーメントが大きく、第２図の２から第
２図の３に至る過程ではんだ４による自己整合
（自動位置合せ）が先に述べた実施例よりもよ
り確実に行なわれる。
ら離れているため、はんだ４による自己整合時
に働くモーメントが大きく、第２図の２から第
２図の３に至る過程ではんだ４による自己整合
（自動位置合せ）が先に述べた実施例よりもよ
り確実に行なわれる。
これらの実施例から、当然のことながら、シリ
コンチツプ１の中央部と周辺、鵜にはんだ４を配
置した構造あるいはシリコンチツプ１内の中央
部、周辺部にかかわらずはんだ４を均一にあるい
は不均一に配置した構造もありうることは簡単に
類推できるしかも、はんだ４によりシリコンチツ
プ側圧着端子２、アルミナセラミツク基板側圧着
端子３の間にGapを与える必要性からはんだ４の
数は１個のシリコンチツプ１につき最低３個必要
なことも明白である。
コンチツプ１の中央部と周辺、鵜にはんだ４を配
置した構造あるいはシリコンチツプ１内の中央
部、周辺部にかかわらずはんだ４を均一にあるい
は不均一に配置した構造もありうることは簡単に
類推できるしかも、はんだ４によりシリコンチツ
プ側圧着端子２、アルミナセラミツク基板側圧着
端子３の間にGapを与える必要性からはんだ４の
数は１個のシリコンチツプ１につき最低３個必要
なことも明白である。
また、はんだ４はシリコンチツプ側圧着端子
２、アルミナセラミツク基板側圧着端子３の熱膨
張係数より大きい材質であれば鉛95重量％、錫５
重量％に限らず、鉛−錫系、錫−銀系、金−錫
系、錫−ビスマス系、鉛−インジウム系等、一般
に用いられているはんだ材から適当に選んでもよ
い。
２、アルミナセラミツク基板側圧着端子３の熱膨
張係数より大きい材質であれば鉛95重量％、錫５
重量％に限らず、鉛−錫系、錫−銀系、金−錫
系、錫−ビスマス系、鉛−インジウム系等、一般
に用いられているはんだ材から適当に選んでもよ
い。
また、シリコンチツプ側圧着端子２、アルミナ
セラミツク基板側圧着端子３は金に限らずはんだ
４の熱膨張係数より小さい材質であれば銀、銅、
アルミニウム等、さらにこれら同志またはこれら
と他の材料との複合材料であつてもよいことも自
明である。
セラミツク基板側圧着端子３は金に限らずはんだ
４の熱膨張係数より小さい材質であれば銀、銅、
アルミニウム等、さらにこれら同志またはこれら
と他の材料との複合材料であつてもよいことも自
明である。
次に、アルミナセラミツク基板５の材質はアル
ミナセラミツクに限らず、誘電体であれば有機樹
脂、無機セラミツク（SiC、SiN、ムライト等）、
ガラス等でもよいことも明らかである。
ミナセラミツクに限らず、誘電体であれば有機樹
脂、無機セラミツク（SiC、SiN、ムライト等）、
ガラス等でもよいことも明らかである。
本発明によれば、複数個の微小はんだ群による
接続端子を圧着端子と併用することにより、圧着
のための加圧及び圧着端子の正確な位置合せが自
動的に行なわれ、半導体基体と誘電体基板間を電
気的かつ機械的に結合した圧着型半導体パツケー
ジを得ることができる。
接続端子を圧着端子と併用することにより、圧着
のための加圧及び圧着端子の正確な位置合せが自
動的に行なわれ、半導体基体と誘電体基板間を電
気的かつ機械的に結合した圧着型半導体パツケー
ジを得ることができる。
第１図は本発明による一実施例を示す断面図、
第２図ａ〜ｃは第１図に示した本発明による実施
例の製造工程を示す断面図、第３図は本発明によ
る他の実施例を示す断面図、第４図ａ，ｂは、第
１図、第３図に示す実施例におけるはんだによる
結合状況を示す図である。 １……シリコンチツプ、２……シリコンチツプ
側圧着端子、３……アルミナセラミツク基板側圧
着端子、４……はんだ、５……アルミナセラミツ
ク基板。
第２図ａ〜ｃは第１図に示した本発明による実施
例の製造工程を示す断面図、第３図は本発明によ
る他の実施例を示す断面図、第４図ａ，ｂは、第
１図、第３図に示す実施例におけるはんだによる
結合状況を示す図である。 １……シリコンチツプ、２……シリコンチツプ
側圧着端子、３……アルミナセラミツク基板側圧
着端子、４……はんだ、５……アルミナセラミツ
ク基板。
Claims (1)
- 【特許請求の範囲】 １ 半導体基体と誘電体基板間を複数個の微小圧
着端子群により電気的に結合する圧着型半導体パ
ツケージにおいて、該微小圧着端子群に加えて該
半導体基体と該誘電体基板の間に３個以上の微小
はんだ群を配置したことを特徴とする圧着型半導
体パツケージ。 ２ 特許請求の範囲第１項において、該微小はん
だ群の配置される領域が該半導体基体の中央を中
心とし、直径５mmの円内であることを特徴とする
圧着型半導体パツケージ。 ３ 特許請求の範囲第１項において、該微小はん
だ群の配置される領域が該半導体基体の周辺部の
四隅であることを特徴とする圧着型半導体パツケ
ージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59218411A JPS6197932A (ja) | 1984-10-19 | 1984-10-19 | 圧着型半導体パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59218411A JPS6197932A (ja) | 1984-10-19 | 1984-10-19 | 圧着型半導体パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6197932A JPS6197932A (ja) | 1986-05-16 |
| JPH0572751B2 true JPH0572751B2 (ja) | 1993-10-12 |
Family
ID=16719489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59218411A Granted JPS6197932A (ja) | 1984-10-19 | 1984-10-19 | 圧着型半導体パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6197932A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5700715A (en) * | 1994-06-14 | 1997-12-23 | Lsi Logic Corporation | Process for mounting a semiconductor device to a circuit substrate |
| EP2966680B1 (en) * | 2013-03-07 | 2024-08-28 | Tohoku-Microtec Co., Ltd | Stacked device and method of producing same |
| JP6656836B2 (ja) * | 2015-07-24 | 2020-03-04 | 新光電気工業株式会社 | 実装構造体及びその製造方法 |
| JP6920611B2 (ja) * | 2017-05-16 | 2021-08-18 | 富士通株式会社 | 半導体装置及びその製造方法 |
-
1984
- 1984-10-19 JP JP59218411A patent/JPS6197932A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6197932A (ja) | 1986-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0532297B1 (en) | Process for flip-chip connection of a semiconductor chip | |
| EP1386356B1 (en) | Fluxless flip chip interconnection | |
| US5057969A (en) | Thin film electronic device | |
| US4518112A (en) | Process for controlled braze joining of electronic packaging elements | |
| US5736790A (en) | Semiconductor chip, package and semiconductor device | |
| JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
| JPH0831835A (ja) | 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 | |
| JP7334285B2 (ja) | マルチコンポーネントからなるリードレススタック | |
| US5115964A (en) | Method for bonding thin film electronic device | |
| KR20080038028A (ko) | 기판에 전자 부품을 탑재하는 방법 및 솔더면을 형성하는방법 | |
| JPH0572751B2 (ja) | ||
| Zama et al. | Flip chip interconnect systems using copper wire stud bump and lead free solder | |
| JPH05235099A (ja) | 半導体実装回路装置 | |
| JPH10214919A (ja) | マルチチップモジュールの製造方法 | |
| JPH10209591A (ja) | 配線基板 | |
| JPH0661304A (ja) | 半導体素子のボンディング方法 | |
| JPH0437137A (ja) | 半導体チップ又は半導体装置及びその製造方法 | |
| JPH10116927A (ja) | 接続端子及びその形成方法 | |
| JP3024506B2 (ja) | Ｓｉチップとパッケージの接続方法 | |
| JPH0837254A (ja) | 電子回路装置 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JP2894172B2 (ja) | 半導体装置 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 |