JPH0230185B2 - - Google Patents

Info

Publication number
JPH0230185B2
JPH0230185B2 JP59054909A JP5490984A JPH0230185B2 JP H0230185 B2 JPH0230185 B2 JP H0230185B2 JP 59054909 A JP59054909 A JP 59054909A JP 5490984 A JP5490984 A JP 5490984A JP H0230185 B2 JPH0230185 B2 JP H0230185B2
Authority
JP
Japan
Prior art keywords
gold
brazing
ceramic substrate
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59054909A
Other languages
English (en)
Other versions
JPS60198760A (ja
Inventor
Juzo Shimada
Kazuaki Uchiumi
Masanori Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP59054909A priority Critical patent/JPS60198760A/ja
Publication of JPS60198760A publication Critical patent/JPS60198760A/ja
Publication of JPH0230185B2 publication Critical patent/JPH0230185B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、パツケージ基板における入出力電気
接続ピンを接着する方法に係り、更に具体的にい
えば多層セラミツク基板の接続ピンを基板に結合
させるための接合手段に係る。
（従来技術） 最近のコンピユータシステム等の高密度小型
化、高速化および高パフオーマンス化に対して実
装レベルにおけるパツケージ基板の要求はますま
すきびしいものになつてきている。具体的にはパ
ツケージ基板において配線密度を高め信号線幅を
微細化すること、信号線導体の抵抗値を下げるこ
と、絶縁材料の誘電率を下げること等が要求され
ており、これに応えるようなパツケージ基板技術
が開発されてきた。例えばアルミナグリーンシー
トを用いた多層セラミツク基板、ガラスセラミツ
クグリーンシートを用い900℃程度で焼結出来金
および銀−パラジウム系導体が使える低温焼結多
層セラミツク基板、またセラミツク基板上へスパ
ツタ、蒸着等の薄膜技術を用いたパツケージ基
板、更には有機絶縁材料（ポリイミド等）を用い
薄膜導体と組み合せたパツケージ基板等々があ
る。このような高密度化、微細化された実装基板
上へは超LSIチツプが多数実装されることにな
り、したがつて、基板外部と電気的に接続するた
めの入出力端子数は極めて多くなつてくる。その
ため入出力端子を多層基板裏面にピンで形成する
技術が開発されている。
この多層セラミツク基板に接続ピンを取り付け
る従来技術としては、例えばアルミナ多層基板に
おいて銀ろうを用いてコバール又は４・２アロイ
等の材質の接続ピンを取り付けていた。第１図
は、従来方法を説明するための図であり、アルミ
ナグリーンシートに形成したモリブデン又はタン
グステン等の導体パツドおよびスルーホール中の
導体を1500℃以上の温度で還元雰囲気中で焼結し
たのちのセラミツク基板１およびモリブデン又は
タングステン等の導体２が示されている。この導
体パツド部分にメツキによりニツケル層３を形成
し、次に、コバール又は４・２アロイの接続ピン
５を銀ろう４により取り付けている。銀ろうの組
成は、一般にはAg60mol％−Cu40mol％の共晶
合金が使われており融点は779℃であり、ろう付
け処理温度は810℃程度であり、モリブデン等の
導体の酸化を防ぐために水素還元雰囲気中で行な
われる。次に基板に取り付けられた接続ピンおよ
び導体が劣化しないように金メツキ処理される。
第２図には、金属６が形成された接続ピン付き基
板を示す。本方法はろう付け処理温度が高く、基
板上に形成した微細薄膜パターン等は、この温度
に加熱することは難かしく、一方あらかじめピン
を基板に取り付けたのち信号線等の微細薄膜パタ
ーンを形成する場合においても、ピン付き基板上
へ各種パターンを形成する際の精度が悪くなり、
作業性も低下する。また有機絶縁フイルム（ポリ
イミド等）を用いて多層セラミツク基板上へパタ
ーンを形成するパツケージ技術の場合でも同様で
ある。更にろう付け後接続ピンおよび導体パツド
部を金メツキする工程が含まれ作業性が悪い。
次に処理温度を低げるためにろう材としてAu
−Sn又はAu−Si、Au−Sn−Pd、Au−Sn−Ag
等が検討された。具体的な一例を第３図および第
４図に示す。第３図においてはセラミツク基板１
１の表面にモリブデン層１２を付着させ、該モリ
ブデン層上にメツキ法等の手段によりニツケルの
被膜１３を形成する。次に該ニツケル被膜上に金
ペーストにより金の被膜１４を形成し熱処理によ
り金・ニツケル固溶体を形成している。続いて金
メツキ１７を施した接続ピン１６をAu−Snろう
材１５により結合している。この方法において
金・ニツケル固溶体を形成する際には約700℃の
温度で水素還元中で行なつている。また第４図に
おいてはセラミツク基板２１の表面にモリブデン
層２２を付着させ、該モリブデン層上にニツケル
被膜２３を形成し、該ニツケル被膜上へ障壁用の
金被膜２４を形成している。該金被膜上にはSn
ゲツタリング金属のソースとして働く第族の金
属層２５で被覆されたのち、金メツキ２８を施し
た接続ピン２７をAu−Snろう材２６により結合
されている。これらの方法においては、いずれも
中間層として金層を形成しなければならずコスト
的にも不利である。また接続ピンを取り付けるパ
ツド部分には、あらかじめモリブデンパツドを形
成しておかなければならず工程的にもコスト的に
も不利であり、さらにろう付け等の熱処理に際し
てもモリブデンの酸化を防ぐために水素還元雰囲
気で行なわなければならなかつた。さらにモリブ
デンパツドとセラミツク基板との密着性をもたせ
るためにガラスフリツト等の添加物をモリブデン
ペースト中に含めねばならず、導体抵抗も高くな
る問題があつた。
（発明の目的） 本発明の目的は、このような従来の欠点を除去
せしめ、従来の銀ろう材を用いる方法よりも低温
（400℃以下）でしかも中性雰囲気で熱処理が出
来、また他の従来法で示したような障壁用の金被
膜を施さず、更にはピン取り付け部分のモリブデ
ンパツドを形成しない非常に単純な構造をもち、
作業性およびコスト的に有利でしかも十分なピン
接着強度を有するろう付け方法を提供することに
ある。
（発明の構成） すなわち本発明は、セラミツク基板上のろう付
けする部分にクロム金属膜を形成する工程と該ク
ロム膜上にパラジウム金属膜を形成する工程と、
ろう材により入出力電気接続ピンをパラジウム金
属層上にろう付けする工程とを有することを特徴
とするろう付け方法である。
（実施例） 以下本発明を実施例に基づいてその具体例を詳
細に説明する。
第５図〜第８図は本発明のろう付け方法を示す
図であり第９図は実施例において作製したピン付
きセラミツク基板の概略図である。第５図に示す
ように多層セラミツク基板３１のセラミツク表面
上に金属の薄板をエツチング等の手段により形成
したろう付け部分の空いているマスク３２を重ね
合わせる。多層セラミツク基板３１は、アルミナ
グリーンシートを用い導体としてモリブデン又は
タングステン等を印刷し積層プレス後1500℃以上
の水素還元雰囲気中で焼結したものでもよく、あ
るいはホウケイ酸鉛系結晶化ガラスとアルミナか
ら出来ているガラスセラミツクグリーンシートを
用い、導体として金、銀、銀−パラジウム系、金
−白金系、銀−白金系等を印刷し、積層プレス後
1000℃以下の酸化性雰囲気中で焼結したいわゆる
低温焼結多層セラミツク基板等でもよい。本実施
例では銀−パラジウムを用いた後者の基板を用い
た。次に第ａ族金属からクロムを選び被膜を形
成した。第６図に示すように、セラミツク基板に
重ね合わされたマスクの上からスパツタリングに
より300Å〜1000Åの厚さのクロム膜３３を形成
する。第６図で形成したクロム膜の上から続けて
周期律表の第族の金属のなかからパラジウム層
３４を第７図に示すように形成する。パラジウム
層はクロム薄膜形成と同様のスパツタリングによ
り1000Å〜3000Åの厚さになるように形成した。
スパツタは10-5torr以下にした後、Arガスを10-2
torr程度まで導入して行なつた。第８図にはクロ
ム薄膜、パラジウム金属の膜を形成したのちマス
クを除去したときの断面図を示す。第８図からわ
かるように本方法では、セラミツク基板表面に直
接にクロム膜が形成されておりこの点が他の方法
と大きく異なつている特徴の一つである。このよ
うにして得られた金属パツド部を有するセラミツ
ク基板を金80％錫20％の重量比の合金ろう材３５
がそれぞれ１〜３mg程度取付けられた複数のコバ
ール又は４・２アロイ等の材質の入出力電気接続
用ピン３６上に置き、第族金属であるパラジウ
ム層上に結合させる。第９図には以上の方法によ
り取り付けられた接続ピン付き多層セラミツク基
板の模式図を示してあるが、金属製ピン３６の表
面にはメツキ等により形成した金の被膜層３７が
コートしてある。ろう付けを行なう処理温度とし
ては、金80％錫20％の重量比の合金ろう材の融点
が280℃であることから、300℃〜450℃の温度範
囲で10〜30分で行なつた。パラジウム層は金−錫
ろう材の錫のゲツタリングを引き起こし、金の錫
に対する見かけの割合を多くすることになり、し
たがつて冷却後又はろう材の凝縮後にろう付けし
た結合部分の融点を上昇する効果がある。このこ
とはピン取り付け後の熱サイクルを加える工程を
有する場合に対して有効である。また接続ピンに
施した金被膜層においても、ろう付け処理の際、
金被膜層が金−錫ろう材と共に一部融けることに
なり金−錫ろう材中の金の割合が増加し結合部分
の融点を上昇させ同様の効果が得られる。本方法
によりろう付けした入出力電気接続ピンと多層セ
ラミツク基板との接着強度は4.0Kg／mm2以上を示
し、実装基板の入出力ピンとして十分な強度を示
す。
（発明の効果） 以上の如く、本発明のろう付け方法を採用する
ことにより、ろう付け処理を400℃以下という極
めて低温で、しかも中性雰囲気中で行なうことが
出来、セラミツク基板表面にピンパツド用の厚膜
金属（モリブデン、タングステン、金、銀、銀−
パラジウム等）層をあらかじめ形成する必要がな
く、また障壁用の金被膜も施さない単純な構造を
もつた十分な接着強度を有するピン付き基板を得
ることが出来るようになつた。さらに本発明の方
法はピンパツドの金属層を形成する際にエツチン
グ等の湿式工程を経ないためにセラミツクに対す
る悪影響を全く与えず信頼性の高いピン付き基板
を提供することが出来、また作業性およびコスト
的にも有利となり、ピン付け後の熱サイクルに対
しても十分に強いピン付け基板を得ることが出来
るようになつた。
スパツタリングの他に適時、蒸着、メツキ、ス
クリーン印刷などの膜形成手段を用いることがで
きる。
【図面の簡単な説明】
第１図〜第４図は、従来のピン付けセラミツク
基板を示した図であり、第５図〜第８図は本発明
の方法を示す図であり、第９図は本発明の方法に
より作製したピン付き基板の模式図である。 図において、１，１１，２１，３１……セラミ
ツク基板、２，１２，２２……厚膜導体パツド
層、３，１３，２３……ニツケル層、４……銀ろ
う、５，１６，２７，３６……金属ピン、６，１
７，２８，３７……金被膜層、１４……金被膜、
１５，２６，３５……金−錫ろう、２４……金被
膜、２５……パラジウム層、３２……マスク、３
３……クロム膜、３４……パラジウム膜。

Claims (1)

  1. 【特許請求の範囲】 １ セラミツク基板に金属製接続ピンをろう材に
    よりろう付けする方法であつて、セラミツク基板
    上のろう付けする部分にクロム金属膜を形成する
    工程と、該クロム金属膜上にパラジウム金属膜を
    形成する工程と、ろう材により接続ピンを該パラ
    ジウム金属層上にろう付けする工程とを有するこ
    とを特徴とするろう付け方法。 ２ ろう材は金−錫ろう材である特許請求の範囲
    第１項記載のろう付け方法。
JP59054909A 1984-03-22 1984-03-22 ろう付け方法 Granted JPS60198760A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59054909A JPS60198760A (ja) 1984-03-22 1984-03-22 ろう付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59054909A JPS60198760A (ja) 1984-03-22 1984-03-22 ろう付け方法

Publications (2)

Publication Number Publication Date
JPS60198760A JPS60198760A (ja) 1985-10-08
JPH0230185B2 true JPH0230185B2 (ja) 1990-07-04

Family

ID=12983724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59054909A Granted JPS60198760A (ja) 1984-03-22 1984-03-22 ろう付け方法

Country Status (1)

Country Link
JP (1) JPS60198760A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0132364Y2 (ja) * 1985-03-04 1989-10-03

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58119663A (ja) * 1981-12-31 1983-07-16 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン 接続ピンの結合方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58119663A (ja) * 1981-12-31 1983-07-16 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン 接続ピンの結合方法

Also Published As

Publication number Publication date
JPS60198760A (ja) 1985-10-08

Similar Documents

Publication Publication Date Title
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
US6159586A (en) Multilayer wiring substrate and method for producing the same
US5842626A (en) Method for coupling surface mounted capacitors to semiconductor packages
EP0997941B1 (en) Conductive paste and ceramic printed circuit substrate using the same
EP0262580B1 (en) Method of electrically bonding two objects
JPH08306816A (ja) 電極パッド
JPH0227817B2 (ja)
JPH0230185B2 (ja)
JPH11163522A (ja) 多層配線基板およびその製造方法
JPS6196754A (ja) ピン付き基板
JPH0227818B2 (ja)
JPH0760882B2 (ja) ろう付け方法
JP3723350B2 (ja) 配線基板およびその製造方法
JPH0231502B2 (ja)
JPS6181659A (ja) ピン付き基板
JPH05267496A (ja) セラミックス配線基板の製造方法
JPH0136998B2 (ja)
JPH0136999B2 (ja)
JPH0590761A (ja) 配線基板の製造方法
JPH10139559A (ja) ガラスセラミック基板及びその製造方法
JPH11307688A (ja) 配線基板及びその製造方法
JPS60170294A (ja) ピン付き多層配線基板の製造方法
JPH054818B2 (ja)
JPS62291153A (ja) セラミツク配線基板
JPH04297092A (ja) セラミック多層回路板の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term