JPH04297092A - セラミック多層回路板の製造方法 - Google Patents

セラミック多層回路板の製造方法

Info

Publication number
JPH04297092A
JPH04297092A JP6219291A JP6219291A JPH04297092A JP H04297092 A JPH04297092 A JP H04297092A JP 6219291 A JP6219291 A JP 6219291A JP 6219291 A JP6219291 A JP 6219291A JP H04297092 A JPH04297092 A JP H04297092A
Authority
JP
Japan
Prior art keywords
ceramic
circuit
circuit board
bonding material
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6219291A
Other languages
English (en)
Inventor
Satoru Ogawa
悟 小川
Noboru Yamaguchi
昇 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP6219291A priority Critical patent/JPH04297092A/ja
Publication of JPH04297092A publication Critical patent/JPH04297092A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、複数枚のセラミック
基板が積層接合されてなるセラミック多層回路板の製造
方法に関する。
【0002】
【従来の技術】近年の電子機器の小型化・軽量化に伴い
、使用される回路板(配線板)には高密度化が求められ
ている。セラミック回路板においても例外でなく、高密
度化について種々の方法が検討・提案されている。例え
ば、導電ペーストを用い印刷法により回路パターンを形
成したセラミックグリーンシートを重ねておいて、80
0℃を越える温度で焼成(加熱処理)することによりセ
ラミック多層回路板を得るという方法がある。しかしな
がら、この方法は、800℃を越す熱処理を行うため、
ワレや強いソリのある不良品が出やすいという問題があ
る。
【0003】また、ワレやソリを軽減させるために、導
電ペーストを用い印刷法でパターン状の回路を形成した
複数枚のセラミック基板を、回路における基板間導通用
部分は導電性接合材を介して、その他の部分は、絶縁性
接合材を介して対面するようにして重ねておいて、加熱
加圧処理することにより接合するというセラミックミッ
ク多層回路板の製造方法がある。しかし、この方法でも
、700〜1000℃というかなりの高温処理を行うた
め、ワレやソリの問題の解消が十分にはなされない。
【0004】また、上のように、導電ペーストで回路を
形成する場合は、コストが高くつくだけでなく、微細な
回路形成が難しくて高密度化も図り難い。コストが高く
つくのは、導電ペーストが金、銀等の貴金属を含む高価
な材料だからである。微細な回路形成が難しいのは、純
金属に比べると比抵抗が高く、回路幅の狭い微細な回路
では必要な低回路抵抗値が確保できないからであり、ま
た、印刷法は極狭い幅(例えば、100μm以下)の回
路を形成するのに適していないからである。
【0005】一方、セラミック基板に微細な回路を形成
するだけなら、以下のようにすれば可能である。セラミ
ック基板表面にスパッタリング、無電解メッキ等の方法
で純金属膜を形成し、これをフォトリソグラフィ技術を
利用してパターン化するのである。この場合、金属膜に
導電ペーストの場合よりも安価で比抵抗の小さいな銅、
ニッケル等が使え、100μm以下の微細な回路パター
ンを高精度で形成することができる。しかしながら、こ
のようにして得たセラミック基板を複数枚準備して、前
記の方法で積層回路板を製造しても、高温の熱処理で回
路がダメージを受けるため、不良品が出やすい。
【0006】
【発明が解決しようとする課題】この発明は、上記事情
に鑑み、回路が形成されたセラミック基板複数枚を高温
の熱処理を伴うことなく接合させ多層化することができ
る方法を提供することを第1の課題とし、加えて、回路
の高密度化が、より図り易い方法を提供することを第2
の課題とする。
【0007】
【課題を解決するための手段】前記第1の課題を解決す
るため、請求項1記載の発明にかかるセラミック多層回
路板の製造方法では、回路が形成された複数枚のセラミ
ック基板を、回路における基板間導通用部分は導電性接
合材を介して、その他の部分は絶縁性接合材を介して対
面するように重ねておいて熱処理することにより、それ
ぞれ接合するにあたり、前記絶縁性接合材として、低融
点ガラス組成物を用いるようにしている。
【0008】前記第2の課題を解決するため、請求項2
記載の発明にかかるセラミック多層回路板の製造方法は
、加えて、回路が形成されたセラミック基板を得るに際
し、セラミック基板表面に純金属膜を積層形成した後、
この金属膜をパターン化するようにしている。以下、こ
の発明をより具体的に説明する。
【0009】この発明で使用されるセラミック基板は、
周知のセラミック基板でよい。セラミック基板の厚みは
、通常、0.1〜1mm程度である。セラミック基板へ
の回路形成方法は特に限定されないが、下記の方法によ
ることが好ましい。すなわち、無電解メッキ法等の化学
メッキ法、あるいは、スパッタリング法等の物理(気相
)メッキ法によりセラミック基板表面に純金属膜を積層
形成した後、この純金属膜をフォトリソグラフィ技術を
利用してパターン化するという方法である。
【0010】この発明における絶縁性接合材用の低融点
ガラス組成物としては、PbO−B2 O3 系ガラス
組成物、PbO−SiO2 −B2 O3 系ガラス組
成物等のような、普通、はんだガラスとか封着ガラスと
か呼ばれるものが例示される。焼成温度は300〜60
0℃程度から400〜600℃程度である。これに対し
、従来の絶縁性接合材用のガラス組成物としては、Si
O2 −B2 O3 −Bi2 O3 系ガラス組成物
、SiO2 −B2 O3 −Na2 O系ガラス組成
物という高融点系のものであった。焼成温度は700〜
1000℃程度である。
【0011】この発明の場合、絶縁性接合材に基板間隔
調整用のフィラーが5〜50体積%程度で含まれている
ことが好ましい。基板間の間隔調整用のフィラーとして
は、粒径10〜100μm程度のSiO2 粒子やAl
2 O3 粒子が例示される。フィラーが含まれている
絶縁性接合材の場合、加熱加圧工程で基板同士が不要箇
所で直に接触したりせずに適切な間隔が保たれ短絡が防
止できる。
【0012】導電性接合材としては、はんだ材、ろう材
、導電ペースト等が挙げられ、600℃以下で絶縁性接
合材の加熱処理温度になるべく近い温度で接合させられ
るものが好ましい。これらの導電性接合材は、単独使用
に限らず、併用するようにしてもよい。続いて、この発
明でセラミック多層回路板を製造するときの様子を図面
を参照しながら具体的に説明する。
【0013】まず、図1にみるように、所定の位置にス
ルホール用の貫通孔11の開いた2枚のセラミック基板
1、2を準備する。そして、両セラミック基板1、2の
表面に、無電解メッキ法等により厚み約10μmの銅膜
(純金属膜)を形成し、公知の選択エッチング法により
、図2にみるように、所定のパターンの回路12、13
をそれぞれ形成する。銅膜の形成に先立って、セラミッ
ク基板に粗面化処理を施しておくと銅膜のセラミック基
板1、2に対する密着力が高まる。また、フォトリソグ
ラフィ法の利用により、50μmの回路幅、50μmの
回路間隔という微細回路の形成も容易に行える。
【0014】ついで、図3にみるように、回路における
基板間導通用部分以外の部分に絶縁性接合材である低融
点ガラス組成物14をスクリーン印刷法により塗布した
後、N2 雰囲気中、ガラス軟化点以上の温度で仮焼し
てから、次に、回路における基板間導通用部分に導電性
接合材15をスクリーン印刷法ないしディスペンサーに
より塗布する。
【0015】続いて、セラミック基板1、2を対面させ
ておいて、N2 雰囲気中、600℃以下の温度で加熱
処理する。加熱処理の際、通常、0.1〜1kg/cm
2 程度の圧力も同時にかけるようにする。そうすると
、図4にみるように、セラミック多層回路板3が得られ
る。
【0016】
【作用】請求項1記載の発明にかかるセラミック多層回
路板の製造方法では、セラミック基板の回路における基
板間導通用部分に介在する絶縁性接合材が低融点ガラス
組成物であって、セラミック基板を接合させる加熱処理
の際の温度が低くてすむため、強いソリやワレのない回
路板を得ることができるようになる。
【0017】請求項2記載の発明にかかるセラミック多
層回路板の製造方法では、加えて、回路が形成されたセ
ラミック基板を得るに際し、セラミック基板表面に純金
属膜を積層形成した後、この金属膜をパターン化するよ
うにしているため、回路を容易に微細なものにすること
ができ、そのため、高密度化がより図り易い。もちろん
、微細な回路であっても、加熱処理の際の温度が低いた
め、回路が接合工程で損傷することもない。
【0018】
【実施例】以下、この発明のより具体的な実施例を説明
する。この発明は、下記の実施例に限らない。 −実施例1− まず、所定の位置にスルホール用の貫通孔(直径0.4
mm)の開いた2枚のアルミナ基板(縦:100mm 
 横:100mm  厚み:0.5mm)を、85%リ
ン酸浴(温度330℃)に3分間浸漬し、表面粗化処理
を行った。
【0019】次に、通常の無電解銅メッキ法により厚み
約10μmの銅膜を形成した後、フォトリソグラフィ法
を利用して、所定のパターンの回路を形成した。そして
、絶縁性接合材として、粒径20μmのAl2 O3 
粒子(フィラー)を25体積%含むPbO−SiO2 
−B2 O3 系ガラス組成物(焼成温度約460℃)
を、回路における基板間導通用部分以外の部分にスクリ
ーン印刷法により塗布した後、N2 雰囲気中、400
℃で仮焼した。
【0020】ついで、回路における基板間導通用部分に
、導電性接合材としてのろう材(Au:73.3%、I
n:26.7%、液相温度451℃)をディスペンサー
により塗布した。最後に、2枚のアルミナ基板を対面さ
せておいて、N2 雰囲気中、460℃の温度で加熱加
圧処理してセラミック多層回路板を得た。
【0021】−実施例2− まず、実施例1と同様にして表面粗化処理を行った。次
に、通常のスパッタリング法により厚み約10μmの銅
膜を形成した後、フォトリソグラフィ法を利用して、所
定のパターンの回路を形成した。そして、絶縁性接合材
として、粒径20μmのAl2 O3 粒子(フィラー
)を25体積%含むPbO−B2 O3 系ガラス組成
物(焼成温度約400℃)を、回路における基板間導通
用部分以外の部分にスクリーン印刷法により塗布した後
、N2 雰囲気中、400℃で仮焼した。
【0022】ついで、回路における基板間導通用部分に
、導電性接合材としての高温はんだ材(溶融温度350
℃:接合温度400℃)をディスペンサーにより塗布し
た。最後に、2枚のアルミナ基板を対面させておいて、
N2 雰囲気中、400℃の温度で加熱加圧処理してセ
ラミック多層回路板を得た。 −実施例3− まず、実施例2と同様にして表面粗化処理および回路形
成を行った。
【0023】次に、絶縁性接合材として、粒径30μm
のSiO2 粒子(フィラー)を10体積%含むPbO
−SiO2 −B2 O3 系ガラス組成物(焼成温度
約600℃)を、回路における基板間導通用部分以外の
部分にスクリーン印刷法により塗布した後、N2 雰囲
気中、580℃で仮焼した。ついで、回路における基板
間導通用部分に、導電性接合材として高温焼成型導電ペ
ースト(焼成温度約600℃)をディスペンサーにより
塗布した。
【0024】最後に、2枚のアルミナ基板を対面させて
おいて、N2 雰囲気中、600℃の温度で加熱加圧処
理してセラミック多層回路板が得た。実施例1〜3のセ
ラミック多層回路板は、強いソリやワレはなく、銅層か
らなる微細回路の損傷もない良好な基板であった。この
発明は、上記実施例に限らないことは言うまでもない。 例えば、上記実施例では、セラミック基板の積層枚数が
2枚であったが、3枚以上であってもよい。絶縁性接合
材がフィラーを含有していたが、フィラー未含有の接合
材を用いるようにしてもよい。
【0025】
【発明の効果】以上に述べたように、請求項1記載の発
明にかかるセラミック多層回路板の製造方法によれば、
セラミック基板の回路における基板間導通用部分に介在
する絶縁性接合材が低融点ガラス組成物であって、セラ
ミック基板を接合させる加熱処理の際の温度が低くてす
むため、強いソリやワレのないセラミック多層回路板を
得ることができる。
【0026】請求項2記載の発明にかかるセラミック多
層回路板の製造方法では、加えて、セラミック基板の回
路を容易に微細なものにすることができ、しかも、この
微細な回路が加熱処理の際の温度が低くて接合工程で損
傷することもないため、高密度化がより図り易いという
利点がある。
【図面の簡単な説明】
【図1】この発明のセラミック多層回路板の製造方法に
おける具体的なセラミック基板2枚をあらわす概略断面
図である。
【図2】図1のセラミック基板に回路を形成した状態を
あらわす概略断面図である。
【図3】図2のセラミック基板に導電性接合材および絶
縁性接合材を塗布した状態をあらわす概略断面図である
【図4】図3に示す2枚のセラミック基板を接合したセ
ラミック多層回路板をあらわす概略断面図である。
【符合の説明】
1  セラミック基板 2  セラミック基板 3  セラミック多層回路板 12  回路 13  回路 14  絶縁性接合材(低融点ガラス組成物)15  
導電性接合材

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  回路が形成された複数枚のセラミック
    基板を、回路における基板間導通用部分は導電性接合材
    を介して、その他の部分は絶縁性接合材を介して対面す
    るように重ねておいて熱処理することにより、それぞれ
    接合するセラミック多層回路板の製造方法において、前
    記絶縁性接合材として、低融点ガラス組成物を用いるよ
    うにすることを特徴とするセラミック多層回路板の製造
    方法。
  2. 【請求項2】  回路が形成されたセラミック基板を得
    るにあたり、セラミック基板表面に純金属膜を積層形成
    した後、この金属膜をパターン化するようにする請求項
    1記載のセラミック多層回路板の製造方法。
JP6219291A 1991-03-26 1991-03-26 セラミック多層回路板の製造方法 Pending JPH04297092A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6219291A JPH04297092A (ja) 1991-03-26 1991-03-26 セラミック多層回路板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6219291A JPH04297092A (ja) 1991-03-26 1991-03-26 セラミック多層回路板の製造方法

Publications (1)

Publication Number Publication Date
JPH04297092A true JPH04297092A (ja) 1992-10-21

Family

ID=13193040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6219291A Pending JPH04297092A (ja) 1991-03-26 1991-03-26 セラミック多層回路板の製造方法

Country Status (1)

Country Link
JP (1) JPH04297092A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6478920B1 (en) * 1993-04-30 2002-11-12 Murata Manufacturing Co., Ltd. Chip-type circuit component and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6478920B1 (en) * 1993-04-30 2002-11-12 Murata Manufacturing Co., Ltd. Chip-type circuit component and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6328201B1 (en) Multilayer wiring substrate and method for producing the same
US4914260A (en) Ceramic multi-layer printed circuit boards
JP3863067B2 (ja) 金属−セラミックス接合体の製造方法
JP3351043B2 (ja) 多層セラミック基板の製造方法
JPH05198917A (ja) セラミックス配線基板の製造方法
JPH04297092A (ja) セラミック多層回路板の製造方法
US20030019563A1 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JPH04314395A (ja) セラミック多層回路板の製造方法
KR100942944B1 (ko) 다층 박막 기판의 제조 방법 및 그 다층 박막 기판
JPS6331138A (ja) 半導体装置の製造方法
JPH0444393A (ja) セラミック多層配線板の製造方法
JPH06244307A (ja) 低温焼成多層セラミック回路基板の製造方法
JPH06326470A (ja) 多層セラミック基板の製造方法
JP2001015930A (ja) 多層配線基板およびその製造方法
JPS60198761A (ja) ろう付け方法
JPH02125728A (ja) 複合基板およびその製造方法
JPS58130590A (ja) セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドic
JPH0548269A (ja) 多層配線基板の製造方法
JPH114054A (ja) 配線基板
JPS6381894A (ja) セラミツクス回路基板の製造方法
JPH0821780B2 (ja) 積層複合セラミック基板およびその製造方法
JPS61147597A (ja) セラミック回路基板の製造方法
JPH0661648A (ja) 多層配線基板
JPH0230185B2 (ja)
JPS60198763A (ja) ピン付基板およびその製造方法