JPS60198762A - ピン付基板およびその製造方法 - Google Patents
ピン付基板およびその製造方法Info
- Publication number
- JPS60198762A JPS60198762A JP5491184A JP5491184A JPS60198762A JP S60198762 A JPS60198762 A JP S60198762A JP 5491184 A JP5491184 A JP 5491184A JP 5491184 A JP5491184 A JP 5491184A JP S60198762 A JPS60198762 A JP S60198762A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- group
- metal layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はパッケージ−板におけるピン取ｐ付は構造およ
び取シ付砂方法に係シ、更に具体的にいえば多層セラミ
ック基板の接続ピン取シ付は構造および該ピンを基板に
結合させるための接合手段に係る。
び取シ付砂方法に係シ、更に具体的にいえば多層セラミ
ック基板の接続ピン取シ付は構造および該ピンを基板に
結合させるための接合手段に係る。
（従来技術）
最近のコンピュータシステムの高密度小型化、高速化お
よび高パフォーマンス化に対して実装レベルにおけるパ
ッケージ基板への要求はきびしいものになってきている
。具体的にはパッケージ基板において配線密度を高め信
号線幅を微細化したシ、信号線導体の抵抗値を下げるこ
と、絶縁材料の誘電率を下げること、等が要求されてお
シ、これに応えるようなパッケージ基板技術が開発され
てきた◎例えばアルミナグリーンシートを用いた多層９
セ２ミツク基板、ガラスセラミックスグリーンシートを
用い９００℃程度で焼結でき、ＡｕおよびＡｇ−Ｐｄ導
体が使える多層セラミック基板、また七２ミック基板上
ヘスバッタ、蒸着等の薄膜技術を用すたパッケージ基板
、更には有機絶縁材料（ポリイミド等）を用い薄膜導体
と組み合せたパッケージ基板等々がある。このよりに高
密度化、ｇｋ細化さ些た笑装基板上へは超Ｌ８エチップ
が多数災装されることになシ、したがって、基板外部と
電気的に接続するだめのい端子数は極めて多くなつてく
る。そのためＶｏ端子を多層基板裏面にビンで形成する
技術が開発されている＠この多層セラミック基板に接続
ビンを取シ付ける従来技術として鉱、例えばアルミナ多
層基板において銀ろうを用いてコバール又は４・２アロ
イ等の材質の接続ビンを取シ付けていた０第１図は、従
来方法を説明するための断面図であシ、アルミナグリー
ンシートに形成したモリブデン又はタングステン等の導
体パッドおよびスルーホール中の導体を１５００℃以上
の温度で還元雰囲気中で焼結したのちのセラミック基板
１およびモリブデン又はタングステン等の導体２が示さ
れてｈる０この導体パッド部分にメッキによ）ニッケル
層３を形成し、次に、コバール又は４・２アロイの接続
ビン５を銀ろう４によシ取）付けている０銀ろうの組成
は、一般にはＡｇ ６０ ｍｏｌ ％−Ｃｕ ４０ ｍ
ｌ ％の共晶合金が使われておシ融点は７７９℃であシ
、ろう付は処理温度は８１０℃程度であシ、モリブデン
等の導体の酸化を防ぐために水素還元雰囲気中で行なわ
れる０次に基板に取り付けられた接続ビンおよび導体が
劣化しな−ように金メッキ処理される。
よび高パフォーマンス化に対して実装レベルにおけるパ
ッケージ基板への要求はきびしいものになってきている
。具体的にはパッケージ基板において配線密度を高め信
号線幅を微細化したシ、信号線導体の抵抗値を下げるこ
と、絶縁材料の誘電率を下げること、等が要求されてお
シ、これに応えるようなパッケージ基板技術が開発され
てきた◎例えばアルミナグリーンシートを用いた多層９
セ２ミツク基板、ガラスセラミックスグリーンシートを
用い９００℃程度で焼結でき、ＡｕおよびＡｇ−Ｐｄ導
体が使える多層セラミック基板、また七２ミック基板上
ヘスバッタ、蒸着等の薄膜技術を用すたパッケージ基板
、更には有機絶縁材料（ポリイミド等）を用い薄膜導体
と組み合せたパッケージ基板等々がある。このよりに高
密度化、ｇｋ細化さ些た笑装基板上へは超Ｌ８エチップ
が多数災装されることになシ、したがって、基板外部と
電気的に接続するだめのい端子数は極めて多くなつてく
る。そのためＶｏ端子を多層基板裏面にビンで形成する
技術が開発されている＠この多層セラミック基板に接続
ビンを取シ付ける従来技術として鉱、例えばアルミナ多
層基板において銀ろうを用いてコバール又は４・２アロ
イ等の材質の接続ビンを取シ付けていた０第１図は、従
来方法を説明するための断面図であシ、アルミナグリー
ンシートに形成したモリブデン又はタングステン等の導
体パッドおよびスルーホール中の導体を１５００℃以上
の温度で還元雰囲気中で焼結したのちのセラミック基板
１およびモリブデン又はタングステン等の導体２が示さ
れてｈる０この導体パッド部分にメッキによ）ニッケル
層３を形成し、次に、コバール又は４・２アロイの接続
ビン５を銀ろう４によシ取）付けている０銀ろうの組成
は、一般にはＡｇ ６０ ｍｏｌ ％−Ｃｕ ４０ ｍ
ｌ ％の共晶合金が使われておシ融点は７７９℃であシ
、ろう付は処理温度は８１０℃程度であシ、モリブデン
等の導体の酸化を防ぐために水素還元雰囲気中で行なわ
れる０次に基板に取り付けられた接続ビンおよび導体が
劣化しな−ように金メッキ処理される。
第２図には、金層６が形成された接続ビン付き基板の断
面図を示す口車方法はろう付は処理温度が高く、基板上
に形成した微細薄膜パターン等は、この温度に加熱する
ことは難かしく、一方あらかじめビンを基板に取シ付け
たのち信号線等の微細薄膜パターンを形成する場合にお
いても、ビン付き声板上へ各種パターンを形成する際の
精度が低くなシ作業性が悪くなる口また有機絶縁フィル
ム（ポリイミド等）を用いて多層セラミック基板上へパ
ターンを形成するパックージ技術の場合でも同様である
０更にろう付は後接続ビンおよび導体パッド部を金メッ
キする工程が含まれ作業性が悪いＯ 次に処理温度を低げるたやにろう材としてＡｕ−８ｎ又
はＡｕ−８ｉ 、Ａｕ−ａｎ−Ｐｄ 、 ＡＡｕ−８ｎ
−Ａ等が検討された。具体的な一例を第３図および第４
図に示す。第３図においてはセラミック基板１１の表面
にモリブデン層１２を付着させ、該モリブデン層上にメ
ッキ法等の手段によシニッケルの被＠１３を形成する。
面図を示す口車方法はろう付は処理温度が高く、基板上
に形成した微細薄膜パターン等は、この温度に加熱する
ことは難かしく、一方あらかじめビンを基板に取シ付け
たのち信号線等の微細薄膜パターンを形成する場合にお
いても、ビン付き声板上へ各種パターンを形成する際の
精度が低くなシ作業性が悪くなる口また有機絶縁フィル
ム（ポリイミド等）を用いて多層セラミック基板上へパ
ターンを形成するパックージ技術の場合でも同様である
０更にろう付は後接続ビンおよび導体パッド部を金メッ
キする工程が含まれ作業性が悪いＯ 次に処理温度を低げるたやにろう材としてＡｕ−８ｎ又
はＡｕ−８ｉ 、Ａｕ−ａｎ−Ｐｄ 、 ＡＡｕ−８ｎ
−Ａ等が検討された。具体的な一例を第３図および第４
図に示す。第３図においてはセラミック基板１１の表面
にモリブデン層１２を付着させ、該モリブデン層上にメ
ッキ法等の手段によシニッケルの被＠１３を形成する。
次に該ニッケル被膜上に金ペーストによシ金の被膜１４
を形成し熱処理にょシ金・ニッケル固溶体を形成してい
る０続いて金メッキ１７を織した接続ビン１６をＡｕ−
８ｎろう材１５にょ）結合している。この方法において
金・ニッケル固溶体を形成する際には約７００ｕの温度
で水素還元中で行なっている。また第４図においてはセ
ラミック基板２１の表面にモリブデン層２２を付着させ
、該４リプデン層上にニラクル被膜２３を形成し、該ニ
ッケル被膜上へ障壁用の金被膜２４を形成している０該
金被膜上には８ｎゲツタリング金属のソースとして働く
第１族の金属層２５で被覆したのへ一仝メ噌キ９ＲｆＰ
論１番淳鮪ゾソリクもＡｕ−８ｎろう材２６によシ結合
している口これらの方法においてはいずれも中間層とし
て金層を形成しなければならずコスト的にも不利である
０また接続ビンを取シ付けるパッド部分には、あらかじ
めモリブデンパッドを形成しておかなければならず工程
的にもコスト的にも不利であシ、さらにろう付は等の熱
処理に際してもモリブデンの酸化を防ぐために水素還元
雰囲気で行なわなければならなかりた口さらにモリブデ
ンパッドとセラミック基板との密着性をもたせるために
ガラス７リツト等の添加物をモリブデンペースト中に含
めねばならず、導体抵抗も高くなる問題があったり（発
明の目的） 本発明の目的は、このような従来の欠点を除去せしめ、
従来の銀ろう材を用いる方法よシも低温（４００℃以下
）でしかも中性雰曲気で熱処理ができ、また他の従来法
で示したよう彦障壁用の金被膜を施さず、非常に単純な
構造をもち、作業性およびコスト的に有利でしかも十分
なビン接着強度８− 右＋ ：Ｌ Ｉン７−＋３拓も？
ＩＣエバ軸１１五−←叶シ一ヰ日琳工ることにある。
を形成し熱処理にょシ金・ニッケル固溶体を形成してい
る０続いて金メッキ１７を織した接続ビン１６をＡｕ−
８ｎろう材１５にょ）結合している。この方法において
金・ニッケル固溶体を形成する際には約７００ｕの温度
で水素還元中で行なっている。また第４図においてはセ
ラミック基板２１の表面にモリブデン層２２を付着させ
、該４リプデン層上にニラクル被膜２３を形成し、該ニ
ッケル被膜上へ障壁用の金被膜２４を形成している０該
金被膜上には８ｎゲツタリング金属のソースとして働く
第１族の金属層２５で被覆したのへ一仝メ噌キ９ＲｆＰ
論１番淳鮪ゾソリクもＡｕ−８ｎろう材２６によシ結合
している口これらの方法においてはいずれも中間層とし
て金層を形成しなければならずコスト的にも不利である
０また接続ビンを取シ付けるパッド部分には、あらかじ
めモリブデンパッドを形成しておかなければならず工程
的にもコスト的にも不利であシ、さらにろう付は等の熱
処理に際してもモリブデンの酸化を防ぐために水素還元
雰囲気で行なわなければならなかりた口さらにモリブデ
ンパッドとセラミック基板との密着性をもたせるために
ガラス７リツト等の添加物をモリブデンペースト中に含
めねばならず、導体抵抗も高くなる問題があったり（発
明の目的） 本発明の目的は、このような従来の欠点を除去せしめ、
従来の銀ろう材を用いる方法よシも低温（４００℃以下
）でしかも中性雰曲気で熱処理ができ、また他の従来法
で示したよう彦障壁用の金被膜を施さず、非常に単純な
構造をもち、作業性およびコスト的に有利でしかも十分
なビン接着強度８− 右＋ ：Ｌ Ｉン７−＋３拓も？
ＩＣエバ軸１１五−←叶シ一ヰ日琳工ることにある。
（発明の構成）
すなわち本発明は基板上に直接形成された周期律表の第
Ｖｉａ族の金属層および該第Ｖｉａ族金属層上に形成さ
れ九周期律表の第１族の金属層と、該第１族の金属層上
にろう材を介して金属製ピンが形成されたことを特徴と
するピン付基板および基板上に周期律表の第Ｖｉａ族の
金属の膜を形成する工程と該第Ｍａ族の金属膜上に周期
律表の第１族の金属膜を形成する工程と、ドライフィル
ムをラミネートし、露光、現像を行々う工程と前記第■
族金属層と第Ｖｉａ族の金属層をエツチングする工程と
、ろう材によ多接続ピンを第■族金属層上にろう付けす
る工程を有することを特徴とするビン付基板の製造方法
である。
Ｖｉａ族の金属層および該第Ｖｉａ族金属層上に形成さ
れ九周期律表の第１族の金属層と、該第１族の金属層上
にろう材を介して金属製ピンが形成されたことを特徴と
するピン付基板および基板上に周期律表の第Ｖｉａ族の
金属の膜を形成する工程と該第Ｍａ族の金属膜上に周期
律表の第１族の金属膜を形成する工程と、ドライフィル
ムをラミネートし、露光、現像を行々う工程と前記第■
族金属層と第Ｖｉａ族の金属層をエツチングする工程と
、ろう材によ多接続ピンを第■族金属層上にろう付けす
る工程を有することを特徴とするビン付基板の製造方法
である。
（実施例）
以下本発明を実施例に基づいて詳細に説明する０第５図
〜第１１図は本発明の製造方法を示す図であシ第１２図
拡実施例において作製した本発明のビン付基板の模式図
である０第５図に示すように多層セラミック基板３１の
上２ミック表面上にりｐムの薄膜３２を被覆する。多層
セラミック基板３１はアルミナグリーンシートを用い導
体としてモリブデン又はタングステンを印刷し積層プレ
ス後１５００℃以上水素還元雰四気中で焼結したもの、
あるいはガラスセラミックグリーンシートを用い導体と
して金、銀−パラジウム、金＝白金を銀−白金、銀等を
印刷し積層プレス後１０００℃以下酸化性雰囲気中で焼
結した、いわゆる低温焼結セラミック基板等が使用でき
る０この実施例では後者の銀−パラジウムを印刷した低
温焼結セラミック基板を用いた。一方クロム薄膜はスパ
ッタリングによｊ５５００ｉ〜２０００Ｘの厚さに形成
した。
〜第１１図は本発明の製造方法を示す図であシ第１２図
拡実施例において作製した本発明のビン付基板の模式図
である０第５図に示すように多層セラミック基板３１の
上２ミック表面上にりｐムの薄膜３２を被覆する。多層
セラミック基板３１はアルミナグリーンシートを用い導
体としてモリブデン又はタングステンを印刷し積層プレ
ス後１５００℃以上水素還元雰四気中で焼結したもの、
あるいはガラスセラミックグリーンシートを用い導体と
して金、銀−パラジウム、金＝白金を銀−白金、銀等を
印刷し積層プレス後１０００℃以下酸化性雰囲気中で焼
結した、いわゆる低温焼結セラミック基板等が使用でき
る０この実施例では後者の銀−パラジウムを印刷した低
温焼結セラミック基板を用いた。一方クロム薄膜はスパ
ッタリングによｊ５５００ｉ〜２０００Ｘの厚さに形成
した。
次に第６図の周期律表第■族の金属のなかでパラジウム
層３３を第５図に示したクロム薄膜上に形成するロバラ
ジウム層はクロム薄膜形成と同様スパッタリングによ）
５００〜２０００Ｘの厚さに形成した。スパッタリング
は１０−５ｔｏｒｒ以下にした後Ａｒガスを導入し１０
−２ｔｏｒｒ程度にして行なった第６図で薄膜形成した
セラミック基板にドライフィルム（デエポン製０商品名
リストン）３４を第７図のように２ミネートしたのちピ
ンパッドパターンのマスクを重ね合せて紫外光によシ露
光し現像してピンパッドパターン以外を洗い流すＯ第８
図には露光、現像して残ったピンパッド部の重合レジス
ト層３５を示す０次に第■族金属のエツチング工程であ
ル第９図に示すようにＦｅＣｌ３系のエッチャントによ
シバラジウム層をエツチングによシ取ル除きパッド部分
を残す０第１０図においてはりｐム層をエツチングによ
シ取シ除いた図を示すが、クロムのエツチングに際して
のエッチャントはＡｌＣｌ３． ＨＣｌ！を含んだ水溶
液を用いた０第１１図には、ドライフィルム層を除去し
たセラミック基板上にクロム層およびパラジウム層を形
成した構造体を示す。ドライフィルム層の除去は熱処理
によシ燃焼させて行なった口このようにして得られた金
属バッド部を有するセ−）ぐツク基板をＡｕ８（１％８
ｎ２０％の重量比の合金ろう材３６を各ピン当シ１〜３
ｍｇ程度取シ付けた多数のコバール又は４・２アロイの
接続ピン３７上に置き、第■族金属であるパラジウム層
上に結合させる０第１２図には以上の方法によシ取シ付
けられたビン付基板の模式図を示しであるが、接続ピン
３７０表面にはメッキ等によ多形成した金層がコートし
である。
層３３を第５図に示したクロム薄膜上に形成するロバラ
ジウム層はクロム薄膜形成と同様スパッタリングによ）
５００〜２０００Ｘの厚さに形成した。スパッタリング
は１０−５ｔｏｒｒ以下にした後Ａｒガスを導入し１０
−２ｔｏｒｒ程度にして行なった第６図で薄膜形成した
セラミック基板にドライフィルム（デエポン製０商品名
リストン）３４を第７図のように２ミネートしたのちピ
ンパッドパターンのマスクを重ね合せて紫外光によシ露
光し現像してピンパッドパターン以外を洗い流すＯ第８
図には露光、現像して残ったピンパッド部の重合レジス
ト層３５を示す０次に第■族金属のエツチング工程であ
ル第９図に示すようにＦｅＣｌ３系のエッチャントによ
シバラジウム層をエツチングによシ取ル除きパッド部分
を残す０第１０図においてはりｐム層をエツチングによ
シ取シ除いた図を示すが、クロムのエツチングに際して
のエッチャントはＡｌＣｌ３． ＨＣｌ！を含んだ水溶
液を用いた０第１１図には、ドライフィルム層を除去し
たセラミック基板上にクロム層およびパラジウム層を形
成した構造体を示す。ドライフィルム層の除去は熱処理
によシ燃焼させて行なった口このようにして得られた金
属バッド部を有するセ−）ぐツク基板をＡｕ８（１％８
ｎ２０％の重量比の合金ろう材３６を各ピン当シ１〜３
ｍｇ程度取シ付けた多数のコバール又は４・２アロイの
接続ピン３７上に置き、第■族金属であるパラジウム層
上に結合させる０第１２図には以上の方法によシ取シ付
けられたビン付基板の模式図を示しであるが、接続ピン
３７０表面にはメッキ等によ多形成した金層がコートし
である。
ろう付けを行なう処理温度としてはＡｕ ８０％８ｎ２
０％の重量比の合金ろう材の融点が２８０℃であシ３０
０℃〜４５０℃の温度範囲で１０〜３０分間行なりた。
０％の重量比の合金ろう材の融点が２８０℃であシ３０
０℃〜４５０℃の温度範囲で１０〜３０分間行なりた。
第１族の金属例えばパラジウム層はＡｕ−８ｎろう材の
８ｎのゲッタリングを引き起こし、ＡｕのＳｎに対する
見かけの割合を多くすることになシ、したがって冷却後
又はろう材の凝縮後にろう付けした結合部分の融点を上
昇される効果がある。このことはピン取シ付は後の熱サ
イクルを加える工程を有する場合に対し有効である。ま
た接続ピンに施した金層においてもろう付は処理の際、
金層がＡｕ −８ｎろう材と共に融けることになＪ）
Ａｕ−ａｎろう材中のＡｕの割合が増加し融点を上昇さ
せ同様の効果が得られる◎ろう付けした接続ピンのセラ
ミック基板との接着強度は４．０ Ｋｇ／ｍｊ以上を示
し、実装基板のＩ１０ビンとして十分な強度を示しだ。
８ｎのゲッタリングを引き起こし、ＡｕのＳｎに対する
見かけの割合を多くすることになシ、したがって冷却後
又はろう材の凝縮後にろう付けした結合部分の融点を上
昇される効果がある。このことはピン取シ付は後の熱サ
イクルを加える工程を有する場合に対し有効である。ま
た接続ピンに施した金層においてもろう付は処理の際、
金層がＡｕ −８ｎろう材と共に融けることになＪ）
Ａｕ−ａｎろう材中のＡｕの割合が増加し融点を上昇さ
せ同様の効果が得られる◎ろう付けした接続ピンのセラ
ミック基板との接着強度は４．０ Ｋｇ／ｍｊ以上を示
し、実装基板のＩ１０ビンとして十分な強度を示しだ。
（発明の効果）
以上の如く、本発明のピン付基板の構造および製造方法
を採用することによル、ろう付は処理を４００℃以下と
低温で、中性雰囲気中で行なうことが出来、セラミック
基板表面にピンパッド用の厚膜金属（モリブデン、タン
グステン、金、金−白金等）層をあらかじめ形成する必
要がなく、また障壁用の金被膜も施さない単純な構造を
もりた十分な接着強度を有゛するピン付基板を得ること
が出来るようになった。さらに本発明によル作業性およ
びコスト的にも有利となシ、ビン立て後の熱サイクルに
強いピン付基板を得ることが出来るようになった０ なお、実施例ではクロムとパラジウムを用いたがそれぞ
れ第Ｖｉａ族金属と第■族金属であれば使用できる０ま
た金属膜形成方法はスパッタリングの他に蒸着、メッキ
、スクリーン印刷など適時使用できる０
を採用することによル、ろう付は処理を４００℃以下と
低温で、中性雰囲気中で行なうことが出来、セラミック
基板表面にピンパッド用の厚膜金属（モリブデン、タン
グステン、金、金−白金等）層をあらかじめ形成する必
要がなく、また障壁用の金被膜も施さない単純な構造を
もりた十分な接着強度を有゛するピン付基板を得ること
が出来るようになった。さらに本発明によル作業性およ
びコスト的にも有利となシ、ビン立て後の熱サイクルに
強いピン付基板を得ることが出来るようになった０ なお、実施例ではクロムとパラジウムを用いたがそれぞ
れ第Ｖｉａ族金属と第■族金属であれば使用できる０ま
た金属膜形成方法はスパッタリングの他に蒸着、メッキ
、スクリーン印刷など適時使用できる０
第１因〜第４図は、従来のピン付セラミック基板の構造
を示した図であシ、第５図〜第１１図は本発明の製造工
程を示す図であシ、第１２図は本。 、発明の製造方法によシ作製したビン付基板の模式図に
おいて１，１１，２１．３１・・・セラミック基板、２
，１２，２２・・・厚膜導体パッド層、３゜１３．２３
・・・ニッケル層、４・・・銀ろう、５，１６゜２７．
３７・・・接続ピン、６・・・金層、１４・・・金被膜
、１５．２６，３６−Ａｕ−ａｎろう、１７，２８，３
８・・・金メッキ層、２４・・・金被膜、２５・・・パ
ラジウム層、３２・・・り四ム被膜、３３・・・パラジ
ウム被膜、３４・・・ドライフィルム、３５・・・重合
レジスト層〇兜１図 第２図 第。□ 第４図 第５図 ２ 第６図 、３９ 第７図 ４ 第８図 第９図 第１Ｑ図 第１ｊ図 第１２図
を示した図であシ、第５図〜第１１図は本発明の製造工
程を示す図であシ、第１２図は本。 、発明の製造方法によシ作製したビン付基板の模式図に
おいて１，１１，２１．３１・・・セラミック基板、２
，１２，２２・・・厚膜導体パッド層、３゜１３．２３
・・・ニッケル層、４・・・銀ろう、５，１６゜２７．
３７・・・接続ピン、６・・・金層、１４・・・金被膜
、１５．２６，３６−Ａｕ−ａｎろう、１７，２８，３
８・・・金メッキ層、２４・・・金被膜、２５・・・パ
ラジウム層、３２・・・り四ム被膜、３３・・・パラジ
ウム被膜、３４・・・ドライフィルム、３５・・・重合
レジスト層〇兜１図 第２図 第。□ 第４図 第５図 ２ 第６図 、３９ 第７図 ４ 第８図 第９図 第１Ｑ図 第１ｊ図 第１２図
Claims (2)
- （１）基板上に直接形成された周期律表の第Ｖｉａ族の
金属と、該第Ｍａ族の金属層上に形成された周期律表の
第曹族の金属層と、該第１族の金属層上にろう材を介し
て金属製ピンが形成された構造をもつことを特徴とする
ピン付基板０ - （２） 基板上に周期律表の第Ｍａ族の金属の膜を形成
する工程と、該第Ｍａ族の金属膜上に周期律表の第１族
の金属膜を形成する工程とドライフィルムをラミネート
し、露光、現像をする工程と前記第■族金属層と第Ｍａ
族の金属層をエツチングする工程と、ろう材によ多接続
ピンを第■族金属層上にろう付けする工程を有するとと
を特徴とするピン付基板の製造方法◎
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5491184A JPS60198762A (ja) | 1984-03-22 | 1984-03-22 | ピン付基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5491184A JPS60198762A (ja) | 1984-03-22 | 1984-03-22 | ピン付基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60198762A true JPS60198762A (ja) | 1985-10-08 |
| JPH0231502B2 JPH0231502B2 (ja) | 1990-07-13 |
Family
ID=12983780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5491184A Granted JPS60198762A (ja) | 1984-03-22 | 1984-03-22 | ピン付基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60198762A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58119663A (ja) * | 1981-12-31 | 1983-07-16 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 接続ピンの結合方法 |
-
1984
- 1984-03-22 JP JP5491184A patent/JPS60198762A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58119663A (ja) * | 1981-12-31 | 1983-07-16 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 接続ピンの結合方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0231502B2 (ja) | 1990-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| US4525383A (en) | Method for manufacturing multilayer circuit substrate | |
| EP0939436B1 (en) | Manufacture of flip-chip devices | |
| JP3506393B2 (ja) | 液晶表示装置とその製造方法、プリンタとその製造方法 | |
| JPS63110697A (ja) | 多層金属構造体 | |
| JPH08125341A (ja) | 電子回路装置 | |
| JP3086081B2 (ja) | 配線基板とその製造方法 | |
| JPH05315731A (ja) | 配線基板の接続パッドの製造方法 | |
| JPS60198762A (ja) | ピン付基板およびその製造方法 | |
| JPH0227817B2 (ja) | ||
| JP3210740B2 (ja) | 多層回路基板および電子モジュ−ルならびに電子装置 | |
| JPS60198763A (ja) | ピン付基板およびその製造方法 | |
| JPS6196754A (ja) | ピン付き基板 | |
| JPS5850421B2 (ja) | 薄膜回路 | |
| JPH03218644A (ja) | 回路基板の接続構造 | |
| JPH0230185B2 (ja) | ||
| JP3723350B2 (ja) | 配線基板およびその製造方法 | |
| JPS6181659A (ja) | ピン付き基板 | |
| JPH0760882B2 (ja) | ろう付け方法 | |
| JPS60198893A (ja) | ピン付き多層セラミツク基板の製造方法 | |
| JPH0136998B2 (ja) | ||
| KR0167373B1 (ko) | 전자회로장치 | |
| JPH09129648A (ja) | 半導体素子およびその実装方法 | |
| JPH04326595A (ja) | 薄膜多層回路基板とその製造方法 | |
| JP2000208895A (ja) | 配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |