JP3210740B2 - 多層回路基板および電子モジュ−ルならびに電子装置 - Google Patents
多層回路基板および電子モジュ−ルならびに電子装置Info
- Publication number
- JP3210740B2 JP3210740B2 JP22953392A JP22953392A JP3210740B2 JP 3210740 B2 JP3210740 B2 JP 3210740B2 JP 22953392 A JP22953392 A JP 22953392A JP 22953392 A JP22953392 A JP 22953392A JP 3210740 B2 JP3210740 B2 JP 3210740B2
- Authority
- JP
- Japan
- Prior art keywords
- heat
- substrate
- linear expansion
- coefficient
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、多層回路基板、これを
用いたモジュールおよび電子装置に係り、特に高密度、
高精度、かつ、信頼性の高い多層回路基板、モジュール
および電子装置に関するものである。特に、例えば、電
子計算機など、その実装密度が製品の優劣を左右する電
子装置に利用される。
用いたモジュールおよび電子装置に係り、特に高密度、
高精度、かつ、信頼性の高い多層回路基板、モジュール
および電子装置に関するものである。特に、例えば、電
子計算機など、その実装密度が製品の優劣を左右する電
子装置に利用される。
【０００２】
【従来の技術】従来、大型計算機等の処理速度の向上が
強く要求される電子装置では、ＬＳＩ等能動素子の高速
化と同様に素子間接続の短縮が、装置の性能を向上させ
るため必要であった。このような背景から、高密度の配
線を有するＬＳＩ搭載基板の技術においては、高速信号
の伝送に適した微細な高密度配線を形成できる多層回路
基板技術の実現が強く要望されていた。基板上に耐熱性
絶縁膜と銅等の導電性材料の配線がなされた多層薄膜回
路を積層した多層回路基板は、配線の高密度化やこれに
伴う信号伝送の高速化に有利である。このため、各種の
電子機器の回路としてその使用が検討されている。
強く要求される電子装置では、ＬＳＩ等能動素子の高速
化と同様に素子間接続の短縮が、装置の性能を向上させ
るため必要であった。このような背景から、高密度の配
線を有するＬＳＩ搭載基板の技術においては、高速信号
の伝送に適した微細な高密度配線を形成できる多層回路
基板技術の実現が強く要望されていた。基板上に耐熱性
絶縁膜と銅等の導電性材料の配線がなされた多層薄膜回
路を積層した多層回路基板は、配線の高密度化やこれに
伴う信号伝送の高速化に有利である。このため、各種の
電子機器の回路としてその使用が検討されている。
【０００３】特に、計算機ゃワークステイション、通信
機、交換機において使用される多層回路基板は、その基
板上に多数のＬＳＩや電子部品が搭載され、その搭載部
品間を接続する膨大な配線がその基板上で達成される必
要があった。このことは、配線の高密度化、基板の大形
化および回路層数の増大化をもたらした。一例として、
現在のスーパーコンピュータや超大形電子装置において
は、２００〜３００ｍｍ角程度の無機質多層基板上に数
層の多層薄膜回路を形成している。これが次世代のもの
になれば、基板はさらに大形化し、多層薄膜回路の層数
は１０層を越えることは必至である。
機、交換機において使用される多層回路基板は、その基
板上に多数のＬＳＩや電子部品が搭載され、その搭載部
品間を接続する膨大な配線がその基板上で達成される必
要があった。このことは、配線の高密度化、基板の大形
化および回路層数の増大化をもたらした。一例として、
現在のスーパーコンピュータや超大形電子装置において
は、２００〜３００ｍｍ角程度の無機質多層基板上に数
層の多層薄膜回路を形成している。これが次世代のもの
になれば、基板はさらに大形化し、多層薄膜回路の層数
は１０層を越えることは必至である。
【０００４】さらに敷衍すれば、多層薄膜回路は、印刷
技術等を用いて製造する無機質多層基板や多層プリント
基板と比較して高密度化が可能であることは自明であ
る。したがって、電子回路は多層薄膜回路で形成する傾
向が大となる。この結果、無機質多層基板やプリント基
板は必然的に薄くなり、これに反して多層薄膜回路層は
厚くなる。このような高密度構成の基板においては、新
たに多層回路基板全体の反りの検討が必要となってく
る。この反りは、基本的にはベ−スとなる無機質多層基
板やプリント基板と多層薄膜回路層との線膨張率差に起
因している。
技術等を用いて製造する無機質多層基板や多層プリント
基板と比較して高密度化が可能であることは自明であ
る。したがって、電子回路は多層薄膜回路で形成する傾
向が大となる。この結果、無機質多層基板やプリント基
板は必然的に薄くなり、これに反して多層薄膜回路層は
厚くなる。このような高密度構成の基板においては、新
たに多層回路基板全体の反りの検討が必要となってく
る。この反りは、基本的にはベ−スとなる無機質多層基
板やプリント基板と多層薄膜回路層との線膨張率差に起
因している。
【０００５】すなわち、多層薄膜回路を形成する場合、
通常、耐熱性絶縁膜として用いる有機絶縁膜をその材料
構成に応じて１００〜５００℃でベークする。この場
合、基板と耐熱性絶縁膜との線膨張率に差があると、こ
の耐熱性絶縁膜がベーク後、固化温度から徐々に冷えて
室温になるまで、多層回路基板全体がバイメタルの様に
反り返ることになる。このことは、各種の大型電子機器
の回路素子としては、重大な問題となる。
通常、耐熱性絶縁膜として用いる有機絶縁膜をその材料
構成に応じて１００〜５００℃でベークする。この場
合、基板と耐熱性絶縁膜との線膨張率に差があると、こ
の耐熱性絶縁膜がベーク後、固化温度から徐々に冷えて
室温になるまで、多層回路基板全体がバイメタルの様に
反り返ることになる。このことは、各種の大型電子機器
の回路素子としては、重大な問題となる。
【０００６】一例として、２００ｍｍ角、板厚３ｍｍの
ムライト基板に通常のポリイミド材である、いわゆる、
ＰＩＱを膜厚０．６ｍｍ成膜すると、基板全体は約０．
４ｍｍ反ることになる。これが従来の小形の１００ｍｍ
角基板においては、反りは約０．１ｍｍとなる。板厚１
０ｍｍの基板においては、反りは約０．０３ｍｍとな
る。これら反りの大きさは低配線密度の多層回路基板に
おいては殆ど問題にならなかった。
ムライト基板に通常のポリイミド材である、いわゆる、
ＰＩＱを膜厚０．６ｍｍ成膜すると、基板全体は約０．
４ｍｍ反ることになる。これが従来の小形の１００ｍｍ
角基板においては、反りは約０．１ｍｍとなる。板厚１
０ｍｍの基板においては、反りは約０．０３ｍｍとな
る。これら反りの大きさは低配線密度の多層回路基板に
おいては殆ど問題にならなかった。
【０００７】問題となるのは、むしろ、この線膨張率差
により、多層薄膜回路が基板と剥離する点であり、剥離
がなければ、多層回路基板として十分使用することがで
きた。しかし、上記次世代のスーパーコンピュータ用の
多層回路基板においては、基板が大形・薄肉化し、多層
薄膜回路が厚くなるため、上記の反りが非常に大きくな
り、多層薄膜回路の形成上の欠点になっていた。
により、多層薄膜回路が基板と剥離する点であり、剥離
がなければ、多層回路基板として十分使用することがで
きた。しかし、上記次世代のスーパーコンピュータ用の
多層回路基板においては、基板が大形・薄肉化し、多層
薄膜回路が厚くなるため、上記の反りが非常に大きくな
り、多層薄膜回路の形成上の欠点になっていた。
【０００８】
【発明が解決しようとする課題】上記従来の多層回路基
板では、多層薄膜回路の配線を電気めっきで形成する場
合、形成された配線に耐熱性絶縁膜を被膜させ、その後
硬化させる。さらに、そのあとで、表面を平坦化するこ
とが行なわれていた。この場合、耐熱性絶縁膜表面を機
械的に研磨が施されていたが、基板全体が反っている
と、この平坦化精度は、極端に悪くなるという問題を有
していた。
板では、多層薄膜回路の配線を電気めっきで形成する場
合、形成された配線に耐熱性絶縁膜を被膜させ、その後
硬化させる。さらに、そのあとで、表面を平坦化するこ
とが行なわれていた。この場合、耐熱性絶縁膜表面を機
械的に研磨が施されていたが、基板全体が反っている
と、この平坦化精度は、極端に悪くなるという問題を有
していた。
【０００９】また、前述の平坦化精度は極端に悪くなる
という問題は、次の如き問題点を生じた。通常、この平
坦化加工においては、多層薄膜回路層の厚さ変動を当該
多層薄膜回路層の１０％以下にすることが必要である。
すなわち、多層薄膜回路層の膜厚を０．６ｍｍの場合、
６０μｍ以内の精度で研磨しなければならない。多層回
路基板全体としての反りは６０μｍ以内でないと上記精
度の研磨を施せないことになる。さらに、露光工程にお
いて、通常の密着方式で露光しようとすると、多層回路
基板が反っていては、焦点を全面に合わすことが困難に
なり、パターンの十分な解像度が得られないという問題
があった。
という問題は、次の如き問題点を生じた。通常、この平
坦化加工においては、多層薄膜回路層の厚さ変動を当該
多層薄膜回路層の１０％以下にすることが必要である。
すなわち、多層薄膜回路層の膜厚を０．６ｍｍの場合、
６０μｍ以内の精度で研磨しなければならない。多層回
路基板全体としての反りは６０μｍ以内でないと上記精
度の研磨を施せないことになる。さらに、露光工程にお
いて、通常の密着方式で露光しようとすると、多層回路
基板が反っていては、焦点を全面に合わすことが困難に
なり、パターンの十分な解像度が得られないという問題
があった。
【００１０】さらに、この多層回路基板の上にＬＳＩ等
の電子部品を搭載し、この基板全体を封止する場合、こ
れら電子部品の接続の信頼性が問題になる。つまり、電
子部品と多層回路基板との接続のたびに、温度サイクル
が加わる。そのたびに、該基板が反り返ったり原形に復
したりする。この温度サイクルは通電による発熱や外気
温度の変化によっても生じる。このため、極度の繰り返
し応力が前記接続部にかかり、接続の信頼性が大幅に低
下する。
の電子部品を搭載し、この基板全体を封止する場合、こ
れら電子部品の接続の信頼性が問題になる。つまり、電
子部品と多層回路基板との接続のたびに、温度サイクル
が加わる。そのたびに、該基板が反り返ったり原形に復
したりする。この温度サイクルは通電による発熱や外気
温度の変化によっても生じる。このため、極度の繰り返
し応力が前記接続部にかかり、接続の信頼性が大幅に低
下する。
【００１１】このように、次世代の多層回路基板は、配
線が高密度、高精度を必要とするため、この多層回路基
板のもつ反りの問題点が顕在化した。さらに、多層薄膜
回路の形成上および電子部品の接続部の高信頼性上から
その反りを低減する必要がある。具体的数値で言えば、
２００ｍｍ角の基板では、その反りを５０μｍ程度以内
にしなければならないという問題があった。
線が高密度、高精度を必要とするため、この多層回路基
板のもつ反りの問題点が顕在化した。さらに、多層薄膜
回路の形成上および電子部品の接続部の高信頼性上から
その反りを低減する必要がある。具体的数値で言えば、
２００ｍｍ角の基板では、その反りを５０μｍ程度以内
にしなければならないという問題があった。
【００１２】上記問題点にたいしては次のような提案が
なされていた。例えば、Ｒ.Ｐ．Ｈｉｍｍｅｌ ｅｔ
ａｌ．，"Ｆａｂｒｉｃａｔｉｏｎ ｏｆ Ｌａｒｇｅ
−Ａｒｅａ， Ｔｈｉｎ−Ｆｉｌｍ Ｍｕｌｔｉｌａｙ
ｅｒ Ｓｕｂｓｔｒａｔｅｓ” ＩＳＨＭ ’８９ Ｐ
ｒｏｃｅｅｄｉｎｇｓ, Ｐ４５４−４６１（１９８９)
に紹介されている。これは、基板と耐熱性絶縁膜との線
膨張率差を無くすという方法である。
なされていた。例えば、Ｒ.Ｐ．Ｈｉｍｍｅｌ ｅｔ
ａｌ．，"Ｆａｂｒｉｃａｔｉｏｎ ｏｆ Ｌａｒｇｅ
−Ａｒｅａ， Ｔｈｉｎ−Ｆｉｌｍ Ｍｕｌｔｉｌａｙ
ｅｒ Ｓｕｂｓｔｒａｔｅｓ” ＩＳＨＭ ’８９ Ｐ
ｒｏｃｅｅｄｉｎｇｓ, Ｐ４５４−４６１（１９８９)
に紹介されている。これは、基板と耐熱性絶縁膜との線
膨張率差を無くすという方法である。
【００１３】しかし、この方法はいくつかの問題点を新
たに生じさせる。すなわち、耐熱絶縁膜を構成する有機
材料の熱膨張率は、本来、無機材料と比較して大であ
る。これを無機材料と同程度に低下させることは、他の
特性を犠牲にすることを伴うのが常である。特に、耐熱
性絶縁膜と基板との間および耐熱性絶縁膜同士間での密
着性が大幅に劣化するという深刻な問題を新たに発生す
る。また、配線材料として、通常使用される銅等の金属
の線膨張率は、基板に使用される無機材料より大であ
る。耐熱性絶縁膜の低線膨張率化は、配線材料の線膨張
率と耐熱性絶縁膜の線膨張率との差を大きくし、両者間
に働く応力を大にする結果となる。このため、薄膜回路
として信頼性が、著しく悪化してしまうという問題があ
った。
たに生じさせる。すなわち、耐熱絶縁膜を構成する有機
材料の熱膨張率は、本来、無機材料と比較して大であ
る。これを無機材料と同程度に低下させることは、他の
特性を犠牲にすることを伴うのが常である。特に、耐熱
性絶縁膜と基板との間および耐熱性絶縁膜同士間での密
着性が大幅に劣化するという深刻な問題を新たに発生す
る。また、配線材料として、通常使用される銅等の金属
の線膨張率は、基板に使用される無機材料より大であ
る。耐熱性絶縁膜の低線膨張率化は、配線材料の線膨張
率と耐熱性絶縁膜の線膨張率との差を大きくし、両者間
に働く応力を大にする結果となる。このため、薄膜回路
として信頼性が、著しく悪化してしまうという問題があ
った。
【００１４】このような弊害を起こす多層回路基板の反
りを低減するには、基板と耐熱性絶縁膜との線膨張率の
差を低減し、基板と耐熱性絶縁膜との密着性を確保する
ことが必要である。前述の多層薄膜回路内の配線の接続
信頼性を確保するには、前記配線と耐熱性絶縁膜との線
膨張率差を低減し、両者の密着性を確保しなければなら
ない。この条件を総合すると、基板と耐熱性絶縁膜と多
層薄膜回路配線との線膨張率をほぼ同等とすることが必
要となる。しかし、基板と薄膜回路配線の線膨張率は、
それらの材質が通常、セラミックと金，銅等であり、そ
のため一般的には異なるものである。したがって、上記
の条件を満足する耐熱性絶縁材料を得ることは困難であ
る。
りを低減するには、基板と耐熱性絶縁膜との線膨張率の
差を低減し、基板と耐熱性絶縁膜との密着性を確保する
ことが必要である。前述の多層薄膜回路内の配線の接続
信頼性を確保するには、前記配線と耐熱性絶縁膜との線
膨張率差を低減し、両者の密着性を確保しなければなら
ない。この条件を総合すると、基板と耐熱性絶縁膜と多
層薄膜回路配線との線膨張率をほぼ同等とすることが必
要となる。しかし、基板と薄膜回路配線の線膨張率は、
それらの材質が通常、セラミックと金，銅等であり、そ
のため一般的には異なるものである。したがって、上記
の条件を満足する耐熱性絶縁材料を得ることは困難であ
る。
【００１５】本発明は、上記従来技術の問題点を、上記
条件を満足する耐熱性絶縁膜材料の適用によることな
く、他の手段により解決したもので、次世代の多層回路
基板において、多層回路基板の反りを低減し、かつ、高
密度配線の薄膜回路を形成することがが可能であり、接
続の信頼性が確保された多層回路基板を提供することを
第一の目的とする。また、本発明の第二の目的は、基板
の反りが低減され、かつ、高密度配線の多層薄膜回路を
形成し、接続の信頼性が確保された多層回路基板を組み
込んだ電子モジュールを提供することにある。さらに、
本発明の第三の目的は該電子モジュールを組み込んだ高
速化処理性能をもつ電子装置を提供することにある。
条件を満足する耐熱性絶縁膜材料の適用によることな
く、他の手段により解決したもので、次世代の多層回路
基板において、多層回路基板の反りを低減し、かつ、高
密度配線の薄膜回路を形成することがが可能であり、接
続の信頼性が確保された多層回路基板を提供することを
第一の目的とする。また、本発明の第二の目的は、基板
の反りが低減され、かつ、高密度配線の多層薄膜回路を
形成し、接続の信頼性が確保された多層回路基板を組み
込んだ電子モジュールを提供することにある。さらに、
本発明の第三の目的は該電子モジュールを組み込んだ高
速化処理性能をもつ電子装置を提供することにある。
【００１６】
【課題を解決するための手段】上記第一の目的を達成す
るため、すなわち、基板との線膨張率の差がなく、多層
薄膜回路の配線材料との線膨張率の差もない、耐熱性絶
縁膜材料を用いる代わりに、多層回路基板に係る第一の
発明の構成は、基板と、基板上に耐熱性絶縁膜と配線と
を形成した多層薄膜回路とからなる多層回路基板におい
て、前記耐熱性絶縁膜が耐熱性有機材料と無機材料粉末
との混合物とから成膜され、該耐熱性有機材料の線膨張
率が前記薄膜回路の配線材料の線膨張率と同等であり、
耐熱性有機材料に無機材料粉末を混合して成膜した前記
耐熱性絶縁膜の線膨張率が前記基板の線膨張率と同等と
したものである。
るため、すなわち、基板との線膨張率の差がなく、多層
薄膜回路の配線材料との線膨張率の差もない、耐熱性絶
縁膜材料を用いる代わりに、多層回路基板に係る第一の
発明の構成は、基板と、基板上に耐熱性絶縁膜と配線と
を形成した多層薄膜回路とからなる多層回路基板におい
て、前記耐熱性絶縁膜が耐熱性有機材料と無機材料粉末
との混合物とから成膜され、該耐熱性有機材料の線膨張
率が前記薄膜回路の配線材料の線膨張率と同等であり、
耐熱性有機材料に無機材料粉末を混合して成膜した前記
耐熱性絶縁膜の線膨張率が前記基板の線膨張率と同等と
したものである。
【００１７】また、上記第一の目的を達成するため多層
回路基板に係る第一の発明の他の構成は、基板上に形成
した多層薄膜回路層上に、別に作成された耐熱性絶縁膜
またはこの膜の一部に配線を形成した多層薄膜回路層を
接着してなる多層回路基板において、この接着に使用さ
れる接着材が耐熱性有機材料と無機材料粉末から成り、
該耐熱性有機材料の線膨張率が多層薄膜回路の配線材料
の線膨張率と同等であり、前記接着材の線膨張率が基板
の線膨張率と同等としたものである。さらに、基板上に
別に作成された耐熱性絶縁膜の一部に配線を形成した多
層薄膜回路層を接着して多層回路基板を形成する場合に
おいても、その接着に使用される接着材は上述と同様と
するものである。
回路基板に係る第一の発明の他の構成は、基板上に形成
した多層薄膜回路層上に、別に作成された耐熱性絶縁膜
またはこの膜の一部に配線を形成した多層薄膜回路層を
接着してなる多層回路基板において、この接着に使用さ
れる接着材が耐熱性有機材料と無機材料粉末から成り、
該耐熱性有機材料の線膨張率が多層薄膜回路の配線材料
の線膨張率と同等であり、前記接着材の線膨張率が基板
の線膨張率と同等としたものである。さらに、基板上に
別に作成された耐熱性絶縁膜の一部に配線を形成した多
層薄膜回路層を接着して多層回路基板を形成する場合に
おいても、その接着に使用される接着材は上述と同様と
するものである。
【００１８】さらに、多層薄膜回路の配線材料に銅また
は金を使用し、耐熱性絶縁膜または接着材には、その線
膨張率が１０ｐｐｍ／Ｋないし２０ｐｐｍ／Ｋの耐熱性
有機絶縁材料に無機材料粉末を混合し、この線膨張率が
基板と同一か大きくても基板の線膨張率より７ｐｐｍ／
Ｋ大きい範囲内にあるようにしたものである。さらに、
耐熱性有機絶縁材料はポリイミド樹脂を用い、基板はセ
ラミックスまたはガラスで絶縁した厚膜基板を用い、耐
熱性絶縁膜または接着材には、ポリイミド樹脂３０〜９
０Ｖｏｌ％と平均粒径２μｍ以下の溶融石英ガラス粉７
０〜１０Ｖｏｌ％とを混合して形成したものを用いるよ
うしたものである。
は金を使用し、耐熱性絶縁膜または接着材には、その線
膨張率が１０ｐｐｍ／Ｋないし２０ｐｐｍ／Ｋの耐熱性
有機絶縁材料に無機材料粉末を混合し、この線膨張率が
基板と同一か大きくても基板の線膨張率より７ｐｐｍ／
Ｋ大きい範囲内にあるようにしたものである。さらに、
耐熱性有機絶縁材料はポリイミド樹脂を用い、基板はセ
ラミックスまたはガラスで絶縁した厚膜基板を用い、耐
熱性絶縁膜または接着材には、ポリイミド樹脂３０〜９
０Ｖｏｌ％と平均粒径２μｍ以下の溶融石英ガラス粉７
０〜１０Ｖｏｌ％とを混合して形成したものを用いるよ
うしたものである。
【００１９】さらにまた、耐熱性絶縁膜または接着材は
ポリイミド樹脂３０〜９０Ｖｏｌ％と石英を主成分とし
た線膨張率が３．５ｐｐｍ／Ｋ以下の無機材料粉末とを
混合したものを用いるようにしたものである。さらにま
た、多層薄膜回路内の配線は銅または金の配線の表面の
一部に別の金属膜を形成して該配線を多重化したもので
ある。さらにまた、上記第二の目的を達成するため電子
装置に係る第二の発明の構成は、多層回路基板と、該多
層回路基板に搭載されたＬＳＩ素子とこれらを封止する
キヤップを有する電子モジュールにおいて、前記回路素
子の組込み基板に上記第一の発明に係る構成の多層回路
基板を用いるようにしたものである。さらにまた、上記
第三の目的を達成するため電子装置に係る第三の発明の
構成は、多数の電子素子が組み込まれた電子装置におい
て、この電子素子に上記第二の発明に係る構成の電子モ
ジュールを使用し組み込むようにしたものである。
ポリイミド樹脂３０〜９０Ｖｏｌ％と石英を主成分とし
た線膨張率が３．５ｐｐｍ／Ｋ以下の無機材料粉末とを
混合したものを用いるようにしたものである。さらにま
た、多層薄膜回路内の配線は銅または金の配線の表面の
一部に別の金属膜を形成して該配線を多重化したもので
ある。さらにまた、上記第二の目的を達成するため電子
装置に係る第二の発明の構成は、多層回路基板と、該多
層回路基板に搭載されたＬＳＩ素子とこれらを封止する
キヤップを有する電子モジュールにおいて、前記回路素
子の組込み基板に上記第一の発明に係る構成の多層回路
基板を用いるようにしたものである。さらにまた、上記
第三の目的を達成するため電子装置に係る第三の発明の
構成は、多数の電子素子が組み込まれた電子装置におい
て、この電子素子に上記第二の発明に係る構成の電子モ
ジュールを使用し組み込むようにしたものである。
【００２０】
【作用】上記各技術的手段の働きは次のとおりである。
第一の発明の構成によれば、基板と、基板上に積層した
耐熱性絶縁膜と多層薄膜配線とからなる多層回路基板に
おいて、前記耐熱性絶縁膜を耐熱性有機材料と無機材料
粉末との混合物とから形成し、該耐熱性有機材料の線膨
張率と前記多層薄膜配線の材料の線膨張率と合わせ、耐
熱性有機材料に無機材料粉末を混合して成膜した前記耐
熱性絶縁膜の線膨張率が前記基板の線膨張率と同等とし
たので、以下に記載した様な働きがある。 （１）次世代の多層回路基板となる大形、かつ、多数の
層数から成る多層薄膜回路を有する基板の反りを少なく
し、この基板の製造を容易にする。 （２）薄膜多層回路内での配線と耐熱絶縁膜との密着性
を確保し、さらに、応力の分散を図る事により多層薄膜
回路内の熱的，機械的，電気的な信頼性が確保される。
第一の発明の構成によれば、基板と、基板上に積層した
耐熱性絶縁膜と多層薄膜配線とからなる多層回路基板に
おいて、前記耐熱性絶縁膜を耐熱性有機材料と無機材料
粉末との混合物とから形成し、該耐熱性有機材料の線膨
張率と前記多層薄膜配線の材料の線膨張率と合わせ、耐
熱性有機材料に無機材料粉末を混合して成膜した前記耐
熱性絶縁膜の線膨張率が前記基板の線膨張率と同等とし
たので、以下に記載した様な働きがある。 （１）次世代の多層回路基板となる大形、かつ、多数の
層数から成る多層薄膜回路を有する基板の反りを少なく
し、この基板の製造を容易にする。 （２）薄膜多層回路内での配線と耐熱絶縁膜との密着性
を確保し、さらに、応力の分散を図る事により多層薄膜
回路内の熱的，機械的，電気的な信頼性が確保される。
【００２１】（３）基板と耐熱性絶縁膜との密着性を確
保し、さらに、境界面での発生応力の低減により基板と
多層薄膜回路との熱的，機械的，電気的接続の信頼性を
確保する。 （４）多層回路基板の反りが小さくなる結果、基板と該
基板上に搭載するＬＳＩ等の電子部品との接続が容易に
なり、温度の変化による前記基板の反りの変動幅が少な
くなる。したがって、基板と搭載電子部品間，搭載電子
部品間同士の接続部にかかる繰り返し応力が低減され、
これらの接続の信頼性が向上し、同時に基板の封止部の
接続信頼性が向上する。 （５）上記の作用が相互に働き、多層回路基板の製造歩
留まりを向上でき、また、基板の長寿命化が達成でき
る。
保し、さらに、境界面での発生応力の低減により基板と
多層薄膜回路との熱的，機械的，電気的接続の信頼性を
確保する。 （４）多層回路基板の反りが小さくなる結果、基板と該
基板上に搭載するＬＳＩ等の電子部品との接続が容易に
なり、温度の変化による前記基板の反りの変動幅が少な
くなる。したがって、基板と搭載電子部品間，搭載電子
部品間同士の接続部にかかる繰り返し応力が低減され、
これらの接続の信頼性が向上し、同時に基板の封止部の
接続信頼性が向上する。 （５）上記の作用が相互に働き、多層回路基板の製造歩
留まりを向上でき、また、基板の長寿命化が達成でき
る。
【００２２】第二の発明の構成によれば、多層回路基板
と、該基板に搭載されたＬＳＩと、これらを封止する封
止キヤップとを有する電子モジュールにおいて、前記多
層回路基板に第一の発明の多層回路基板を用いたので該
回路素子間の接続距離の短縮された、信頼性の高い電子
モジュールとなる。第三の発明の構成によれば、多数の
電子素子が組み込まれた電子装置において、この電子素
子に第二の発明の構成による電子モジュールを組み込ん
だので、高密度配線がなされた処理速度の早い電子装置
となる。
と、該基板に搭載されたＬＳＩと、これらを封止する封
止キヤップとを有する電子モジュールにおいて、前記多
層回路基板に第一の発明の多層回路基板を用いたので該
回路素子間の接続距離の短縮された、信頼性の高い電子
モジュールとなる。第三の発明の構成によれば、多数の
電子素子が組み込まれた電子装置において、この電子素
子に第二の発明の構成による電子モジュールを組み込ん
だので、高密度配線がなされた処理速度の早い電子装置
となる。
【００２３】
【実施例】以下、本発明の各実施例を図１ないし図４を
参照して説明する。 〔実施例 １〕図１は本発明の一実施例に係る多層回路
基板の断面図である。本実施例は、ベ−スとなる基板と
多層薄膜回路との界面での接続信頼性を確保し、多層回
路基板の反りを少なくするため、基板と耐熱性絶縁膜と
の密着性を確保するように両者の線膨張率の差を低減し
たものである。多層薄膜回路内での配線の接続信頼性を
確保するために、前記配線と耐熱性絶縁膜との密着性を
確保するように、耐熱性絶縁膜の耐熱性有機材料と多層
薄膜回路の配線材料との線膨張率の差を低減したもので
ある。
参照して説明する。 〔実施例 １〕図１は本発明の一実施例に係る多層回路
基板の断面図である。本実施例は、ベ−スとなる基板と
多層薄膜回路との界面での接続信頼性を確保し、多層回
路基板の反りを少なくするため、基板と耐熱性絶縁膜と
の密着性を確保するように両者の線膨張率の差を低減し
たものである。多層薄膜回路内での配線の接続信頼性を
確保するために、前記配線と耐熱性絶縁膜との密着性を
確保するように、耐熱性絶縁膜の耐熱性有機材料と多層
薄膜回路の配線材料との線膨張率の差を低減したもので
ある。
【００２４】一般に、材料において、その密着性の高い
材料を選定すると、線膨張率が高い材料となり、線膨張
率の低い材料は密着性が低い。特に、線膨張率が１０ｐ
ｐｍ/Ｋ以下の材料になると密着性は急激に低下し不適
当となる。そこで、本実施例では、配線材料として適用
する銅(線膨張率:１７ｐｐｍ/Ｋ)、金(線膨張率:１４ｐ
ｐｍ/Ｋ)、アルミニウム(線膨張率:２３ｐｐｍ/Ｋ)と同
等の線膨張率の耐熱有機材料を適用して、耐熱性絶縁膜
と多層薄膜回路の配線との密着性を確保したものであ
る。また、基板との反りを低減するために、この耐熱性
有機材料に無機粉末を混合することにより耐熱性絶縁膜
自体の線膨張率を下げ、基板の線膨張率に近ずけた構成
としたものである。
材料を選定すると、線膨張率が高い材料となり、線膨張
率の低い材料は密着性が低い。特に、線膨張率が１０ｐ
ｐｍ/Ｋ以下の材料になると密着性は急激に低下し不適
当となる。そこで、本実施例では、配線材料として適用
する銅(線膨張率:１７ｐｐｍ/Ｋ)、金(線膨張率:１４ｐ
ｐｍ/Ｋ)、アルミニウム(線膨張率:２３ｐｐｍ/Ｋ)と同
等の線膨張率の耐熱有機材料を適用して、耐熱性絶縁膜
と多層薄膜回路の配線との密着性を確保したものであ
る。また、基板との反りを低減するために、この耐熱性
有機材料に無機粉末を混合することにより耐熱性絶縁膜
自体の線膨張率を下げ、基板の線膨張率に近ずけた構成
としたものである。
【００２５】図１において、１は各２００ｍｍの多層
（本実施例においては、５層）セラミック基板（以下、
単に基板という）、２はアルミナシ−ト、３はアルミナ
シ−ト２の表面および内部の導体配線（以下、単に導体
配線という）、４は基板１上の多層薄膜回路、５は多層
の（本実施例においては、２０層）ポリイミドの耐熱性
絶縁膜（以下、単に耐熱性絶縁膜という）、６は多層薄
膜回路４内の配線（以下、単に薄膜配線という）であ
る。この多層回路基板を、下記の順序で製造した。
（本実施例においては、５層）セラミック基板（以下、
単に基板という）、２はアルミナシ−ト、３はアルミナ
シ−ト２の表面および内部の導体配線（以下、単に導体
配線という）、４は基板１上の多層薄膜回路、５は多層
の（本実施例においては、２０層）ポリイミドの耐熱性
絶縁膜（以下、単に耐熱性絶縁膜という）、６は多層薄
膜回路４内の配線（以下、単に薄膜配線という）であ
る。この多層回路基板を、下記の順序で製造した。
【００２６】（１）複数のグリーン状のアルミナシート
２は形成させる。各アルミナシート２は、その上にタン
グステンペーストを用いて導体配線３が形成される。ペ
ーストの一部は、アルミナシート２内のヴィアホール内
にも充填される。 これらのアルミナシート２は、四隅に形成したガイド穴
を基準にして必要な数量の５枚が積層される。この積層
体は、１２０℃の温度下で加圧され、水素雰囲気下で１
６００℃に加熱され、グリーン状からセラミックとな
り、基板１を形成する。
２は形成させる。各アルミナシート２は、その上にタン
グステンペーストを用いて導体配線３が形成される。ペ
ーストの一部は、アルミナシート２内のヴィアホール内
にも充填される。 これらのアルミナシート２は、四隅に形成したガイド穴
を基準にして必要な数量の５枚が積層される。この積層
体は、１２０℃の温度下で加圧され、水素雰囲気下で１
６００℃に加熱され、グリーン状からセラミックとな
り、基板１を形成する。
【００２７】（２）この基板１の表面は、めっきの下地
膜となるＣｒ／Ｃｕを成膜される。その上に感光性レジ
ストが被覆され、さらに露光・現像されたのち、レジス
ト膜がパターニングされる。 （３）該レジスト膜は、その溝内に、薄膜配線６が電気
銅めっきにより形成される。そののち、このレジスト膜
全体および前記薄膜配線６間のＣｒ／Ｃｕの下地膜が除
去され、さらに、この薄膜配線６の銅表面は無電解めっ
きでニッケルが被覆される。
膜となるＣｒ／Ｃｕを成膜される。その上に感光性レジ
ストが被覆され、さらに露光・現像されたのち、レジス
ト膜がパターニングされる。 （３）該レジスト膜は、その溝内に、薄膜配線６が電気
銅めっきにより形成される。そののち、このレジスト膜
全体および前記薄膜配線６間のＣｒ／Ｃｕの下地膜が除
去され、さらに、この薄膜配線６の銅表面は無電解めっ
きでニッケルが被覆される。
【００２８】（４）薄膜配線６間および薄膜配線６上
は、耐熱性絶縁膜５が塗布され、３５０℃でベークされ
る。この耐熱性絶縁膜５の材料はポリイミドと平均粒径
２μｍの溶融石英粉末とから構成されている。 前記ポリイミドは、酸無水物としてＢＰＤＡ（３，
３’，４，４’，−ｂｉｐｈｅｎｙｌ ｔｅｔｒａｃａ
ｒｂｏｘｙｌｉｃ ｄｉａｎｈｙｄｒｉｄｅ）を用い、
ジアミンとしてＤＤＥ（Ｄｉａｍｉｎｏ ｄｉｐｈｅｎ
ｙｌ ｅｔｈｅｒ）とＰＤＡ（Ｐ−ｐｈｅｎｙｌｅｎｅ
ｄｉａｍｉｎｅ）から成り、ＤＤＥ量が１０ｗｔ％で
あり、これにシリコンの末端反応基を添加したものであ
る。ベーク後のポリイミド単独の線膨張係数は１０ｐｐ
ｍである。さらに、ポリイミドには、溶融石英粉末が１
０Ｖｏｌ％混合されており、見かけの線膨張率は８．５
ｐｐｍ/Ｋとなっている。導体配線３を形成した基板１
の線膨張率は７．５ｐｐｍ/Ｋであった。また、基板で
あるアルミナとのピール強度は約４００ｇ/ｃｍであ
る。
は、耐熱性絶縁膜５が塗布され、３５０℃でベークされ
る。この耐熱性絶縁膜５の材料はポリイミドと平均粒径
２μｍの溶融石英粉末とから構成されている。 前記ポリイミドは、酸無水物としてＢＰＤＡ（３，
３’，４，４’，−ｂｉｐｈｅｎｙｌ ｔｅｔｒａｃａ
ｒｂｏｘｙｌｉｃ ｄｉａｎｈｙｄｒｉｄｅ）を用い、
ジアミンとしてＤＤＥ（Ｄｉａｍｉｎｏ ｄｉｐｈｅｎ
ｙｌ ｅｔｈｅｒ）とＰＤＡ（Ｐ−ｐｈｅｎｙｌｅｎｅ
ｄｉａｍｉｎｅ）から成り、ＤＤＥ量が１０ｗｔ％で
あり、これにシリコンの末端反応基を添加したものであ
る。ベーク後のポリイミド単独の線膨張係数は１０ｐｐ
ｍである。さらに、ポリイミドには、溶融石英粉末が１
０Ｖｏｌ％混合されており、見かけの線膨張率は８．５
ｐｐｍ/Ｋとなっている。導体配線３を形成した基板１
の線膨張率は７．５ｐｐｍ/Ｋであった。また、基板で
あるアルミナとのピール強度は約４００ｇ/ｃｍであ
る。
【００２９】（５）薄膜配線６上の耐熱性絶縁膜５は研
磨盤を用いて研磨，除去される。 （６）（２）から（５）の方法を繰返すことにより、薄
膜回路は全部で２０層形成される。配線の幅および膜厚
は、両者ともに３０μｍである。 以上説明した材料を用い、また、製造方法により、多層
回路基板を形成した。その結果、基板全体の反りは約１
０μｍであり、最後の露光、絶縁膜研磨の工程まで支障
なく製造できた。また、配線接続部の抵抗値は１ｍΩ以
下であり、ゴミの付着等による断線以外の配線接続部の
不良は観察されなかった。
磨盤を用いて研磨，除去される。 （６）（２）から（５）の方法を繰返すことにより、薄
膜回路は全部で２０層形成される。配線の幅および膜厚
は、両者ともに３０μｍである。 以上説明した材料を用い、また、製造方法により、多層
回路基板を形成した。その結果、基板全体の反りは約１
０μｍであり、最後の露光、絶縁膜研磨の工程まで支障
なく製造できた。また、配線接続部の抵抗値は１ｍΩ以
下であり、ゴミの付着等による断線以外の配線接続部の
不良は観察されなかった。
【００３０】〔実施例 ２〕次に、第一の発明の他の実
施例を説明する。本発明に係る他の実施例は、〔実施例
１〕と同様の構成により、基板材料、有機絶縁材料お
よび溶融石英混合量を変えて多層回路基板を作成した。
基板１はムライトを用い、導体配線３は〔実施例 １〕
と同様にタングステンを使用した。耐熱性絶縁膜５はポ
リイミドと溶融石英との混合系を使用した。ポリイミド
は、基本組成としては〔実施例 １〕と同様であるが、
ジアミン中のＤＤＥ量を２５ｗｔ％とした。薄膜配線６
は〔実施例 １〕と同様に銅を用いた。
施例を説明する。本発明に係る他の実施例は、〔実施例
１〕と同様の構成により、基板材料、有機絶縁材料お
よび溶融石英混合量を変えて多層回路基板を作成した。
基板１はムライトを用い、導体配線３は〔実施例 １〕
と同様にタングステンを使用した。耐熱性絶縁膜５はポ
リイミドと溶融石英との混合系を使用した。ポリイミド
は、基本組成としては〔実施例 １〕と同様であるが、
ジアミン中のＤＤＥ量を２５ｗｔ％とした。薄膜配線６
は〔実施例 １〕と同様に銅を用いた。
【００３１】ベーク処理後の耐熱絶縁膜の線膨張係数は
１０．５ｐｐｍ/Ｋとなった。配線を形成したムライト
の基板１の線膨張率は３．５ｐｐｍ/Ｋであった。これ
は、ポリイミドのみの線膨張係数は１７ｐｐｍである
が、ポリイミドに平均粒径１．５μｍの溶融石英粉末を
４０Ｖｏｌ％混合することにより低下させた。この耐熱
絶縁膜５と基板１とのピール強度は約５５０ｇ/ｃｍで
あった。以上の材料を使用し、また、製造方法により、
多層回路基板を形成した。基板全体の反りは約６０μｍ
であり、最終工程の露光、絶縁膜研磨の迄、支障無く製
造することができた。配線接続部の抵抗値は１ｍΩ以下
であり、また、配線接続部の不良は、ゴミの付着等によ
る断線以外観察できなかった。
１０．５ｐｐｍ/Ｋとなった。配線を形成したムライト
の基板１の線膨張率は３．５ｐｐｍ/Ｋであった。これ
は、ポリイミドのみの線膨張係数は１７ｐｐｍである
が、ポリイミドに平均粒径１．５μｍの溶融石英粉末を
４０Ｖｏｌ％混合することにより低下させた。この耐熱
絶縁膜５と基板１とのピール強度は約５５０ｇ/ｃｍで
あった。以上の材料を使用し、また、製造方法により、
多層回路基板を形成した。基板全体の反りは約６０μｍ
であり、最終工程の露光、絶縁膜研磨の迄、支障無く製
造することができた。配線接続部の抵抗値は１ｍΩ以下
であり、また、配線接続部の不良は、ゴミの付着等によ
る断線以外観察できなかった。
【００３２】〔実施例 ３〕次に、第一の発明のさらに
他の実施例を説明する。本発明に係るさらに他の実施例
の構成は、〔実施例 ２〕と同様の基板材料、耐熱性絶
縁膜材料を用いて多層回路基板を作成した。薄膜配線６
は金を使用した。また、下地膜はＣｒ／Ｃｕ／Ａｕと
し、薄膜配線６の表面にニッケルめっきを被覆する工程
は省略した。耐熱性有機材料のポリイミドは、〔実施例
２〕と同様、ジアミン中のＤＤＥ量を２５ｗｔ％と
し、このポリイミドに線膨張率３．５ｐｐｍ/Ｋ、平均
粒径１μｍのムライト粉末を７０Ｖｏｌ％混合した。ポ
リイミドのみベークした後の線膨張係数は１７ｐｐｍで
あり、前記混合物の耐熱性絶縁膜５の見かけの線膨張率
は、９．０ｐｐｍ/Ｋであった。また、この耐熱性絶縁
膜５とムライトの基板１とのピール強度は約６００ｇ/
ｃｍであった。以上の使用材料および製造方法により、
多層回路基板を形成した。基板全体の反りは約５０μｍ
であり、露光、絶縁膜研磨の工程まで支障無く製造でき
た。配線接続部の抵抗値は１ｍΩ以下であり、配線接続
部の不良はゴミの付着等による断線以外観察できなかっ
た。
他の実施例を説明する。本発明に係るさらに他の実施例
の構成は、〔実施例 ２〕と同様の基板材料、耐熱性絶
縁膜材料を用いて多層回路基板を作成した。薄膜配線６
は金を使用した。また、下地膜はＣｒ／Ｃｕ／Ａｕと
し、薄膜配線６の表面にニッケルめっきを被覆する工程
は省略した。耐熱性有機材料のポリイミドは、〔実施例
２〕と同様、ジアミン中のＤＤＥ量を２５ｗｔ％と
し、このポリイミドに線膨張率３．５ｐｐｍ/Ｋ、平均
粒径１μｍのムライト粉末を７０Ｖｏｌ％混合した。ポ
リイミドのみベークした後の線膨張係数は１７ｐｐｍで
あり、前記混合物の耐熱性絶縁膜５の見かけの線膨張率
は、９．０ｐｐｍ/Ｋであった。また、この耐熱性絶縁
膜５とムライトの基板１とのピール強度は約６００ｇ/
ｃｍであった。以上の使用材料および製造方法により、
多層回路基板を形成した。基板全体の反りは約５０μｍ
であり、露光、絶縁膜研磨の工程まで支障無く製造でき
た。配線接続部の抵抗値は１ｍΩ以下であり、配線接続
部の不良はゴミの付着等による断線以外観察できなかっ
た。
【００３３】〔実施例 ４〕次に、第一の発明のさらに
他の実施例を説明する。本発明に係るさらに他の実施例
の構成は〔実施例 １〕と同様の構成で、基板材料と耐
熱性絶縁膜材料を変えて多層回路基板を作成した。基板
１はガラスセラミックスを用い、導体配線３には〔実施
例 １〕と同様、銅を使用し、薄膜配線６は（実施例
１）と同様、銅を用いた。前記ガラスセラミックスはア
ルミナ粉末とホウ珪酸ガラスとの混合材料を使用した。
耐熱性絶縁膜５に使用されるポリイミドの基本組成は、
（実施例 １）と同様であるが、ジアミン中のＤＤＥ量
を３０ｗｔ％とし、このポリイミドに溶融石英粉末を７
０Ｖｏｌ％添加した。
他の実施例を説明する。本発明に係るさらに他の実施例
の構成は〔実施例 １〕と同様の構成で、基板材料と耐
熱性絶縁膜材料を変えて多層回路基板を作成した。基板
１はガラスセラミックスを用い、導体配線３には〔実施
例 １〕と同様、銅を使用し、薄膜配線６は（実施例
１）と同様、銅を用いた。前記ガラスセラミックスはア
ルミナ粉末とホウ珪酸ガラスとの混合材料を使用した。
耐熱性絶縁膜５に使用されるポリイミドの基本組成は、
（実施例 １）と同様であるが、ジアミン中のＤＤＥ量
を３０ｗｔ％とし、このポリイミドに溶融石英粉末を７
０Ｖｏｌ％添加した。
【００３４】ベーク後のポリイミド単独の線膨張係数は
２０ｐｐｍであり、前記溶融石英粉末添加後の耐熱性絶
縁膜５の見かけの線膨張率は、６．５ｐｐｍ/Ｋであっ
た。導体配線３を形成した基板１の線膨張率は４．０ｐ
ｐｍ/Ｋであった。耐熱性絶縁膜５とガラスセラミック
ス製の基板１とのピール強度は約６５０ｇ/ｃｍであっ
た。製造工程は（実施例 １）とほぼ同様であるが、ガ
ラスセラミックスの積層体の焼結を水素雰囲気中で９５
０℃で実施した。以上の使用材料および製造方法によ
り、多層回路基板を形成した。多層回路基板全体の反り
は約３０μｍであり、最終の露光、絶縁膜研磨の工程迄
支障無く製造できた。配線接続部における抵抗値は1ｍ
Ω以下であり、配線接続部の不良はゴミの付着等による
断線以外観察できなかった。
２０ｐｐｍであり、前記溶融石英粉末添加後の耐熱性絶
縁膜５の見かけの線膨張率は、６．５ｐｐｍ/Ｋであっ
た。導体配線３を形成した基板１の線膨張率は４．０ｐ
ｐｍ/Ｋであった。耐熱性絶縁膜５とガラスセラミック
ス製の基板１とのピール強度は約６５０ｇ/ｃｍであっ
た。製造工程は（実施例 １）とほぼ同様であるが、ガ
ラスセラミックスの積層体の焼結を水素雰囲気中で９５
０℃で実施した。以上の使用材料および製造方法によ
り、多層回路基板を形成した。多層回路基板全体の反り
は約３０μｍであり、最終の露光、絶縁膜研磨の工程迄
支障無く製造できた。配線接続部における抵抗値は1ｍ
Ω以下であり、配線接続部の不良はゴミの付着等による
断線以外観察できなかった。
【００３５】〔実施例 ５〕次に、第一の本発明のさら
に他の実施例を説明する。本発明に係るさらに他の実施
例の構成は、〔実施例 １〕の製造工程（１）から
（３）までと全く同様にして、基板１を作成した。さら
に、薄膜配線６の銅表面のニッケルめっきには、さら
に、無電解金めっきにより二重に被覆を施した。また、
多層薄膜回路４は、Ｃｒ／Ｃｕを成膜したガラス基板上
に〔実施例 １〕と同様に、図１の上層部から下層に向
かって１９層形成される。そして、最後の層の配線表面
は金めっきが施された。次に、先に作製した基板１の表
面は、その配線導体３の表面を除いて、耐熱性絶縁膜５
が塗布され、さらに、前記基板１上にガラス板上に形成
した多層薄膜回路４を配線同士が接続するようにして圧
着し、その状態で３５０℃の温度下でベークする。
に他の実施例を説明する。本発明に係るさらに他の実施
例の構成は、〔実施例 １〕の製造工程（１）から
（３）までと全く同様にして、基板１を作成した。さら
に、薄膜配線６の銅表面のニッケルめっきには、さら
に、無電解金めっきにより二重に被覆を施した。また、
多層薄膜回路４は、Ｃｒ／Ｃｕを成膜したガラス基板上
に〔実施例 １〕と同様に、図１の上層部から下層に向
かって１９層形成される。そして、最後の層の配線表面
は金めっきが施された。次に、先に作製した基板１の表
面は、その配線導体３の表面を除いて、耐熱性絶縁膜５
が塗布され、さらに、前記基板１上にガラス板上に形成
した多層薄膜回路４を配線同士が接続するようにして圧
着し、その状態で３５０℃の温度下でベークする。
【００３６】耐熱性絶縁膜材料は、ポリイミドと平均粒
径２μｍの溶融石英粉末の混合物から構成されている。
ポリイミドは、（実施例 １）と全く同様に酸無水物と
してＢＰＤＡを用い、ジアミンとしてＤＤＥとＰＤＡと
から構成し、ＤＤＥ量が１０ｗｔ％であり、これにシリ
コンの末端反応基が添加され、さらに、このポリイミド
は溶融石英粉末が１０Ｖｏｌ％混合されている。ベーク
後のポリイミドのみの線膨張係数は１０ｐｐｍである
が、混合物の見かけの線膨張率は８．５ｐｐｍ/Ｋであ
る。そののち、ガラス板上の表面に成膜させたＣｒ／Ｃ
ｕ層をエッチングすることにより除去した。以上の使用
材料および製造方法により多層回路基板を形成した。基
板全体の反りは約５μｍであった。配線接続部の抵抗値
は１ｍΩ以下であり、ゴミの付着等による断線以外の配
線接続部の不良は観察できなかった。
径２μｍの溶融石英粉末の混合物から構成されている。
ポリイミドは、（実施例 １）と全く同様に酸無水物と
してＢＰＤＡを用い、ジアミンとしてＤＤＥとＰＤＡと
から構成し、ＤＤＥ量が１０ｗｔ％であり、これにシリ
コンの末端反応基が添加され、さらに、このポリイミド
は溶融石英粉末が１０Ｖｏｌ％混合されている。ベーク
後のポリイミドのみの線膨張係数は１０ｐｐｍである
が、混合物の見かけの線膨張率は８．５ｐｐｍ/Ｋであ
る。そののち、ガラス板上の表面に成膜させたＣｒ／Ｃ
ｕ層をエッチングすることにより除去した。以上の使用
材料および製造方法により多層回路基板を形成した。基
板全体の反りは約５μｍであった。配線接続部の抵抗値
は１ｍΩ以下であり、ゴミの付着等による断線以外の配
線接続部の不良は観察できなかった。
【００３７】〔実施例 ６〕次に、第一の発明のさらに
他の実施例を説明する。図２は、本発明のさらに他の実
施例に係る多層回路基板の断面図である。図中、図１と
同一符号は同等部分であるので説明を省略し、新たな符
号のみ説明する。本発明のさらに他の実施例に係る構成
は、〔実施例 １〕の製造工程と同様であるが、ベ−ス
となる基板上に多層薄膜回路を形成すると共に、別途に
多層薄膜回路を形成する。そして、前記基板上の多層薄
膜回路上に、別途、形成した多層薄膜回路を接着して多
層回路基板を形成するものである。図２において、４′
は別途形成した多層薄膜回路、１０，１０′は多層薄膜
回路４，４′上に設けられたそれぞれの表面導体パッ
ド、２０はポリイミド系の導電性樹脂、２１はポリイミ
ド系の絶縁接着層である。
他の実施例を説明する。図２は、本発明のさらに他の実
施例に係る多層回路基板の断面図である。図中、図１と
同一符号は同等部分であるので説明を省略し、新たな符
号のみ説明する。本発明のさらに他の実施例に係る構成
は、〔実施例 １〕の製造工程と同様であるが、ベ−ス
となる基板上に多層薄膜回路を形成すると共に、別途に
多層薄膜回路を形成する。そして、前記基板上の多層薄
膜回路上に、別途、形成した多層薄膜回路を接着して多
層回路基板を形成するものである。図２において、４′
は別途形成した多層薄膜回路、１０，１０′は多層薄膜
回路４，４′上に設けられたそれぞれの表面導体パッ
ド、２０はポリイミド系の導電性樹脂、２１はポリイミ
ド系の絶縁接着層である。
【００３８】本実施例は、（実施例 ２）と同様に、基
板材料、耐熱絶縁膜材料および溶融石英混合量を変えて
多層回路基板を作成した。基板１はムライトを使用し、
導体配線３はタングステンを使用し、薄膜配線６は銅を
用いた。耐熱絶縁膜材料はポリイミドと溶融石英の混合
系を用いた。ポリイミド基本組成は、（実施例 ２）と
同様に、ジアミン中のＤＤＥ量を２５ｗｔ％とし、次の
ように構成した。ムライトの基板１上には、多層薄膜回
路４が５層形成される。別途、同様の方法で５層の多層
薄膜回路４′が形成される。該多層薄膜回路４′はアル
ミナ基板上にＡｌを成膜し、その膜上に形成されたもの
である。
板材料、耐熱絶縁膜材料および溶融石英混合量を変えて
多層回路基板を作成した。基板１はムライトを使用し、
導体配線３はタングステンを使用し、薄膜配線６は銅を
用いた。耐熱絶縁膜材料はポリイミドと溶融石英の混合
系を用いた。ポリイミド基本組成は、（実施例 ２）と
同様に、ジアミン中のＤＤＥ量を２５ｗｔ％とし、次の
ように構成した。ムライトの基板１上には、多層薄膜回
路４が５層形成される。別途、同様の方法で５層の多層
薄膜回路４′が形成される。該多層薄膜回路４′はアル
ミナ基板上にＡｌを成膜し、その膜上に形成されたもの
である。
【００３９】この５層の多層薄膜回路４′を形成した段
階で、Ａｌ膜をエッチング液で溶解して、前記アルミナ
基板から剥離する。多層薄膜回路４′上の表面導体パッ
ド１０′は、その接続回路がポリイミドを主成分とする
導電性樹脂２０を用い印刷される。該樹脂２０には、銀
・パラジウム粉を混入されており、これにより導電性が
確保されている。また、多層薄膜回路４の表面上には、
互いに接続すべき導体パッド１０の部分を除いて、上記
耐熱性絶縁膜材料により、耐熱性絶縁層が印刷される。
階で、Ａｌ膜をエッチング液で溶解して、前記アルミナ
基板から剥離する。多層薄膜回路４′上の表面導体パッ
ド１０′は、その接続回路がポリイミドを主成分とする
導電性樹脂２０を用い印刷される。該樹脂２０には、銀
・パラジウム粉を混入されており、これにより導電性が
確保されている。また、多層薄膜回路４の表面上には、
互いに接続すべき導体パッド１０の部分を除いて、上記
耐熱性絶縁膜材料により、耐熱性絶縁層が印刷される。
【００４０】そののち、これら多層薄膜回路４と多層薄
膜回路４′とを対向させ、接続すべき表面導体のパツド
同士１０，１０′をポリイミド系の導電性樹脂２０で密
着させ、そのあいだの４，４′の両絶縁層は、上記耐熱
性絶縁膜材料により密着させ、ポリイミド系の絶縁接着
層２１が形成される。この状態で徐々に加熱して３５０
℃まで上昇させ、両多層薄膜回路４，４′間を固定させ
る。この上記耐熱性ポリイミド系の絶縁接着層２１は、
層間絶縁の作用の他に、両多層薄膜回路４，４′の接着
の作用をする。上記方法で製造した多層回路基板全体の
反りは約２０μｍであり、配線接続部の抵抗値は１ｍΩ
以下であり、ゴミの付着等による断線以外の配線部の不
良はなかった。
膜回路４′とを対向させ、接続すべき表面導体のパツド
同士１０，１０′をポリイミド系の導電性樹脂２０で密
着させ、そのあいだの４，４′の両絶縁層は、上記耐熱
性絶縁膜材料により密着させ、ポリイミド系の絶縁接着
層２１が形成される。この状態で徐々に加熱して３５０
℃まで上昇させ、両多層薄膜回路４，４′間を固定させ
る。この上記耐熱性ポリイミド系の絶縁接着層２１は、
層間絶縁の作用の他に、両多層薄膜回路４，４′の接着
の作用をする。上記方法で製造した多層回路基板全体の
反りは約２０μｍであり、配線接続部の抵抗値は１ｍΩ
以下であり、ゴミの付着等による断線以外の配線部の不
良はなかった。
【００４１】以上の実施例は、一例を示したものであ
り、本発明はこれに限るものではなく、多くの態様が考
えられる。〔実施例 １〕から〔実施例 ６〕の実施例
においては、基板としてセラミック等の厚膜基板を用い
たが、プリント基板や積層基板を使用できることは勿論
である。なお、プリント基板では、配線である銅と基板
の線膨張係数を合わせることが一般的に実施されている
が、その構成材料が有機絶縁材料と銅の２種類であり、
多層回路基板の場合では、これに対して材料系が３種類
であり、しかも、低線膨張係数を持つセラミック基板の
上に形成されるので異なる。
り、本発明はこれに限るものではなく、多くの態様が考
えられる。〔実施例 １〕から〔実施例 ６〕の実施例
においては、基板としてセラミック等の厚膜基板を用い
たが、プリント基板や積層基板を使用できることは勿論
である。なお、プリント基板では、配線である銅と基板
の線膨張係数を合わせることが一般的に実施されている
が、その構成材料が有機絶縁材料と銅の２種類であり、
多層回路基板の場合では、これに対して材料系が３種類
であり、しかも、低線膨張係数を持つセラミック基板の
上に形成されるので異なる。
【００４２】以上の各実施例における効果は、一般的に
いえば、多層薄膜回路の配線材料が銅または金である場
合には、各実施例における実数値が示すごとく、耐熱性
有機絶縁材料の線膨張率が１０ｐｐｍ/Ｋないし２０ｐ
ｐｍ/Ｋとし、これに無機材料粉末を混合した耐熱性絶
縁膜の線膨張率が、基板と同一ないしは大きくても基板
の線膨張率より７ｐｐｍ/Ｋ大きい範囲にあることによ
り実現できる。このことは、多層薄膜回路内の配線とし
て、銅または金の配線表面の一部に別金属膜を形成した
多重配線とした場合においても、上記の条件を満たすな
らば、同様の効果が実現できる。また、多層薄膜回路の
配線材料６は、各実施例において用いられた金，銅に限
らず、アルミニウム，ニッケル等も適用できる。
いえば、多層薄膜回路の配線材料が銅または金である場
合には、各実施例における実数値が示すごとく、耐熱性
有機絶縁材料の線膨張率が１０ｐｐｍ/Ｋないし２０ｐ
ｐｍ/Ｋとし、これに無機材料粉末を混合した耐熱性絶
縁膜の線膨張率が、基板と同一ないしは大きくても基板
の線膨張率より７ｐｐｍ/Ｋ大きい範囲にあることによ
り実現できる。このことは、多層薄膜回路内の配線とし
て、銅または金の配線表面の一部に別金属膜を形成した
多重配線とした場合においても、上記の条件を満たすな
らば、同様の効果が実現できる。また、多層薄膜回路の
配線材料６は、各実施例において用いられた金，銅に限
らず、アルミニウム，ニッケル等も適用できる。
【００４３】また、以上の実施例において、薄膜回路の
耐熱性有機絶縁材料は、この各実施例における構成のポ
リイミドに限らず、他のポリイミド系材料は勿論、エポ
キシ等の材料も適用できる。耐熱性有機絶縁材料として
ポリイミドを用い、基板としてセラミックスまたはガラ
スで絶縁した厚膜基板を用いる場合は、耐熱性絶縁膜と
して、ポリイミド３０〜９０ＶＯＬ％と平均粒径２μｍ
以下の溶融石英ガラス粉７０〜１０Ｖｏｌ％とから成る
膜を用いることによって上記効果を実現できる。
耐熱性有機絶縁材料は、この各実施例における構成のポ
リイミドに限らず、他のポリイミド系材料は勿論、エポ
キシ等の材料も適用できる。耐熱性有機絶縁材料として
ポリイミドを用い、基板としてセラミックスまたはガラ
スで絶縁した厚膜基板を用いる場合は、耐熱性絶縁膜と
して、ポリイミド３０〜９０ＶＯＬ％と平均粒径２μｍ
以下の溶融石英ガラス粉７０〜１０Ｖｏｌ％とから成る
膜を用いることによって上記効果を実現できる。
【００４４】ここで、ポリイミド膜中の溶融石英ガラス
粉の含有量を７０〜１０Ｖｏｌ％としたのは、通常用い
られるアルミナ基板(線膨張率:８ｐｐｍ/Ｋ)、ガラスセ
ラミックス基板(線膨張率:３．５ｐｐｍ/Ｋ)、ムライト
基板(線膨張率:３．５ｐｐｍ/Ｋ)との線膨張率と同様に
するためおよび基板の反りを目標値以内に納めるためで
ある。また、以上の実施例では、ポリイミドとの混合物
には溶融石英ガラス粉が用いられたが、溶融石英ガラス
粉の代わりに石英を主成分とした線膨張率が３．５ｐｐ
ｍ/Ｋ以下の無機材料粉末を用いることによっても上記
の効果を達成できる。また、上記のことは、全く同様
に、〔実施例 ６〕において説明の如く、別途に多層薄
膜回路を作成し、セラミックの基板上の多層薄膜回路層
に接着する場合、この接着材についても同様のことがい
え、同様の効果を実現できる。
粉の含有量を７０〜１０Ｖｏｌ％としたのは、通常用い
られるアルミナ基板(線膨張率:８ｐｐｍ/Ｋ)、ガラスセ
ラミックス基板(線膨張率:３．５ｐｐｍ/Ｋ)、ムライト
基板(線膨張率:３．５ｐｐｍ/Ｋ)との線膨張率と同様に
するためおよび基板の反りを目標値以内に納めるためで
ある。また、以上の実施例では、ポリイミドとの混合物
には溶融石英ガラス粉が用いられたが、溶融石英ガラス
粉の代わりに石英を主成分とした線膨張率が３．５ｐｐ
ｍ/Ｋ以下の無機材料粉末を用いることによっても上記
の効果を達成できる。また、上記のことは、全く同様
に、〔実施例 ６〕において説明の如く、別途に多層薄
膜回路を作成し、セラミックの基板上の多層薄膜回路層
に接着する場合、この接着材についても同様のことがい
え、同様の効果を実現できる。
【００４５】〔実施例 ７〕次に、第二の発明の実施例
を説明する。図３は、本発明のさらに他の実施例に係る
電子モジュールの断面図である。図中、図１と同一符号
は同等部分であるので説明を省略し、新たな符号のみ説
明する。図３において、Ｍは電子モジュール、Ｂはセラ
ミックの基板１と多層薄膜回路４とからなる多層回路基
板、７はセラミックの基板１の裏面パッド、８は高温は
んだ、９は接続ピン、１０は多層薄膜回路４の表面導体
パッド、１１は中温はんだ、１２はＬＳＩ素子、１３は
耐熱性，良熱伝導性のゴム板、１４はセラミックの基板
１の周辺の封止導体、１５は低温はんだ、１６は封止キ
ャップ、１７は冷却フィンである。図３において、本発
明の実施例に係る電子モジュールＭは、第一の発明の各
実施例で製造した多層回路基板Ｂと、ＬＳＩ素子１２
と、これらを封止する封止キャップ１６とから構成され
ており、下記のプロセスにより製造する。
を説明する。図３は、本発明のさらに他の実施例に係る
電子モジュールの断面図である。図中、図１と同一符号
は同等部分であるので説明を省略し、新たな符号のみ説
明する。図３において、Ｍは電子モジュール、Ｂはセラ
ミックの基板１と多層薄膜回路４とからなる多層回路基
板、７はセラミックの基板１の裏面パッド、８は高温は
んだ、９は接続ピン、１０は多層薄膜回路４の表面導体
パッド、１１は中温はんだ、１２はＬＳＩ素子、１３は
耐熱性，良熱伝導性のゴム板、１４はセラミックの基板
１の周辺の封止導体、１５は低温はんだ、１６は封止キ
ャップ、１７は冷却フィンである。図３において、本発
明の実施例に係る電子モジュールＭは、第一の発明の各
実施例で製造した多層回路基板Ｂと、ＬＳＩ素子１２
と、これらを封止する封止キャップ１６とから構成され
ており、下記のプロセスにより製造する。
【００４６】図３に示す本発明の実施例に係る電子モジ
ュールＭは、セラミックの基板１の裏面にパッド７を設
け、このパッド７には、高温はんだ８を用いて約３５０
℃に加熱し、接続ピン９が接続され、かつ、固定されて
いる。多層薄膜回路４の表面導体パッド１０の上には、
中温はんだ１１が乗せられ、約２５０℃に加熱してＬＳ
Ｉ素子１２を電気的に接続して搭載した。最後にセラミ
ックの基板１の周辺の封止導体１４は、低温はんだ１５
が乗せられ、約２００℃に加熱し、コバール封止キャッ
プ１６が接続され、当該電子モジュールＭが完成され
る。封止キャップ１６には、前記ＬＳＩ素子１２を空冷
するための冷却フィン１７が形成されており、また、前
記ＬＳＩ素子１２と前記封止キャップ１６との間には、
耐熱性、かつ、良熱伝導性のゴム板１３をその間に介在
させ、両者間の熱伝導を確保させている。
ュールＭは、セラミックの基板１の裏面にパッド７を設
け、このパッド７には、高温はんだ８を用いて約３５０
℃に加熱し、接続ピン９が接続され、かつ、固定されて
いる。多層薄膜回路４の表面導体パッド１０の上には、
中温はんだ１１が乗せられ、約２５０℃に加熱してＬＳ
Ｉ素子１２を電気的に接続して搭載した。最後にセラミ
ックの基板１の周辺の封止導体１４は、低温はんだ１５
が乗せられ、約２００℃に加熱し、コバール封止キャッ
プ１６が接続され、当該電子モジュールＭが完成され
る。封止キャップ１６には、前記ＬＳＩ素子１２を空冷
するための冷却フィン１７が形成されており、また、前
記ＬＳＩ素子１２と前記封止キャップ１６との間には、
耐熱性、かつ、良熱伝導性のゴム板１３をその間に介在
させ、両者間の熱伝導を確保させている。
【００４７】〔実施例 ８〕次に、第三の発明の実施例
を説明する。図４は、本発明のさらに他の実施例に係る
論理パッケージの外観図である。図４において、本発明
の実施例に係る論理パッケージは第二の発明の（実施例
７）で製造したモジュールＭを用いて製造した。図４に
おいて、Ｍは第二の発明の（実施例 ７）で製造したモ
ジュール、１９はプリント基板である。図４に示す本発
明の実施例に係る論理パッケージは、プリント基板１９
上に電子モジュールＭを１６個搭載して、図４に示す論
理パッケージＰを形成した。この論理パッケージＰと記
憶パッケージ，入出力処理パッケージとを組み合わせて
計算機を構成することができる。
を説明する。図４は、本発明のさらに他の実施例に係る
論理パッケージの外観図である。図４において、本発明
の実施例に係る論理パッケージは第二の発明の（実施例
７）で製造したモジュールＭを用いて製造した。図４に
おいて、Ｍは第二の発明の（実施例 ７）で製造したモ
ジュール、１９はプリント基板である。図４に示す本発
明の実施例に係る論理パッケージは、プリント基板１９
上に電子モジュールＭを１６個搭載して、図４に示す論
理パッケージＰを形成した。この論理パッケージＰと記
憶パッケージ，入出力処理パッケージとを組み合わせて
計算機を構成することができる。
【００４８】
【発明の効果】以上詳細に説明したように、本発明によ
れば、第一に次世代の多層回路基板において、多層回路
基板の反りを低減し、かつ、高密度配線の多層薄膜回路
を形成が可能であり、接続の信頼性が確保された多層回
路基板を提供することができる。また、第二に、基板の
反りが低減され、かつ、高密度配線の多層薄膜回路が形
成され、かつ、接続の信頼性が確保された多層回路基板
を組み込んだ電子モジュールを提供することができる。
さらに、第三に、該電子モジュールを組み込んだ高速化
処理性能をもつ電子装置を提供することができる。
れば、第一に次世代の多層回路基板において、多層回路
基板の反りを低減し、かつ、高密度配線の多層薄膜回路
を形成が可能であり、接続の信頼性が確保された多層回
路基板を提供することができる。また、第二に、基板の
反りが低減され、かつ、高密度配線の多層薄膜回路が形
成され、かつ、接続の信頼性が確保された多層回路基板
を組み込んだ電子モジュールを提供することができる。
さらに、第三に、該電子モジュールを組み込んだ高速化
処理性能をもつ電子装置を提供することができる。
【図１】本発明の一実施例に係る多層回路基板の断面図
である。
である。
【図２】本発明の他の実施例に係る多層回路基板の断面
図である。
図である。
【図３】本発明のさらに他の実施例に係る電子モジュー
ルの断面図である。
ルの断面図である。
【図４】本発明のさらに他の実施例に係る論理パッケー
ジの外観図である。
ジの外観図である。
１ 基板 ２ アルミナシ−ト ３ 導体配線 ４，４′ 多層薄膜回路 ５ 耐熱絶縁膜 ６ 薄膜配線 ７ 裏面導体パッド ８ 高温はんだ ９ 接続ピン １０，１０′ 導体パッド １１ 中温はんだ １２ ＬＳＩ素子 １３ 良熱伝導性ゴム １４ 封止導体 １５ 低温はんだ １６ 封止キャップ １９ プリント基板 ２０ 導電性樹脂 ２１ 絶縁接着層 Ｂ 多層回路基板 Ｍ 電子モジュール Ｐ 論理パッケージ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/01 ３１１ Ｈ０１Ｌ 23/14 Ｒ (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46 G06F 1/18 G06J 1/00 H01L 23/14 H01L 27/01 311
Claims (13)
- 【請求項１】 基板と、この基板上に耐熱性絶縁膜と配
線とを形成した多層薄膜回路とからなる多層回路基板に
おいて、 前記耐熱性絶縁膜が耐熱性有機材料と無機材料粉末との
混合物から成り、該耐熱性有機材料の線膨張率が前記多
層薄膜回路の配線材料の線膨張率と同等であり、耐熱性
有機材料に無機材料粉末を混合した前記耐熱性絶縁膜の
線膨張率が前記基板の線膨張率と同等であることを特徴
とする多層回路基板。 - 【請求項２】 基板上に形成した多層薄膜回路層上に、
別に作成された耐熱性絶縁膜またはこの膜の一部に配線
を形成した多層薄膜回路層を接着してなる多層回路基板
において、 この接着に使用される接着材が耐熱性有機材料と無機材
料粉末とから成り、該耐熱性有機材料の線膨張率が前記
多層薄膜回路の配線材料の線膨張率と同等であり、前記
接着材の線膨張率が前記基板の線膨張率と同等であるこ
とを特徴とする多層回路基板。 - 【請求項３】 基板上に、別に作成された耐熱性絶縁膜
の一部に配線を形成した多層薄膜回路層を接着してなる
多層回路基板において、 この接着に使用される接着材が耐熱性有機材料と無機材
料粉末とから成り、該耐熱性有機材料の線膨張率が前記
多層薄膜回路の配線材料の線膨張率と同等であり、前記
接着材の線膨張率が前記基板の線膨張率と同等であるこ
とを特徴とする多層回路基板。 - 【請求項４】 多層薄膜回路の配線材料は銅または金が
使用され、耐熱性絶縁膜はその線膨張率が１０ｐｐｍ／
Ｋないし２０ｐｐｍ／Ｋの耐熱性有機絶縁材料に無機材
料粉末を混合し、この線膨張率が基板と同一ないし大き
くても基板の線膨張率より７ｐｐｍ／Ｋ大きい範囲にあ
ることを特徴とする請求項１記載の多層回路基板。 - 【請求項５】 多層薄膜回路の配線材料は銅または金が
使用され、接着材はその線膨張率が１０ｐｐｍ／Ｋない
し２０ｐｐｍ／Ｋの耐熱性有機絶縁材料に無機材料粉末
を混合し、この線膨張率が基板と同一ないし大きくても
基板の線膨張率より７ｐｐｍ／Ｋ大きい範囲にあること
を特徴とする請求項２または３記載のいずれかの多層回
路基板。 - 【請求項６】 耐熱性有機絶縁材料はポリイミド樹脂を
用い、基板はセラミックスまたはガラスで絶縁した厚膜
基板を用い、耐熱性絶縁膜はポリイミド樹脂３０〜９０
Ｖｏｌ％と平均粒径２μｍ以下の溶融石英ガラス粉７０
〜１０Ｖｏｌ％とを混合して形成した膜を用いることを
特徴とする請求項４記載の多層回路基板。 - 【請求項７】 耐熱性有機絶縁材料はポリイミド樹脂を
用い、基板はセラミックスまたはガラスで絶縁した厚膜
基板を用い、接着材はポリイミド樹脂３０〜９０Ｖｏｌ
％と平均粒径２μｍ以下の溶融石英ガラス粉７０〜１０
Ｖｏｌ％とを混合して形成した膜を用いることを特徴と
する請求項５記載の多層回路基板。 - 【請求項８】 耐熱性絶縁膜は、ポリイミド樹脂３０〜
９０Ｖｏｌ％と、石英を主成分とした線膨張率が３．５
ｐｐｍ／Ｋ以下の無機材料粉末とを混合したものを用い
ることを特徴とする請求項６記載の多層回路基板。 - 【請求項９】 接着材は、ポリイミド樹脂３０〜９０Ｖ
ｏｌ％と、石英を主成分とした線膨張率が３．５ｐｐｍ
／Ｋ以下の無機材料粉末とを混合したものを用いること
を特徴とする請求項７記載の多層回路基板。 - 【請求項１０】 多層薄膜回路内の配線は、銅の配線表
面の一部に別の金属膜を形成した多重配線としたことを
特徴とする請求項４ないし９記載のいずれかの多層回路
基板。 - 【請求項１１】 多層薄膜回路内の配線は、金の配線の
表面の一部に別の金属膜を形成した多重配線としたこと
を特徴とする請求項４ないし９記載のいずれかの多層回
路基板。 - 【請求項１２】 多層回路基板と、該多層回路基板に搭
載されたＬＳＩ素子と、これらを封止する封止キヤップ
とを有する電子モジュールにおいて、前記多層回路基板
に少なくとも請求項１ないし１１記載のいずれかの多層
回路基板を用いたことを特徴とする電子モジュール。 - 【請求項１３】 多数の電子素子が組み込まれた電子装
置において、この電子素子に請求項１２記載の電子モジ
ュールを使用し組み込んだことを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22953392A JP3210740B2 (ja) | 1992-08-28 | 1992-08-28 | 多層回路基板および電子モジュ−ルならびに電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22953392A JP3210740B2 (ja) | 1992-08-28 | 1992-08-28 | 多層回路基板および電子モジュ−ルならびに電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677649A JPH0677649A (ja) | 1994-03-18 |
| JP3210740B2 true JP3210740B2 (ja) | 2001-09-17 |
Family
ID=16893663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22953392A Expired - Fee Related JP3210740B2 (ja) | 1992-08-28 | 1992-08-28 | 多層回路基板および電子モジュ−ルならびに電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3210740B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6657313B1 (en) * | 1999-01-19 | 2003-12-02 | International Business Machines Corporation | Dielectric interposer for chip to substrate soldering |
| JP2002324729A (ja) | 2001-02-22 | 2002-11-08 | Tdk Corp | 電子部品とその製造方法 |
| DE102012100629B4 (de) | 2012-01-25 | 2016-01-21 | Otto Junker Gmbh | Verfahren und Vorrichtung zum Verbinden zweier Enden metallischer Bänder |
| JP6122423B2 (ja) * | 2012-05-08 | 2017-04-26 | 富士機械製造株式会社 | Ｌｅｄパッケージ及びその製造方法 |
| JP6232997B2 (ja) * | 2013-12-18 | 2017-11-22 | 東レ株式会社 | 感光性樹脂組成物、それからなる感光性樹脂フィルム、それから形成された絶縁膜およびそれを有する多層配線基板 |
-
1992
- 1992-08-28 JP JP22953392A patent/JP3210740B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677649A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2996510B2 (ja) | 電子回路基板 | |
| JP2966972B2 (ja) | 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器 | |
| US4709468A (en) | Method for producing an integrated circuit product having a polyimide film interconnection structure | |
| EP0210380A1 (en) | Electronic circuit interconnection system | |
| US4472762A (en) | Electronic circuit interconnection system | |
| US4890157A (en) | Integrated circuit product having a polyimide film interconnection structure | |
| JPH01307236A (ja) | 電子デバイス組立体及びその製造方法 | |
| JP2001044641A (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
| US6331447B1 (en) | High density flip chip BGA | |
| US4546406A (en) | Electronic circuit interconnection system | |
| WO2007066563A1 (ja) | 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器 | |
| US20220051963A1 (en) | Packaging stacked substrates and an integrated circuit die using a lid and a stiffening structure | |
| JP3210740B2 (ja) | 多層回路基板および電子モジュ−ルならびに電子装置 | |
| JP2000165052A (ja) | 多層配線基板 | |
| JP2749472B2 (ja) | 多層薄膜配線基板、該基板を用いたモジュール | |
| JP3016292B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JPH11163522A (ja) | 多層配線基板およびその製造方法 | |
| JP2000138457A (ja) | 多層配線基板およびその製造方法 | |
| JP2002151622A (ja) | 半導体回路部品及びその製造方法 | |
| JPH0575255A (ja) | 混成基板とこれを搭載する回路モジユールおよびその製造方法 | |
| JPH07307434A (ja) | 実装基板 | |
| JPS63307797A (ja) | 多層配線基板およびその製造方法 | |
| JPH1154646A (ja) | 半導体素子用パッケージおよびその製造方法 | |
| JP3188911B2 (ja) | 多層セラミック基板及びその作製方法、並びに半導体パッケージ | |
| JP2001015930A (ja) | 多層配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |