JPH09129648A - 半導体素子およびその実装方法 - Google Patents

半導体素子およびその実装方法

Info

Publication number
JPH09129648A
JPH09129648A JP7284046A JP28404695A JPH09129648A JP H09129648 A JPH09129648 A JP H09129648A JP 7284046 A JP7284046 A JP 7284046A JP 28404695 A JP28404695 A JP 28404695A JP H09129648 A JPH09129648 A JP H09129648A
Authority
JP
Japan
Prior art keywords
semiconductor element
conductor layer
gold
input
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7284046A
Other languages
English (en)
Inventor
Miki Mori
三樹 森
Yukio Kizaki
幸男 木崎
Masayuki Saito
雅之 斉藤
Yumi Mizusawa
由美 水澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7284046A priority Critical patent/JPH09129648A/ja
Publication of JPH09129648A publication Critical patent/JPH09129648A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】リペア工程の簡略化を図れる半導体素子を提供
すること。 【解決手段】入出力端子3上に酸化物導電体層4を介し
て金バンプ5が設けられてなる積層構造の電極を使用す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電極として金バン
プ等の金属バンプを有する半導体素子およびその実装方
法に関する。
【0002】
【従来の技術】近年、コンピュータ機器などの半導体装
置は高集積化が進行して、実装技術も高密度化が求めら
れている。高密度実装技術にはワイヤボンディング技
術、TAB技術などが代表的にはあげられるが、最も高
密度の実装技術として、近年、フェイスダウン実装技術
が広く用いられている。
【0003】フェイスダウン実装技術は、スーパコンピ
ュータなどに適用するハンダバンプ等の金属バンプを用
いたフリップチップ技術や、液晶ディスプレイなどに適
用するCOG(Chip On Glass) など、用途に応じて様々
な接続材料、実装方式が提案されている。
【0004】図6に、従来のCOG実装を用いた半導体
装置の断面図を示す(特願平5−5119号)。図中、
81は絶縁性基板を示しており、この絶縁性基板81上
には所定パターンの配線82が形成されている。半導体
素子83は、その入出力端子84が金属バンプ85を介
して配線82に電気・機械的に接続することにより、絶
縁性基板81に実装されている。配線82と金属バンプ
85との間は固相拡散により反応層86が形成されるこ
とによって接合されているので、信頼性の高い接続が実
現される。
【0005】一般に、入出力端子84はアルミニウムを
主成分とする金属により形成され、入出力端子84上に
はアルミニウムとの接着層、金属バンプ85を構成する
金属とアルミニウムとの相互拡散を防止する拡散防止層
および酸化防止層などが順次形成されており、これらの
上に金属バンプ85が形成されている。これらの接着
層、拡散防止層、酸化防止層などを総称してバリアメタ
ル層と呼ばれている。ただし、バリアメタル層が単層で
複数の役割、例えば、接着層および拡散防止層を兼ねる
場合もある。
【0006】接着層を構成する金属としては、例えば、
チタンやクロムなどがある。また、拡散防止層を構成す
る金属としては、ニッケル、タングステン、チタン・タ
ングステン合金などがある。また、酸化防止層を構成す
る金属としては,パラジウム、金などがある。また、金
属バンプを構成する金属としては、金、銅、ハンダなど
がある。
【0007】そして、これらを組み合わせた電極構造と
しては、例えば、アルミニウム端子/チタン膜/ニッケ
ル膜/パラジウム膜/金バンプという積層構造の電極が
知られている。
【0008】この種の半導体装置にあっては、絶縁性基
板81に実装された半導体素子83が、例えば、半導体
素子83の不良や、半導体素子83の搭載位置ずれなど
の実装不良や、電子回路の理論変更などの理由により、
絶縁性基板81から取り外され、新しい半導体素子が絶
縁性基板81に再実装されることがある。この工程はリ
ペアと呼ばれている。
【0009】前述した固相拡散による接続方法では、配
線82と金属バンプ85との間の界面の密着強度が電極
の他の界面(例えば、バリアメタル層と金属バンプ85
との間の界面、接着層と拡散防止層との間の界面)のそ
れと同程度である。したがって、全ての電極を同じ界面
で分離することはできず、リペア工程が複雑になるとい
う問題があった。
【0010】
【発明が解決しようとする課題】上述の如く、従来の固
相拡散を利用して半導体素子の金属バンプを絶縁性基板
の配線に接合する半導体素子の実装方法は、配線と金属
バンプとの間の界面の密着強度が電極の他の界面のそれ
と同程度であるため、全ての電極を同じ界面で分離する
ことはできず、リペア工程が複雑になるという問題があ
った。本発明は、上記事情を考慮してなされたもので、
リペア工程の簡略化を図れる半導体素子およびその実装
方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
[概要]上記目的を達成するために、本発明の半導体素
子(請求項1)は、入出力端子上に酸化物導電体層、窒
化物導電体層および炭化物導電体層の少なくとも1つの
導電体層を介して金属バンプが設けられてなる積層構造
の電極を有することを特徴とする。
【0012】ここで、導電体層(酸化物導電体層、窒化
物導電体層、炭化物導電体層)とは、抵抗率が10-2Ω
cm以下の導電体である。また、本発明に係る他の半導
体素子(請求項2)は、上記半導体素子(請求項1)に
おいて、前記入出力端子と前記導電体層との間に高融点
金属が設けられていることを特徴とする。
【0013】ここで、好ましい高融点金属はモリブデ
ン、クロム、タングステンなどVIa 族の金属である。ま
た、本発明に係る他の半導体素子(請求項3)は、上記
半導体素子(請求項1)において、前記酸化物導電体層
の酸素含有率が、0.5wt%以上であることを特徴と
する。
【0014】本発明の半導体素子の実装方法(請求項
4)は、入出力端子上に金バンプが形成された半導体素
子を、表面にアルミニウム配線が形成された絶縁性基板
に実装する半導体素子の実装方法において、200℃以
上300℃以下の温度における熱圧接により、前記金バ
ンプと前記アルミニウム配線との間に固相拡散反応を生
じせしめ、前記金バンプと前記アルミニウム配線とを電
気的に接続する仮接合工程と、前記半導体素子およびそ
の実装状態の検査を行なう検査工程と、この検査に合格
した場合には、300℃以上500℃以下の温度におけ
る再熱圧接により、前記金バンプと前記アルミニウム配
線との間に前記固相拡散反応よりも強い固相拡散反応を
生じせしめ、前記金バンプと前記アルミニウム配線とを
機械的および電気的に接続する本接合工程と、前記検査
に不合格した場合には、前記半導体素子を前記絶縁性基
板から剥離して、再び前記仮接合工程および前記検査工
程を行なう工程とを有することを特徴とする。
【0015】本発明の好ましい態様は以下の通りであ
る。 (1)酸化物導電体層の材料としては、例えば、IT
O、SnOx 、ZnOx を主成分とする透明導電体を用
いる。 (2)窒化物導電体層の材料としては、例えば、VN、
NbN、TaN、HfN、ZrNを主成分とするものを
用いる。 (3)炭化物導電体層の材料としては、例えば、VC、
NbC、TaC、HfC、ZrC、WCを主成分とする
ものを用いる。 (4)導電体層(酸化物導電体層、窒化物導電体層、炭
化物導電体層)と金バンプなどの金属との密着強度は1
kgf/mm2 以下である。 (5)検査に不合格した場合には、半導体素子を絶縁性
基板に対して垂直方向または剪断方向に荷重を加えて剥
離し、同じ半導体素子または新たな半導体素子を同一箇
所のアルミニウム配線上に配置して、再び上記仮接合を
行なう。 (6)仮接合を、半導体素子が吸着された200℃以上
300℃以下のヘッドをアルミニウム配線上に降下させ
て圧接して行なう。 (7)本接合を、半導体素子が吸着された300℃以上
500℃以下のヘッドをアルミニウム配線上に降下させ
て圧接して行なう。 (8)仮接合の固相拡散反応の際に、金バンプとアルミ
ニウム配線との界面に形成される反応層の厚さを50n
m以下にする。 (9)本接合の固相拡散反応の際に、金バンプとアルミ
ニウム配線との界面に形成される反応層の厚さを200
nm以上にする。 (10)仮接合により得られる接続の密着強度を1kgf
/mm2 未満にする。 (11)本接合により得られる接続の密着強度を1.5
kgf/mm2 以上にする。(12)本接合の後に、半導
体素子と絶縁性基板との間隙に、熱硬化性または光硬化
性の樹脂を満たす。 (13)仮接合に先立って、半導体素子が吸着されたヘ
ッドを表面が平滑な基板上に降下・圧接することによ
り、半導体素子上の金バンプの高さを均一にする。
【0016】[作用]複数の導電体層が積層されてなる
積層構造の電極において、導電体層として酸化物導電体
層を用いた場合、酸化物導電体層とこれに接する導電体
層との界面部分の密着強度は、酸化物導電体層に接しな
い他の導電体層間の界面の密着強度よりも弱くなる。ま
た、酸化物導電体層の代わりに、窒化物導電体層、炭化
物導電体層を用いた場合も同様である。
【0017】したがって、本発明(請求項1、請求項
2)によれば、酸化物導電体層との界面部分で剥離が優
先的に起こり、全ての積層構造の電極を同じ界面で分離
することが可能となり、リペア工程の簡略化が図れるよ
うになる。
【0018】また、本発明(請求項4)では、仮接合の
後に検査を行なって、この検査に不合格した場合には、
前記半導体素子を前記絶縁性基板から剥離して、再び仮
接合を行なう。
【0019】この仮接合は、200℃以上300℃以下
の低い温度における熱圧接により、金バンプとアルミニ
ウム配線との間に弱い固相拡散反応を生じせしめ、金バ
ンプとアルミニウム配線とを電気的に接続するものであ
る。
【0020】したがって、本発明(請求項4)によれ
ば、金バンプとアルミニウム配線との界面で剥離が確実
に起こり、全ての電極を同じ界面で分離することがで
き、リペア工程の簡略化が図れるようになる。
【0021】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態(実施形態)を説明する。 (第1の実施形態)図1は、本発明の第1の実施形態に
係る半導体素子の断面図である。
【0022】図中、1はシリコン基板を示しており、こ
のシリコン基板1上には能動領域2が形成されている。
この能動領域2の外側のシリコン基板1上にはアルミニ
ウムを主成分とする入出力用端子3および配線(不図
示)が形成されている。
【0023】この入出力端子3上にはITOからなる酸
化物導電体層4を介して金バンプ5が形成され、積層構
造の電極が形成されている。酸化物導電体層4、金バン
プ5以外の領域はバッシベーション膜6で保護されてい
る。
【0024】なお、入出力端子3と酸化物導電体層4と
の間には図示しないモリブデン膜が形成されている。こ
のモリブデン膜は入出力端子3と酸化物導電体層4との
密着性を高める役割を果たしている。さらに、入出力端
子3と酸化物導電体層4との間の拡散を防止する役割を
果たしており、これにより、入出力端子3と酸化物導電
体層4との界面に酸化物(例えばアルミナ)が形成され
ることによるコンタクト抵抗の上昇を効果的に防止でき
るようになっている。このような効果は、Mo膜の代わ
りに、Cr等の高融点金属の膜を用いても得られる。
【0025】次にこのように構成された半導体素子の製
造方法の一例について説明する。まず、シリコン基板1
上に能動領域2を形成するが、これは一般の半導体工程
と同じであるので、ここでは詳細を省略する。
【0026】次に入出力端子3および配線を薄膜法によ
り形成する。入出力端子3および配線の材質は、アルミ
ニウムを主成分とし、1%以下の銅、シリコンを含む合
金である。また、膜厚は0.8μmとした。
【0027】次に全面にSiO2 膜とSiN膜との積層
膜からなる厚さ約1μmのパッシベーション膜6を薄膜
法により形成する。ここで、薄膜法とは、蒸着法、スパ
ッタ法、CVD法などの成膜方法の総称である。成膜す
る金属膜や絶縁膜など材質により最適な成膜方法を選択
する。
【0028】この後、パッシベーション膜6をエッチン
グして、入出力端子3に対するコンタクトホールを開孔
する。以上はすでに確立されている半導体素子の製造方
法である。
【0029】次に入出力端子3上に積層構造の電極(積
層電極)を形成する。ここで、従来の積層電極は、入出
力端子上に接着層、拡散防止層、酸化膜形成防止層など
からなるバリアメタル層、金属バンプを順次積層した構
造であり、入出力端子/バリアメタル/金属バンプ間の
密着が保たれている。各界面における密着強度は例えば
70μm□の金属バンプの場合、1金属バンプ当り数十
g以上である。
【0030】しかし、配線と金属バンプとの間が熱圧接
による固相拡散反応によって合金を形成させて電気的、
機械的に接続した場合には、前述したように各界面の密
着強度は同程度であるため、ある特定の部分や界面で剥
離することはできない。
【0031】そこで、本実施形態では、入出力端子3上
に酸化物導電体層4を介して金バンプ13を形成する。
ここで、酸化物導電体層4を介して金バンプ13を形成
する理由は、酸化物導電体層4とこれに接する他の導電
体層との界面部分の密着強度は、酸化物導電体層4に接
しない他の導電体層間の界面の密着強度よりも弱くなる
からである。
【0032】したがって、酸化物導電体層4との界面部
分で剥離が優先的に起こり、全ての積層電極を同じ界面
で分離することが可能となり、リペア工程の簡略化が図
れるようになる。
【0033】酸化物導電体層4の材料としては、アルミ
ニウム端子、バリアメタル層を構成する金属、金バンプ
5のいずれかと密着強度が弱い材質であれば全てを用い
ることができる。
【0034】一般に、薄膜法によって形成する金属膜は
酸素の含有率が0.5wt%未満であり、それ以上の酸
素を含有すると膜同士の密着が弱くなり、その部分から
剥離が起こる。本発明はその密着力の低下を利用した。
【0035】上述しようにコンタクトホールを開孔した
後、全面に厚さ0.15μmのモリブデン膜(不図
示)、酸化物導電体層4となる厚さ0.25μmのIT
O膜を薄膜法により順次形成する。
【0036】次にITO膜4上にフォトレジストをスピ
ンコートで塗布し、露光・現像により、アルミニウム端
子上に開口部を有するフォトレジストパターンを形成
し、ITO膜の表面を露出させる。
【0037】そして、この露出したITO膜をメッキ用
の電極として、上記開口部のITO上に選択的に金バン
プ5を形成する。この後、上記フォトレジストパターン
を剥離する。
【0038】最後に、金バンプ5をマスクとしてITO
膜をエッチングして酸化物導電体層4を形成し、続い
て、金バンプ5、酸化物導電体層4をマスクとしてモリ
ブデン膜をエッチングして、図1に示す半導体素子が完
成する。
【0039】ここで、ITO膜のエッチング液は例えば
塩酸と純水を2:1で混合したもの、モリブデン膜のエ
ッチング液は例えば弘田化学のCMK201を使用す
る。本実施形態では、金バンプ5を電気メッキにより形
成したが、金バンプ5の形成は他の方法を用いても構わ
ない。また、金バンプ5の代わりに、例えば、アルミニ
ウム、銅、半田など金以外の金属を主成分とする金属バ
ンプを用いても構わない。
【0040】また、本実施形態では、金バンプ5をマス
クとして、ITO膜、モリブデン膜をエッチングした
が、金バンプ5をマスクとせず、再度フォトレジストパ
ターンを形成し、これをマスクとしてITO膜、モリブ
デン膜をエッチングしても構わない。この方法は特にバ
ンプが金とは異なりエッチング耐性の低い金属に対して
有効である。
【0041】また、本実施形態では、入出力端子3を能
動領域2の外側に配置したが、入力端子3は能動領域2
の中に島状に配置しても、能動領域2上に配置しても構
わない。 (第2の実施形態)図2は、本発明の第2の実施形態に
係る半導体装置の断面図である。
【0042】図中、10は半導体素子を示しており、こ
の半導体素子10は第1の実施形態と同様の積層構造の
電極を有している。すなわち、入出力端子11上には酸
化物導電体層12を介して金バンプ13が形成されてい
る。なお、入出力端子11と酸化物導電体層12との間
には図示しないチタン膜、ニッケル膜が設けられてい
る。
【0043】金バンプ13は基板15上に形成されたア
ルミニウム配線16に接続されている。具体的には、熱
圧接により、金バンプ13とアルミニウム配線16との
間に固相拡散反応を生じせしめて反応層15を形成し
て、金バンプ13とアルミニウム配線16とを接続して
いる。このようにして、半導体素子10と基板15とは
電気的、機械的に接続されることになる。
【0044】次にこのように構成された半導体装置の製
造方法の一例について説明する。まず、能動領域が形成
されたシリコン基板を用意し、薄膜法により厚さ0.8
μmのアルミニウムを主成分とする入出力端子11およ
び配線(不図示)を形成する。
【0045】次に入出力端子11上に厚さ0.1μmの
チタン膜、厚さ0.3μmのニッケル膜、厚さ0.2μ
mのITOからなる酸化物導電体層12を順次薄膜法に
より形成した後、酸化物導電体層12上に厚さ20μm
の金バンプ13を電気メッキ法により形成する。
【0046】より詳細には、サイズ2×15mmの半導
体素子10を使用し、この半導体素子10の能動領域面
にエリア状に412個の金バンプ13を形成する。金バ
ンプ13の大きさは100μm角、最小ピッチ200μ
mである。
【0047】また、酸化物導電体層12の膜厚は30〜
600nmの範囲であることが望ましく、より望ましく
は100〜300nmの範囲である。一方、基板15は
金属コア基板、樹脂基板、ガラス基板、セラミック基板
等の全ての基板を用いることができるが、ここでは厚さ
0.7mmのガラス基板を用いた場合について説明す
る。
【0048】まず、基板15上に厚さ0.07μmのモ
リブデン膜、厚さ0.45μmのアルミニウム膜を順次
薄膜法により形成した後、これらの積層膜をパターニン
グしてアルミニウムを主成分とするアルミニウム配線1
6を形成する。
【0049】次に基板15を85℃、半導体素子10を
350℃に加熱し、つまり、アルミニウムと金が固相反
応によって合金を形成する温度に加熱して熱圧接によ
り、金バンプ13とアルミニウム配線16との間に固相
拡散反応を生じせしめて反応層15を形成し、金バンプ
13とアルミニウム配線16とを電気的に接続する。
【0050】最後に、半導体素子10と基板15との隙
間に熱硬化性樹脂17を充填し硬化させることにより、
半導体装置が完成する。このような製造方法に従って得
られた半導体装置を、−40/100℃の熱衝撃試験、
および70℃90%R.H.の高温高湿放置試験を行な
ったところ、1000時間経過後も接続は良好であり不
良の発生はなかった。
【0051】すなわち、本実施形態の半導体素子10の
積層構造の電極は、酸化物導電体層12の界面で剥離が
生じやすいが、実用上全く問題がないことが確認でき
た。また、上述した製造方法に従って得られた半導体装
置(ただし、樹脂17は充填していない)を、リペア装
置を用いて、半導体素子10を基板15から剥離した。
【0052】その原理は、半導体素子10に剪断力また
は引っ張り力を加えることにより、半導体素子10を基
板15から剥離するという方式である。ここでは、1k
g以下の荷重による剪断力により剥離した。
【0053】図3(a)に、半導体素子10を剥離した
状態の半導体装置の断面図を示す。図3(a)に示すよ
うに、剥離は全ての電極について酸化物導電体層12と
金バンプ13との界面で発生し、基板15上には金バン
プ13が残った。なお、図中、18は剥離の際に半導体
装置を載置する台を示している。
【0054】次に図3(b)に示すように、本実施形態
と同じ方法で製造した別の金バンプ13を形成した半導
体素子10′を用意し、基板15上の金バンプ13と接
続した。ここでは、金−金の固相拡散反応による接続が
なされた。
【0055】そして、図3(c)に示すように、半導体
素子10と基板15との隙間に樹脂17を充填し硬化さ
せた後、−40/100℃の熱衝撃試験、および70℃
90%R.H.の高温高湿放置試験を行なったところ、
1000時間経過後も接続は良好であり不良の発生はな
く、リペア後も実用上全く問題がないことが確認でき
た。
【0056】以上述べたように本実施形態によれば、全
ての電極について酸化物導電体層12と金バンプ13と
の界面で剥離が生じるので、リペア工程の簡略化が図れ
るようになる。
【0057】本実施形態では、基板15上に残された金
バンプ13と半導体素子10´上に形成された金バンプ
13との接続について述べたが、半導体素子10´には
金バンプが形成されていないものを用いても良い。この
場合、基板15上の金バンプ13とアルミニウムからな
る入出力端子14との固相拡散による接続となる。
【0058】また、本実形態では、金属バンプとして、
金バンプ5を用いたが、例えば、アルミニウム、銅、半
田など金以外の金属を主成分とする金属バンプを用いて
も良い。
【0059】この場合、配線としては、金バンプ13と
アルミニウム配線16との組み合わせのように、金属バ
ンプと配線との間で固相拡散反応によって合金が形成さ
れるものを使用する。
【0060】例えば、金属バンプの材料と金属配線の材
料との組み合わせは、金と錫、金と銅、銅とアルミニウ
ムなどのような異種間金の組み合わせ、アルミニウムと
アルミニウム、銅と銅などのような同種間金属の組み合
わせでも良い。 (第3の実施形態)図4は、本発明の第3の実施形態に
係る半導体装置の製造方法を示す工程断面図である。
【0061】まず、図4(a)に示すように、半導体素
子21の入出力端子(不図示)上に金バンプ22を形成
する。ここで、半導体素子21は第1の実施形態と同様
にシリコン基板を用いたものであり、入出力端子はアル
ミニウムを主成分とするものである。なお、入出力端子
と金バンプ22との間には、従来と同様にTi膜、Ni
膜、Pd膜の積層膜を設けることが好ましい。
【0062】この後、同図(a)に示すように、金バン
プ22を下にして半導体素子21を平滑板23に載せ、
加熱機構を有するヘッド4を降下して、半導体素子21
を加圧して、金バンプ22の高さをそろえる。
【0063】次に図4(b)に示すように、ガラスを主
成分とする絶縁性基板25上に形成されたアルミニウム
配線26と半導体素子21の金バンプ22との位置合わ
せを行なう。
【0064】次に図4(c)に示すように、200℃以
上300℃以下の温度のヘッド24を降下させて熱圧接
することにより、金バンプ22とアルミニウム配線26
との間に軽度の固相拡散反応を生じせしめて反応層27
を形成し、金バンプ22とアルミニウム配線26とを一
時的に電気的に接続(接合)する(仮接合工程)。
【0065】この仮接合工程では、反応層27の厚さが
50nm以下になるようにすることが望ましい。また、
接続の密着強度が1kgf/mm2 未満になるようにす
ることが望ましい。
【0066】この後、半導体素子21および実装状態の
検査を行なう。その結果、検査に合格した場合には、図
4(g)および図4(h)に示すように、300℃以上
500℃以下の温度のヘッド24を降下させて再熱圧接
することにより、金バンプ22とアルミニウム配線26
との間に十分な固相拡散反応を生じせしめて反応層27
´を形成し、金バンプ22とアルミニウム配線26とを
機械的および電気的に接続する(本接合工程)。
【0067】この本接合工程では、反応層27´の厚さ
が200nm以上になるようにすることが望ましい。ま
た、接続の密着強度が1.5kgf/mm2 以上になる
ようにすることが望ましい。
【0068】この後、図4(i)に示すように、半導体
素子21と絶縁性基板23との間隙に、熱硬化性樹脂2
7を満たす。一方、検査に不合格した場合には、まず、
図4(d)に示すように、半導体素子21を絶縁性基板
23から剥離する。具体的には、半導体素子21を絶縁
性基板23に対して垂直方向または剪断方向に荷重を加
えて剥離する。
【0069】次に図4(e)に示すように、同じまたは
新たな半導体素子21の金属バンプ22と配線26との
位置合わせを行なった後、図4(c)に示した仮接合を
再び行なう。
【0070】この後、再度検査を行ない、合格の場合に
は図4(g)〜図4(i)の工程に進み、一方、不合格
の場合には合格するまで図4(c)〜図4(e)の工程
を繰り返す。
【0071】図5に、半導体素子21の加熱温度(ヘッ
ド21の温度)および接合荷重を座標とする平面上にお
いて、仮接合が可能で、かつ全ての電極が同じ界面(金
バンプ・配線界面)で剥離する条件を斜線で示す。図
中、丸印は良好な結果が得られた拾歳の測定点である。
【0072】図5に示すように、温度が200〜300
℃の範囲(本実施形態の場合)であれば、広い接合荷重
の範囲にわたって良好な結果が得られることが分かる。
したがって、本実施態様によれば、従来と同じ構造の電
極を用いても、リペア工程の簡略化が図れるようにな
る。
【0073】また、図中、三角印は金バンプと配線との
密着強度が弱すぎて仮接合が不可能であった測定点を示
し、四角印は逆に密着強度が強すぎて剥離が困難で、全
ての電極は同じ界面で剥離しなかった測定点を示してい
る。
【0074】なお、本発明は上述した実施形態に限定さ
れるものではない。例えば、第1、第2の実施形態で
は、酸化物導電体層の材料として、ITOを主成分とす
る透明導体用いたが、その代わりに、SnOx 、ZnO
x を主成分とする透明導電体を用いても良い。
【0075】また、第1、第2の実施形態では、導電体
層として、酸化物導電体層を用いたが、その代わりに、
窒化物導電体層や炭化物導電体層を用いても良い。さら
に、これら導電体層の2層または3層の積層膜層を用い
ても良い。
【0076】窒化物導電体層の材料としては、例えば、
VN、NbN、TaN、HfN、ZrNを主成分とする
ものを用いると良い。また、炭化物導電体層の材料とし
ては、例えば、VC、NbC、TaC、HfC、Zr
C、WCを主成分とするものを用いると良い。また、熱
硬化性樹脂の代わりに光硬化性樹脂を用いても良い。そ
の他、本発明の要旨を逸脱しない範囲で、種々変形して
実施できる。
【0077】
【発明の効果】以上詳述したように本発明によれば、全
ての電極を同じ界面で分離することが可能となり、リペ
ア工程の簡略化が図れるようになる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る半導体素子の断
面図
【図2】本発明の第2の実施形態に係る半導体装置の断
面図
【図3】本発明の第2の実施形態に係る半導体装置のリ
ペア方法を示す断面図
【図4】本発明の第3の実施形態に係る半導体装置の製
造方法を示す工程断面図
【図5】仮接合工程における望ましい半導体素子の加熱
温度範囲を示す図
【図6】従来のCOG実装を用いた半導体装置の断面図
【符号の説明】
1…シリコン基板 2…能動領域 3…入出力端子 4…酸化物導電体層 5…金バンプ 6…パッシベーション膜 10…半導体素子 11…入出力端子 12…酸化物導電体層 13…金バンプ 14…反応層 15…基板 16…配線 17…樹脂 18…台 21…半導体素子 22…金バンプ 23…平滑板 24…ヘッド 25…絶縁性基板 26…配線 27…反応層 28…熱硬化性樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 水澤 由美 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】入出力端子上に酸化物導電体層、窒化物導
    電体層および炭化物導電体層の少なくとも1つの導電体
    層を介して金属バンプが設けられてなる積層構造の電極
    を有することを特徴とする半導体素子。
  2. 【請求項2】前記入出力端子と前記導電体層との間に高
    融点金属が設けられていることを特徴とする請求項1に
    記載の半導体素子。
  3. 【請求項3】前記酸化物導電体層の酸素含有率は、0.
    5wt%以上であることを特徴とする請求項1に記載の
    半導体素子。
  4. 【請求項4】入出力端子上に金バンプが形成された半導
    体素子を、表面にアルミニウム配線が形成された絶縁性
    基板に実装する半導体素子の実装方法において、 200℃以上300℃以下の温度における熱圧接によ
    り、前記金バンプと前記アルミニウム配線との間に固相
    拡散反応を生じせしめ、前記金バンプと前記アルミニウ
    ム配線とを電気的に接続する仮接合工程と、 前記半導体素子およびその実装状態の検査を行なう検査
    工程と、 この検査に合格した場合には、300℃以上500℃以
    下の温度における再熱圧接により、前記金バンプと前記
    アルミニウム配線との間に前記固相拡散反応よりも強い
    固相拡散反応を生じせしめ、前記金バンプと前記アルミ
    ニウム配線とを機械的および電気的に接続する本接合工
    程と、 前記検査に不合格した場合には、前記半導体素子を前記
    絶縁性基板から剥離して、再び前記仮接合工程および前
    記検査工程を行なう工程とを有することを特徴とする半
    導体素子の実装方法
JP7284046A 1995-10-31 1995-10-31 半導体素子およびその実装方法 Pending JPH09129648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7284046A JPH09129648A (ja) 1995-10-31 1995-10-31 半導体素子およびその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7284046A JPH09129648A (ja) 1995-10-31 1995-10-31 半導体素子およびその実装方法

Publications (1)

Publication Number Publication Date
JPH09129648A true JPH09129648A (ja) 1997-05-16

Family

ID=17673597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7284046A Pending JPH09129648A (ja) 1995-10-31 1995-10-31 半導体素子およびその実装方法

Country Status (1)

Country Link
JP (1) JPH09129648A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999044228A1 (en) * 1998-02-25 1999-09-02 Citizen Watch Co., Ltd. Semiconductor device
JP2011055033A (ja) * 2009-08-31 2011-03-17 Kyocera Kinseki Corp 圧電発振器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999044228A1 (en) * 1998-02-25 1999-09-02 Citizen Watch Co., Ltd. Semiconductor device
US6583506B1 (en) 1998-02-25 2003-06-24 Citizen Watch Co., Ltd. Semiconductor device
JP2011055033A (ja) * 2009-08-31 2011-03-17 Kyocera Kinseki Corp 圧電発振器

Similar Documents

Publication Publication Date Title
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
KR100290193B1 (ko) 반도체장치및그제조방법
JP3506393B2 (ja) 液晶表示装置とその製造方法、プリンタとその製造方法
JPH0332914B2 (ja)
US20080017993A1 (en) Semiconductor device and method of manufacturing the same
JP3481415B2 (ja) 半導体装置及びその製造方法
JPH09129648A (ja) 半導体素子およびその実装方法
JPH0357617B2 (ja)
JPH04196392A (ja) 薄膜配線回路用はんだ付け電極
JPH0922912A (ja) 半導体装置及びその製造方法
EP0540519B1 (en) Method for making a thermal compression bond
JP3638085B2 (ja) 半導体装置
JP3710292B2 (ja) フェイスダウン実装構造
JPH03218644A (ja) 回路基板の接続構造
JP2001118994A (ja) 半導体装置
JP2721580B2 (ja) 半導体装置の製造方法
JPH08124930A (ja) 半導体装置
JPS63168028A (ja) 微細接続構造
JPH1012670A (ja) 半導体素子、半導体装置、および半導体装置の検査方法
JPH05235003A (ja) 半田バンプ形成方法およびそのためのマスク
JPH01187949A (ja) 半導体装置の製造方法
JP3283947B2 (ja) 半導体装置およびその製造方法
JPH0817886A (ja) 半導体装置
JP2002196703A (ja) 半導体素子の実装構造及びその構造を有する液晶表示装置
JPH07201865A (ja) バンプを備えた半導体装置